Luciano Volcan Agostini

É professor da Universidade Federal de Pelotas (UFPel) desde 2002, onde lidera o Grupo de Arquiteturas e Circuitos Integrados - GACI e o Video Technology Research Group (ViTech). Realizou pós-doutoramento na Universidade de Lisboa (entre 2017 e 2018). É doutor (2007) e mestre (2002) em Ciências da Computação pela Universidade Federal do Rio Grande do Sul e bacharel em Informática pela UFPel (1998). Foi Pró-Reitor de Pesquisa e Pós-Graduação da UFPel entre 2013 e 2017. É Coordenador Substituto do Comitê de Assessoramento em Matemática, Estatística e Computação da FAPERGS desde 2013. Tem experiência na área de Ciência da Computação, com ênfase em sistemas digitais, arquitetura e organização de computadores e compressão de dados. Sua pesquisa é concentrada nos seguintes temas: projeto de hardware para compressão de imagens e vídeos, algoritmos para compressão de vídeos, codificadores AV1, VVC, VP9, HEVC e H.264/AVC, codificação 3D, 360, light fields e nuvens de pontos, projeto digital com FPGAs e ASICs e microeletrônica. É Senior Member da IEEE e da ACM. Na IEEE faz parte da IEEE CAS, da IEEE SP e da IEEE CS. Na IEEE CAS é membro eleito do Multimedia Systems & Applications Technical Committee (MSATC). É membro da SBC e da SBMicro. É integrante do Conselho da SBMicro e do Steering do SBCCI. ORCID:

Informações coletadas do Lattes em 03/06/2019

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Computação

2002 - 2007

Universidade Federal do Rio Grande do Sul
Título: Desenvolvimento de Arquiteturas de Alto Desempenho Dedicadas à Compressão de Vídeo Segundo o Padrão H.264/AVC
Sergio Bampi. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Compressão de Vídeo; H.264/AVC; Arquiteturas para Compressão de Vídeo.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Microeletrônica. Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação / Especialidade: Processamento Gráfico (Graphics). Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicações.

Mestrado em Computação

1999 - 2002

Universidade Federal do Rio Grande do Sul
Título: Projeto de Arquiteturas Integradas para a Compressão de Imagens JPEG,Ano de Obtenção: 2002
Sergio Bampi.Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Compressão de Imagens; Compressão JPEG; Arquiteturas para a compressão de imagens; Arquiteturas para a compressão JPEG.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Microeletrônica. Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação / Especialidade: Processamento Gráfico (Graphics). Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicações.

Graduação em Bacharelado Em Informática

1995 - 1998

Universidade Federal de Pelotas

Curso técnico/profissionalizante em Eletrônica

1990 - 1994

Escola Técnica Federal de Pelotas

Seção coletada automaticamente pelo Escavador

Pós-doutorado

2017 - 2018

Pós-Doutorado. , Universidade de Lisboa, UL, Portugal. , Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. , Grande área: Ciências Exatas e da Terra, Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação.

Seção coletada automaticamente pelo Escavador

Formação complementar

2013 - 2013

LINCE. (Carga horária: 48h). , Master Mind - Treinamentos de Alta Performance, MASTERMIND, Brasil.

2008 - 2008

Escola de Microeletrônica. (Carga horária: 40h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2006 - 2006

Escola de Microeletrônica. (Carga horária: 40h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2004 - 2004

Escola de Microeletrônica. (Carga horária: 40h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2003 - 2003

V Escola de Microeletrônica da Sbc Sul. (Carga horária: 40h). , Universidade Federal do Rio Grande, FURG, Brasil.

2001 - 2001

III Escola de Microeletrônica da Sbc Sul. (Carga horária: 40h). , Universidade Federal de Santa Maria, UFSM, Brasil.

2000 - 2000

II Escola de Microeletrônica da Sbc Sul. (Carga horária: 40h). , Universidade Luterana do Brasil, ULBRA, Brasil.

2000 - 2000

Interfacing Microsystems. , Fundação Centro Tecnológico Para Informática, CTI, Brasil.

1999 - 1999

Ieee International Cas Tour In South America. (Carga horária: 16h). , Universidade Federal de Santa Catarina, UFSC, Brasil.

1999 - 1999

Dispositivos Semicondutores. (Carga horária: 12h). , Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.

1999 - 1999

I Escola de Microeletrônica da Sbc Sul. (Carga horária: 40h). , Universidade Federal de Pelotas, UFPEL, Brasil.

1998 - 1998

Introdução Ao Sistema Operacional Linux. (Carga horária: 8h). , Universidade Federal de Pelotas, UFPEL, Brasil.

1998 - 1998

Design de Software Educativo. (Carga horária: 4h). , Universidade Federal de Santa Maria, UFSM, Brasil.

1998 - 1998

Testes de Software. (Carga horária: 4h). , Universidade Federal de Santa Maria, UFSM, Brasil.

1998 - 1998

Objetos Distribuídos. (Carga horária: 4h). , Universidade Federal de Santa Maria, UFSM, Brasil.

1998 - 1998

VI Escola Regional de Informática. (Carga horária: 40h). , Sociedade Brasileira de Computação Regional Sul, SBC-SUL, Brasil.

1997 - 1997

V Escola Regional de Informática. (Carga horária: 33h). , Sociedade Brasileira de Computação Regional Sul, SBC-SUL, Brasil.

1996 - 1996

IV Escola Regional de Informática. , Sociedade Brasileira de Computação Regional Sul, SBC-SUL, Brasil.

1995 - 1995

III Escola Regional de Informática. (Carga horária: 33h). , Sociedade Brasileira de Computação Regional Sul, SBC-SUL, Brasil.

1993 - 1993

Automação Industrial. (Carga horária: 56h). , Escola Técnica Federal de Pelotas, ETFPEL, Brasil.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Razoavelmente, Lê Razoavelmente, Escreve Pouco.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Codificação de Imagens e Vídeos.

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas Digitais.

Seção coletada automaticamente pelo Escavador

Organização de eventos

AGOSTINI, L. V. . SBCCI 2018 - 31th Symposium on Integrated Circuits and Systems Design - General Chair. 2018. (Congresso).

AGOSTINI, L. V. . SBMicro 2018 - 33rd Symposium on Microelectronics Technology and Devices - General Chair. 2018. (Congresso).

AGOSTINI, L. V. . WCAS 2018 - 8th Workshop on Circuits and Systems Design - General Chair. 2018. (Congresso).

AGOSTINI, L. V. . SForum 2018 - 18th Microelectronics Students Forum - General Chair. 2018. (Congresso).

AGOSTINI, L. V. . ISCAS 2018 - IEEE International Symposium on Circuits and Systems - Review Committee Member (RCM). 2018. (Congresso).

AGOSTINI, LUCIANO VOLCAN . ISCAS 2019 - IEEE International Symposium on Circuits and Systems - Review Committee Member (RCM). 2018. (Congresso).

AGOSTINI, L. V. . ICECS 2018 - 25th IEEE International Conference on Electronics Circuits and Systems - Track Chair: Signal Image and Video Processing Architectures. 2018. (Congresso).

AGOSTINI, L. V. . LASCAS 2019 - 10th IEEE Latin American Symposium on Circuits and Systems - Track Chair: Digital Signal Processing. 2018. (Congresso).

SILVEIRA, J. ; AGOSTINI, L. V. . SBCCI 2017 - 30th Symposium on Integrated Circuits and Systems Design - Panels Chair. 2017. (Congresso).

AGOSTINI, L. V. . CIC 2016 - XXV Congresso de Iniciação Científica da UFPel - Comissão Organizadora. 2016. (Congresso).

AGOSTINI, L. V. . ENPOS 2016 - XVIII Encontro de Pós-Graduação da UFPel - Comissão Organizadora. 2016. (Congresso).

LIMA, R. N. ; AGOSTINI, L. V. . SBCCI 2015 - 28th Symposium on Integrated Circuits and Systems Design - Track Chair. 2015. (Congresso).

AGOSTINI, L. V. . CIC 2015 - XXIV Congresso de Iniciação Científica da UFPel - Comissão Organizadora. 2015. (Congresso).

AGOSTINI, L. V. . ENPOS 2015 - XVII Encontro de Pós-Graduação da UFPel - Comissão Organizadora. 2015. (Congresso).

MORENO, E. D. ; AZEVEDO, R. J. ; KINGET, P. ; AGOSTINI, L. V. . SBCCI 2014 - 27th Symposium on Integrated Circuits and Systems Design - Track Chair. 2014. (Congresso).

KRUGER, R. ; AGOSTINI, L. V. . CIC 2014 - XXIII Congresso de Iniciação Científica da UFPel - Comissão Organizadora. 2014. (Congresso).

LEITE, M. C. L. ; AGOSTINI, L. V. . ENPOS 2014 - XVI Encontro de Pós-Graduação da UFPel - Comissão Organizadora. 2014. (Congresso).

RODA, V. O. ; AGOSTINI, L. V. ; SUTTER, G. ; FINOCHIETTO, J. . SPL 2014 - Southern Conference on Programmable Logic - Publicity Co-Chair. 2014. (Congresso).

AGOSTINI, L. V. ; GILL, L. A. ; CANEVER, M. D. ; GIGANTE, D. P. . CIC 2013 - XXII Congresso de Iniciação Científica da UFPel - Coordenador Geral. 2013. (Congresso).

GILL, L. A. ; AGOSTINI, L. V. ; GIGANTE, D. P. ; CANEVER, M. D. . ENPOS 2013 - XV Encontro de Pós-Graduação da UFPel - Comissão Organizadora. 2013. (Congresso).

GOUVEIA FILHO, O. ; AGOSTINI, L. V. . Chip in Curitiba 2013 - XXVI SBCCI, XXVIII SBMicro, III WCAS, XII SForum - Panels Chair. 2013. (Congresso).

AGOSTINI, L. V. ; BOEMO, E. ; ZEFERINO, C. ; MARQUES, F. ; MATOS, J. C. B. ; ROSA JR, L. S. . SPL 2012 - Southern Conference on Programmable Logic - General Chair. 2012. (Outro).

BOEMO, E. ; SANTOS, E. ; RODA, V. O. ; TODOROVICH, E. ; AGOSTINI, L. V. . SPL 2011 - Southern Conference on Programmable Logic - Publicity Co-Chair. 2011. (Outro).

CARDENAS, C. S. ; AGOSTINI, L. V. . IWS 2010 - XV Workshop Iberchip - Program Chair. 2010. (Congresso).

AGOSTINI, L. V. ; ZEFERINO, C. . SIM 2010 - 25o Simpósio Sul de Microeletrônica - Program Chair. 2010. (Congresso).

AGOSTINI, L. V. ; BRISOLARA, Lisane ; Tavares, R. . SIM 2009 - 24o Simpósio Sul de Microeletrônica - General Chair. 2009. (Congresso).

AGOSTINI, L. V. ; MATOS, J. C. B. ; GÜNTZEL, José Luis . EMICRO 2009 - 11a Escola de Microeletrônica - General Chair. 2009. (Outro).

SILVA, Ivan Saraiva ; KASTENSMIDT, F. ; AGOSTINI, L. V. . SBCCI 2009 - 22nd Symposium on Integrated Circuits and Systems Design - Publication Co-Chair. 2009. (Congresso).

CAVALHEIRO, G. G. ; YAMIN, Adenauer ; AGOSTINI, L. V. . CLEI 2009 - Conferência Latinoamericana de Informática. 2009. (Congresso).

BOEMO, E. ; AGOSTINI, L. V. ; WANDERLEY, E. B. . SPL 2008 - Southern Conference on Programmable Logic - Latin American Publicity Co-Chair. 2007. (Congresso).

SAWICKI, Sandro ; AGOSTINI, L. V. . SIM2004 - 19th South Symposium on Microelectronics. 2004. (Congresso).

SAWICKI, Sandro ; AGOSTINI, L. V. . EMICRO 2004 - VI Escola Regional de Microeletrônica da SBC - Sul. 2004. (Outro).

AGOSTINI, L. V. ; CAPPELATTI, Ewerton Artur . SIM 2003 - XVII South Microeletronics Seminar - Program Chair. 2003. (Congresso).

AGOSTINI, L. V. ; GÜNTZEL, José Luis ; FRANCO, Dênis . EMICRO 2003 - V Escola de Microeletrônica da SBC - Sul. 2003. (Congresso).

REIS, Ricardo ; AGOSTINI, L. V. . EMICRO 2000 - II Escola de Microeletrônica da SBC - Sul. 2000. (Congresso).

REIS, Ricardo ; GUNTZEL, José Luis ; AGOSTINI, L. V. . SIM 2000 - XV Microeletronics Seminar. 2000. (Congresso).

REIS, Ricardo ; AGOSTINI, L. V. . SBCCI 2000 - XIII Symposiym on Integrated Circuits ans System Design. 2000. (Congresso).

SILVEIRA, L. M. ; DEVADAS, S. ; REIS, Ricardo ; AGOSTINI, L. V. . VLSI-SoC 1999 - VLSI: Systems on a Chip - IFIP TC10 WG10.5 Tenth International Conference on Very Large Scale Integration (VLSI '99). 1999. (Congresso).

REIS, Ricardo ; FRAGOSO, J. ; AGOSTINI, L. V. . SIM 99 - XIV Microeletronics Seminar. 1999. (Congresso).

REIS, Ricardo ; MACARTHY, M. ; AGOSTINI, L. V. . EMICRO 99 - I Escola de Microeletrônica da SBC-Sul. 1999. (Congresso).

DINIZ, E. ; AGOSTINI, L. V. . ERI 1998 - VI Escola de Informática da SBC Regional Sul. 1998. (Congresso).

AGOSTINI, L. V. . III Semana Acadêmica da Informática da UFPel. 1997. (Congresso).

AGOSTINI, L. V. . II Semana Acadêmica da Informática da UFPel. 1996. (Congresso).

AGOSTINI, L. V. . Semana da Saúde do Grêmio da ETFPel. 1993. (Outro).

AGOSTINI, L. V. . Semana dos Direitos Humanos do Grêmio da ETFPel. 1993. (Outro).

AGOSTINI, L. V. ; GILL, L. A. ; CANEVER, M. D. ; GIGANTE, D. P. . CIC 2013 - XXII Congresso de Iniciação Científica da UFPel - Coordenador Geral. 2013. (Congresso).

GILL, L. A. ; AGOSTINI, L. V. ; GIGANTE, D. P. ; CANEVER, M. D. . ENPOS 2013 - XV Encontro de Pós-Graduação da UFPel - Comissão Organizadora. 2013. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em eventos

ICECS 2018 - IEEE International Conference on Electronics, Circuits and Systems. Membro do Technical Programm Commitee. 2018. (Congresso).

ICME 2018 - IEEE International Conference on Multimedia and Expo. Membro do Technical Programm Commitee. 2018. (Congresso).

LASCAS 2018 - IEEE Latin American Symposium on Circuits & Systems.Membro do Technical Programm Commitee. 2018. (Simpósio).

MWSCAS 2018 - IEEE International Midwest Symposium on Circuits and Systems.Revisor de artigos. 2018. (Simpósio).

SBCCI 2018 - Symposium on Integrated Circuits and Systems Design.Membro do Technical Programm Commitee. 2018. (Simpósio).

SBrT 2018 - Simpósio Brasileiro de Telecomunicações e Processamento de Sinais.Membro do Technical Programm Commitee. 2018. (Simpósio).

WebMedia 2018 - Brazillian Symposium on Multimedia and the Web.Membro do Technical Programm Commitee. 2018. (Simpósio).

2017 25th European Signal Processing Conference (EUSIPCO).Complexity reduction of 3D-HEVC based on depth analysis for background and ROI classification. 2017. (Seminário).

ISCAS 2017 - International Symposium of Circuits and Systems.Revisor de artigos. 2017. (Simpósio).

MMSP 2017 - IEEE 19th International Workshop on Multimedia Signal Processing.Multiple Early-Termination Scheme for TZSearch Algorithm based on Data Mining and Decision Trees. 2017. (Oficina).

WEAC 2017 - Workshop sobre Educação em Arquitetura de Computadores.Membro do Technical Programm Commitee. 2017. (Outra).

WEAC 2017 - Workshop sobre Educação em Arquitetura de Computadores.Membro do Technical Programm Commitee. 2017. (Outra).

WebMedia 2017 - Brazillian Symposium on Multimedia and the Web.Membro do Technical Programm Commitee. 2017. (Simpósio).

Workshop IBERCHIP 2017.Membro do Technical Programm Commitee. 2017. (Outra).

2016 IEEE International Symposium on Circuits and Systems (ISCAS).Fast H.264/AVC to HEVC transcoder based on data mining and decision trees. 2016. (Simpósio).

29th Symposium on Integrated Circuits and Systems Design - SBCCI 2016.Energy-aware light-weight DMM-1 patterns decoders with efficiently storage in 3D-HEVC. 2016. (Simpósio).

ISCAS 2016 - International Symposium of Circuits and Systems.Revisor de artigos. 2016. (Simpósio).

LASCAS 2016 - IEEE Latin American Symposium on Circuits & Systems.Membro do Technical Programm Commitee. 2016. (Simpósio).

SBrT 2016 - Simpósio Brasileiro de Telecomunicações e Processamento de Sinais.Membro do Technical Programm Commitee. 2016. (Simpósio).

Workshop IBERCHIP 2016.Membro do Technical Programm Commitee. 2016. (Outra).

2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015).Hardware design of fast HEVC 2-D IDCT targeting real-time UHD 4K applications. 2015. (Simpósio).

2015 IEEE International Symposium on Circuits and Systems (ISCAS).Encoding time control system for HEVC based on Rate-Distortion-Complexity analysis. 2015. (Simpósio).

28th Symposium on Integrated Circuits and Systems Design - SBCCI 2015.Memory-Aware and High-Throughput Hardware Design for the HEVC Fractional Motion Estimation. 2015. (Simpósio).

EUROCON 2015 - IEEE International Conference on Computer as a Tool. Membro do Technical Programm Commitee. 2015. (Congresso).

ISCAS 2015 - International Symposium of Circuits and Systems.Revisor de artigos. 2015. (Simpósio).

LASCAS 2015 - IEEE Latin American Symposium on Circuits & Systems.Membro do Technical Programm Commitee. 2015. (Simpósio).

Workshop IBERCHIP 2015.Membro do Technical Programm Commitee. 2015. (Outra).

2014 IEEE International Symposium on Circuits and Systems (ISCAS).ower efficient and high troughtput multi-size IDCT targeting UHD HEVC decoders. 2014. (Simpósio).

2014 Visual Communications and Image Processing (VCIP).A complexity reduction algorithm for depth maps intra prediction on the 3D-HEVC. 2014. (Simpósio).

27th Symposium on Integrated Circuits and Systems Design (SBCCI).A Memory Energy Consumption Analysis of Motion Estimation Algorithms using Data Reuse in Video Coding Systems. 2014. (Simpósio).

ICASSP 2014 2014 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP). A low-complexity and lossless reference frame encoder algorithm for video coding. 2014. (Congresso).

LASCAS 2014 - IEEE Latin American Symposium on Circuits & Systems.Membro do Technical Programm Commitee. 2014. (Simpósio).

WEAC 2014 - Workshop sobre Educação em Arquitetura de Computadores.Membro do Technical Programm Commitee. 2014. (Outra).

WebMedia 2014 - Brazillian Symposium on Multimedia and the Web.Membro do Technical Programm Commitee. 2014. (Simpósio).

2013 20th IEEE International Conference on Image Processing (ICIP). An adaptive workload management scheme for HEVC encoding. 2013. (Congresso).

2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI).Hardware design for the 32 32 IDCT of the HEVC video coding standard. 2013. (Simpósio).

2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). Inter-view prediction of coding tree depth for HEVC-based multiview video coding. 2013. (Congresso).

2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS).A real time high definition architecture for the Variable-Length Reference Frame Decoder. 2013. (Simpósio).

ISCAS 2013 - International Symposium of Circuits and Systems.Revisor de artigos. 2013. (Simpósio).

WVC 2013 - Workshop de Visão Computacional.Membro do Technical Programm Commitee. 2013. (Outra).

ICECS 2012 - IEEE International Conference on Electronics, Circuits, and Systems,. A High Quality Hardware Friendly Motion Estimation Algorithm Focusing in HD Videos. 2012. (Congresso).

ICECS 2012 - IEEE International Conference on Electronics, Circuits and Systems. Revisor de artigos. 2012. (Congresso).

ICIP 2012 - 19th IEEE International Conference on Image Processing. A memory aware and multiplierless VLSI architecture for the complete Intra Prediction of the HEVC emerging standard. 2012. (Congresso).

ICME 2012 - IEEE International Conference on Multimedia & Expo. Motion Vectors Merging: Low Complexity Prediction Unit Decision Heuristic for the Inter‐Prediction of HEVC Encoders. 2012. (Congresso).

ICME 2012 - IEEE International Conference on Multimedia & Expo. Motion Vectors Merging: Low Complexity Prediction Unit Decision Heuristic for the Inter‐Prediction of HEVC Encoders. 2012. (Congresso).

MWSCAS 2012 - IEEE International Midwest Symposium on Circuits and Systems.Revisor de artigos. 2012. (Simpósio).

SBCCI 2012 - 25th Annual Symposium on Integrated Circuits and System Design.High Throughput Hardware Design for the Adaptive Loop Filter of the Emerging HEVC Video Coding. 2012. (Simpósio).

SPL 2012 - Southern Programmable Logic Conference. Membro do Technical Programm Commitee. 2012. (Congresso).

SPL 2012 - VIII Southern Programmable Logic Conference. Very High Throughput FPGA Design for Vertical Rotational Transform of HEVC Emergent Video Coding Standard. 2012. (Congresso).

Workshop IBERCHIP 2012.Membro do Technical Programm Commitee. 2012. (Outra).

WVC 2012 - Workshop de Visão Computacional.Membro do Technical Programm Commitee. 2012. (Outra).

CLEI 2011 - Conferencia Latinoamericana de Informática. Membro do Technical Programm Commitee. 2011. (Congresso).

ICECS 2011 - IEEE International Conference on Electronics, Circuits and Systems. Revisor de artigos. 2011. (Congresso).

IEEE EUROCON 2011. IEEE EUROCON 2011. 2011. (Congresso).

ISCAS 2011 - IEEE International Symposium on Circuits and Systems.A Multilevel Data Reuse Scheme for Motion Estimation and Its VLSI Design. 2011. (Simpósio).

LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems.LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems. 2011. (Simpósio).

SPL 2010 - V Southern Programmable Logic Conference. 2011. (Congresso).

SPL 2011 - VII Southern Programmable Logic Conference. SPL 2011 - VII Southern Programmable Logic Conference. 2011. (Congresso).

SPL 2011 - VII Southern Programmable Logic Conference. SPL 2011 - VII Southern Programmable Logic Conference. 2011. (Congresso).

ICECS 2010 - IEEE International Conference on Electronics, Circuits, and Systems. ICECS 2010 - IEEE International Conference on Electronics, Circuits, and Systems. 2010. (Congresso).

ICM 2010 - International Conference on Microelectronics. Revisor de artigos. 2010. (Congresso).

LASCAS 2010 - IEEE Latin American Symposium on Circuits and Systems. 2010. (Simpósio).

SBCCI 2010 - 23rd Annual Symposium on Integrated Circuits and System Design.SBCCI 2010 - 23rd Annual Symposium on Integrated Circuits and System Design. 2010. (Simpósio).

SPL 2010 - VI Southern Programmable Logic Conference. Participante do Program Committee. 2010. (Congresso).

Workshop IBERCHIP 2010.Membro do Technical Programm Commitee. 2010. (Outra).

XIX Congresso de Iniciação Científica da UFPel. XIX Congresso de Iniciação Científica da UFPel. 2010. (Congresso).

IBERCHIP 2009 - XV Workshop Iberchip. Avaliador de artigos. 2009. (Congresso).

ICECS 2009 - 16th IEEE International Conference on Electronics, Circuits, and Systems. Avaliador de artigos. 2009. (Congresso).

ICIP 2009 - IEEE International Conference on Image Processing. Low Latency and High Throughput Dedicated Loop of Transforms and Quantization Focusing in the H.264/AVC Intra Prediction. 2009. (Congresso).

SBCCI 2009 - 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes.SBCCI 2009 - 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes. 2009. (Simpósio).

SPL 2009 - V Southern Programmable Logic Conference. Avaliador de artigos. 2009. (Congresso).

VLSI-SOC 2009 - 17TH IFIP International Conference on Very Large Scale Integration. VLSI-SOC 2009 - 17TH IFIP International Conference on Very Large Scale Integration. 2009. (Congresso).

XVIII Congresso de Iniciação Científica da UFPel. XVIII Congresso de Iniciação Científica da UFPel. 2009. (Congresso).

XXXV CLEI - Conferência Latino-Americana de Informática. 2009. (Congresso).

ISCAS 2008 - IEEE International Symposium on Circuits and Systems. ISCAS 2008 - IEEE International Symposium on Circuits and Systems. 2008. (Congresso).

SBCCI2008 - 21st SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. 2008. (Simpósio).

SPL2008 - IV IEEE Southern Conference on Programmable Logic. SPL2008 - IV IEEE Southern Conference on Programmable Logic. 2008. (Congresso).

XVII Congresso de Iniciação Científica da UFPel. XVII Congresso de Iniciação Científica da UFPel. 2008. (Congresso).

XXIII SIM - Simpósio Sul de Microeletrônica.XXIII SIM - Simpósio Sul de Microeletrônica. 2008. (Simpósio).

Fórum Internacional Centros de Design. 2007. (Outra).

Iberchip2007 - XIII Taller IBERCHIP. Iberchip2007 - XIII Taller IBERCHIP. 2007. (Congresso).

ICECS2007 - IEEE International Conference on Electronics, Circuits, and Systems. ICECS2007 - IEEE International Conference on Electronics, Circuits, and Systems. 2007. (Congresso).

PSIVT2007 - Pacific-Rim Symposium on Image and Video Technology.A Pipelined 8x8 2-D Forward DCT Hardware Architecture for H.264/AVC High Profile Encoder. 2007. (Simpósio).

SBCCI 2007 - XX Symposium on Integrated Circuits and Systems Design. SBCCI 2007 - XX Symposium on Integrated Circuits and Systems Design. 2007. (Congresso).

SIMS2007 - XII Simpósio de Informática e VIIª Mostra de Software.TV digital e princípios de codificação de vídeo. 2007. (Simpósio).

SPL2007 - III IEEE Southern Conference on Programmable Logic. SPL2007 - III IEEE Southern Conference on Programmable Logic. 2007. (Congresso).

SPL2007 - III IEEE Southern Conference on Programmable Logic.FPGA Based Design of CAVLC and Exp-Golomb Coders for H.264/AVC Baseline Entropy Coding. 2007. (Outra).

VLSI-SoC 2007 - XV International Conference on Very Large Scale Integration. VLSI-SoC 2007 - XV International Conference on Very Large Scale Integration. 2007. (Congresso).

WebMedia 2007 - XIII Brazilian Symposium on Multimedia and the Web. 2007. (Simpósio).

WSCAD 2007 - VIII Workshop em Sistemas Computacionais de Alto Desempenho. WSCAD 2007 - VIII Workshop em Sistemas Computacionais de Alto Desempenho. 2007. (Congresso).

WSL 2007 - 8° Fórum Internacional de Software Livre. WSL 2007 - 8° Fórum Internacional de Software Livre. 2007. (Congresso).

XVI Congresso de Iniciação Científica da UFPel. XVI Congresso de Iniciação Científica da UFPel. 2007. (Congresso).

XXII SIM - Simpósio Sul de Microeletrônica.XXII SIM - Simpósio Sul de Microeletrônica. 2007. (Simpósio).

43st DAC - Design Automation Conference - University Booth. FPGA Design of a H.264/AVC Main Profile Video Decoder. 2006. (Congresso).

FPL 2006 - 16th IEEE International Conference on Field Programmable Logic and Applications.FPGA Design of a H.264/AVC Main Profile Decoder for HDTV. 2006. (Outra).

ISCAS 2006 - IEEE International Symposium on Circuits and Systems. High Throughput Multitransform and Multiparallelism IP Directed to the H.264/AVC Video Compression Standard. 2006. (Congresso).

MWSCAS 2006 - 49th IEEE International Midwest Symposium on Circuits and Systems.High Throughput FPGA Based Architecture for H.264/AVC Inverse Transforms and Quantization. 2006. (Simpósio).

PATMOS 2006 - International Workshop on Power and Timing Modeling, Optimization and Simulation. PATMOS 2006 - International Workshop on Power and Timing Modeling, Optimization and Simulation. 2006. (Congresso).

SIMS 2006 - XI Simpósio de Informática VI Mostra de Software Acadêmico.SIMS 2006 - XI Simpósio de Informática VI Mostra de Software Acadêmico. 2006. (Simpósio).

SPL2006 - II IEEE Southern Conference on Programmable Logic.Forward and Inverse 2-D DCT Architectures for H.264/AVC Video Compression Directed to HDTV. 2006. (Outra).

XXI SIM - Simpósio Sul de Microeletrônica.A Multitransform and Multiparallelism IP Directed to the H.264/AVC Video Compression Standard. 2006. (Simpósio).

XXI SIM - Simpósio Sul de Microeletrônica.XXI SIM - Simpósio Sul de Microeletrônica. 2006. (Simpósio).

SBCCI 2005 - XVIII Symposium on Integrated Circuits and Systems Design. SBCCI 2005 - XVIII Symposium on Integrated Circuits and Systems Design. 2005. (Congresso).

SIMS 2005 - X Simpósio de Informática V Mostra de Software Acadêmico.SIMS 2005 - X Simpósio de Informática V Mostra de Software Acadêmico. 2005. (Simpósio).

XI Workshop Iberchip. 2005. (Outra).

XX SIM - Simpósio Sul de Microeletrônica.XX SIM - Simpósio Sul de Microeletrônica. 2005. (Simpósio).

41st DAC - Design Automation Conference - University Booth. Design of a Fully Pipelined Architecture for JPEG Compression of Gray Scale Images. 2004. (Congresso).

XIX SIM - Simpósio Sul de Microeletrônica. 2004. (Simpósio).

X Workshop Iberchip. 2004. (Outra).

IX Workshop Iberchip. IX Workshop Iberchip. 2003. (Congresso).

SBCCI2003 - XV Symposium on Integrated Circuits and Systems Design.SBCCI 2002 - XV Symposium on Integrated Circuits and Systems Design. 2003. (Simpósio).

SBMICRO2003 - XVIII Symposium on Microelectronics Tecnology and Devices.SBMICRO 2003 - XVIII Symposium on Microelectronics Tecnology and Devices. 2003. (Simpósio).

SIM 2003 - XVIII South Microelectronics Seminar. 2003. (Seminário).

VIII Semana Acadêmica do Curso de Ciência da Computação. 2003. (Outra).

XII Congresso de Iniciação Científica da UFPel. XII Congresso de Iniciação Científica da UFPel. 2003. (Congresso).

II SForum - Student Forum on Microelectronics. 2002. (Seminário).

SBCCI2002 - XIV SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN.SBCCI 2002 - XV Symposium on Integrated Circuits and Systems Design. 2002. (Simpósio).

SIM 2002 - XVII South Microelectronics Seminar.Entropy Coder for JPEG Compression of Gray Scale Images. 2002. (Simpósio).

XI Congresso de Iniciação Científica da UFPel. XI Congresso de Iniciação Científica da UFPel. 2002. (Congresso).

Fórum Internacional de Software Livre 2001. 2001. (Simpósio).

I Student Forum on Microelectronics.Caipirinha: A Free Graphical Viewer for Berkeley Spice. 2001. (Seminário).

SBCCI 2001 - XIV Symposium on Integrated Circuits and Systems Design.Pipelined Fast 2-D DCT Architecture for JPEG Image Compression. 2001. (Simpósio).

SIM 2001 - XVI Microelectronics Seminar.2-D DCT Architecture for Image Compression. 2001. (Seminário).

SBCCI2000 - XIII SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN.SisECO: Design of an Echo-Canceling IC for Base Band Modems. 2000. (Simpósio).

SBMicro 2000 - XV International Conference on Microelectronics and Packaging.Modeling and Simulation of a Heterogeneous Embedded System. 2000. (Simpósio).

SIM 2000 - XV Microelectronics Seminar.SisECO: an Echo -Canceling Integrated Circuit. 2000. (Seminário).

VI Workshop Iberchip. Implementações de Filtros Adaptativos para Cancelamento de Eco. 2000. (Congresso).

SIM 99 - XIV Microelectronics Seminar. 1999. (Seminário).

11a Escola de Computação. 1998. (Outra).

IV Semana Acadêmica da Informática. 1998. (Outra).

III Semana Acadêmica da Informática. 1997. (Outra).

II Semana Acadêmica da Informática. 1996. (Outra).

I Congresso Ibero-Americano de Microeletrônica. 1995. (Congresso).

I Semana Acadêmica da Informática. 1995. (Outra).

VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. 1995. (Simpósio).

X Congresso da Sociedade Brasileira de Microeletrônica. 1995. (Congresso).

XV Congreso da Sociedade Brasileira de Computação. 1995. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em bancas

Aluno: Bruno Boessio Vizzotto

AGOSTINI, L. V.SUSIN, Altamiro; Valter Roesler. Algoritmos para o Módulo de Controle de Taxa de Codificação de Vídeos Multivistas do Padrão H.264/MVC. 2012. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Alba Sandyra Bezerra Lopes

SILVA, Ivan SaraivaAGOSTINI, L. V.; KREUTZ, M. E.; JACOBI, R.. Arquitetura com Elevada Taxa de Processamento e Reduzida Largura de Banda de Memória para a Estimação de Movimento em Vídeos Digitais. 2011. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Fabio Luís Livi Ramos

KASTENSMIDT, F.; Valter Roesler;AGOSTINI, L. V.. Arquitetura para o Algoritmo CAVLC de Codificação de Entropia Segundo o Padrão H.264/AVC. 2010. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Dieison Antonelo Deprá

JACOBI, R.;AGOSTINI, L. V.SUSIN, AltamiroBAMPI, Sergio. Algoritmos e Desenvolvimento de Arquitetura para a Codificação Binária Adaptativa ao Contexto para o Decodificador H.264/AVC. 2009. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Mateus Grellert da Silva

SUSIN, A.; PAGLIARI, C.;AGOSTINI, L. V.. Machine Learning Mode Decision for Complexity Reduction and Scaling in Video Applications. 2018. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Purnachand Nalluri

AGOSTINI, L. V.; MATTAVELLI, M.; SOUSA, L.; SANTOS, D.; NAVARRO, A.; RAMOS, F.. A Fast Motion Estimation Algorithm and Its VLSI Architecture for High Efficiency Video Coding. 2016. Tese (Doutorado em Engenharia Eletrotécnica) - Universidade de Aveiro.

Aluno: Juan Pablo Oliver

AGOSTINI, L. V.; RODA, V. O.; RANDALL, G.; BOEMO, E.. Técnicas de bajo consumo en FPGAs. 2014. Tese (Doutorado em DOCTORADO EN INGENIERÍA ELÉCTRICA) - Universidad de la Republica Uruguay.

Aluno: Sidnei Ghissoni

REIS, RicardoBAMPI, S.AGOSTINI, L. V.; BALEN, T. R.. Decomposição de Coeficientes Trigonométricos para a Redução de Área e Potência em Arquiteturas FFT Híbridas na Base 2. 2012. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Leomar Soares da Rosa Junior

GÜNTZEL, José LuisAGOSTINI, L. V.; WIRTH, G.; JOHANN, M.. Automatic Generation and Evaluation of Transistor Networks. 2008. Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

Aluno: Bruno Boessio Vizzotto

Susin, Altamiro;Agostini, LucianoROSA, Vagner. Efficient Algorithms for Process and Communication of Multiview Videos: Contributions in Rate Control and Thread Management for 3D-Videos. 2017. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Sidinei Ghissoni

REIS, RicardoBAMPI, SergioAGOSTINI, L. V.; BALEN, T. R.. Decomposição de Coeficientes Trigonométricos para a Redução de Área e Potência em Arquiteturas FFT Híbridas na Base 2. 2012. Exame de qualificação (Doutorando em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Rafael Lima Pereira

BRISOLARA, Lisane; BOIS, A. R.;AGOSTINI, LUCIANO V.. Ferramentas de análise de bytecodes para aplicações Java com ênfase em sistemas embarcados. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Wellisson Guilhermino Pereira da Silva

MATTOS, JULIO C. B.; FOSS, L.;AGOSTINI, LUCIANO V.. Uso de Refatorações na Exploração do Espaço de Projeto de Software Embarcado. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Tiago Henrique Trojahn

MATTOS, JULIO C. B.AGOSTINI, LUCIANO V.; PILLA, M.. Implementação e avaliação de desempenho de duas versões do componente responsável pela decodificação de fluxos de mídia no middleware Ginga. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Gabriel Paniz Patzer

AGOSTINI, LUCIANO V.. Aplicação da Análise de Fase em Exames Gated Spect de Perfusão Miocárdica. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Bruno Atrib Zanchet

OLIVEIRA, Lucas Ferrari;AGOSTINI, L. V.; COSTA, Simone A. da. Desenvolvimento de uma ferramenta para analise quantitativa de espessamento miocárdio através do processamento de imagens médicas. 2007. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Marcelo Horne Mattos

FERRUGEM, Anderson; OLIVEIRA, Lucas Ferrari; FLEISCHMANN, Ana M. Pernas;AGOSTINI, L. V.. Visão computacional: estudo do filtro de kalman em conjunto ao mean shift no rastramento de jogadores em esportes coletivos. 2007. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Ismael Dias da Silva

MACARTHY, M.;AGOSTINI, L. V.YAMIN, Adenauer. Sistema de Comunicação Móvel Domótico. 2007. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Gustavo Pereira Mateus

AGOSTINI, L. V.; Tavares, R.; MACARTHY, Marcello de Rocha. Caracterização Automática de Atrasos de Portas Lógicas em Circuitos Combinacionais CMOS. 2006. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Carolina Gomes Neves

KASTENSMIDT, F.; MEDEIROS, Gil Carlos Rodrigues;AGOSTINI, L. V.. Análise Automática da Propagação de Single Event Transients em Circuitos Combinacionais CMOS. 2006. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Gustavo Pereira Mateus

AGOSTINI, LUCIANO V.. Caracterização automática de atrasos de portas lógicas em circuitos combinacionais CMOS. 2006. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Lucas Medeiros Donato

AGOSTINI, L. V.; MEDEIROS, Gil Carlos Rodrigues; MEIRELES, Luis Fernando. Uma Metodologia de Forense Computacional Apoiada por Profiling Psicológico. 2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Adriel Mota Ziesemer Junior

AGOSTINI, L. V.GÜNTZEL, José LuisCOSTA, EduardoREIS, Ricardo. Geração Automática de Multiplicadores para Números Inteiros Binários. 2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Wagner Alterman

AGOSTINI, L. V.REIS, RicardoGÜNTZEL, José Luis. Geração Automática de Somadores. 2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Jorge Hosni Pereira Júnior

AGOSTINI, L. V.; RIBEIRO, Carlos Jorge de Souza; RIBEIRO, Leonardo. Auditoria em Tecnologia da Informação. 2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Daniel Lima Ferrão

GUNTZEL, José LuisREIS, RicardoAGOSTINI, L. V.; MACARTHY, M.. Desenvolvimento de uma Ferramenta de Análise de Timing de Circuitos Combinacionais Baseada em Sensibilização Individual de Caminhos. 2003. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Rubinei Peske Angelo

AGOSTINI, L. V.; MACARTHY, M.; DANDOLINI, G.. Estudo de Técnicas de Tolerância à Falhas Aplicadas em Redes Neurais Artificiais. 2003. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Emerson Barbiero Hernandez

REIS, Ricardo; GAYER, C.;AGOSTINI, L. V.. Homero Editor de Descrição Textuais para Trabalho Colaborativo. 2002. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

AGOSTINI, L. V.; ROSSI, M. L.; AZZOLIN, R. Z.. Concurso Público para Professor de Magistério Superior - Classe A na Área de Circuitos Eletrônicos - CDTeC/UFPel. 2018. Universidade Federal de Pelotas.

FERREIRA, A. P. L.; OLIVEIRA, L. P. L.;AGOSTINI, L. V.. Concurso Público para Professor Assistente na Área de Processamento Digital de Sinais - UNIPAMPA Bagé. 2011. Universidade Federal do Pampa.

MATOS, J. C. B.; FRANCO, Dênis;AGOSTINI, L. V.. Concurso Público para Professor Adjunto na área de Engenharia da Computação. 2010. Universidade Federal de Pelotas.

FERREIRA JR., P.; DINIZ, E.;AGOSTINI, L. V.. Concurso Público para Professor Adjunto na Área de Ciência da Computação. 2010. Universidade Federal de Pelotas.

FERREIRA, A. P. L.; OLIVEIRA, L. P. L.;AGOSTINI, L. V.. Concurso Público para Professor Assistente na Área de Processamento Digital de Sinais - UNIPAMPA Bagé. 2010. Universidade Federal do Pampa.

AGOSTINI, L. V.; MEDEIROS, Gil Carlos Rodrigues; MAILLARD, N.. Concurso Público para Professor Adjunto na Área de Ciência da Computação. 2009. Universidade Federal de Pelotas.

OLIVEIRA, Lucas Ferrari; CATAPAN, Araci Hack;AGOSTINI, L. V.. Concurso Público para Professor Assistente na Área de Gestão de Projetos - UAB. 2009. Universidade Federal de Pelotas.

AGOSTINI, L. V.COSTA, Eduardo; MANGAN, P.. Concurso Público para Professor Adjunto na Área de Engenharia ? Redes de Computadores e Arquitetura de Computadores. 2008. Universidade Federal do Pampa.

CAMPANI, C. A. P.;AGOSTINI, L. V.; MACARTHY, M.. Concurso Público para Professor Adjunto na Área de Ciência da Computação (Sistemas Digitais e Arquitetura de Computadores). 2008. Universidade Federal de Pelotas.

DINIZ, E.;AGOSTINI, L. V.; OLIVEIRA, Lucas Ferrari. Concurso Público para Professor Adjunto na Área de Ciência da Computação. 2008. Universidade Federal de Pelotas.

MACARTHY, Marcello de Rocha;GÜNTZEL, José LuisAGOSTINI, L. V.. Concurso Público para Professor Assistente da Universidade Federal de Pelotas (Universidade Fedaral do Pampa). 2006. Universidade Federal de Pelotas.

FERRUGEM, Anderson;AGOSTINI, L. V.; OLIVEIRA, Lucas Ferrari. Seleção de Professor Substituto - Computação Aplicada. 2007. Universidade Federal de Pelotas.

MEDEIROS, Gil Carlos Rodrigues;AGOSTINI, L. V.; MACARTHY, Marcello de Rocha. Seleção de Professor Substituto - Computação Aplicada. 2004. Universidade Federal de Pelotas.

AGOSTINI, L. V.; SILVEIRA, Ricardo Azambuja; MEDEIROS, Gil Carlos Rodrigues. Seleção de Professor Substituto - Computação Teórica. 2003. Universidade Federal de Pelotas.

MACARTHY, M.;AGOSTINI, L. V.; SILVEIRA, Ricardo Azambuja. Seleção de Professor Substituto - Computação Aplicada. 2003. Universidade Federal de Pelotas.

MEDEIROS, Gil Carlos Rodrigues;AGOSTINI, L. V.; SILVEIRA, Ricardo Azambuja. Seleção de Professor Substituto - Computação Teorica. 2003. Universidade Federal de Pelotas.

MACARTHY, M.;AGOSTINI, L. V.; SILVEIRA, Ricardo Azambuja. Seleção de Professor Substituto - Computação Aplicada. 2003. Universidade Federal de Pelotas.

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Eliane da Silva Alcoforado Diniz

DINIZ, E. S. A.; CARVALHO, F. A.; RIBEIRO, M. V.. Projeto de Gerenciamento do Setor de Editoração Eletrônica do CEPET Pelotas-RS. 1999. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Flávia Braga de Azambuja

AZAMBUJA, F. B.; DINIZ, Eliane Alcoforado; RIBEIRO, Marcus Vinicius. Projeto de Gerenciamento do setor de editoração eletrônica do CEFET Pelotas/RS. 1998. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Altamiro Amadeu Susin

SUSIN, A. A.. Projeto de Arquiteturas Integradas para a Compressão de Imagens JPEG. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Ricardo Pezzuol Jacobi

SUSIN, A.;REIS, R. A. L.JACOBI, R. P.; SILVA, E. A. B.;BAMPI, S.. Desenvolvimento de Arquiteturas de Alto Desempenho Dedicadas à Compressão de Vídeo Segundo o Padrão H.264/AVC. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Ricardo Pezzuol Jacobi

SUSIN, A.; SILVA, E. A. B.;JACOBI, R. P.. Desenvolvimento de Arquiteturas de Alta Performance Dedicadas à Compressão de Vídeo Segundo o Padrão H.264. 2005. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Ivan Saraiva Silva

AGOSTINI, Luciano VolcanSILVA, I. S.; REIS, R. A. L.; SUSIN, Altamiro Amadeu. Projeto de Arquiteturas integradas para Compressão de Imagens e JPEG. 2002. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

Eduardo Antonio Barros da Silva

da Silva, E. A. B.. Desenvolvimento de Arquiteturas de Alto Desempenho Dedicadas à Compressão de Vídeo Segundo o Padrão H.264/AVC. 2007 - Universidade Federal do Rio Grande do Sul.

Eduardo Antonio Barros da Silva

da Silva, E. A. B.. Desenvolvimento de Arquiteturas de Alta Performance Dedicadas à Compressão de Vídeo Segundo o Padrão H.264. 2005. Exame de qualificação (Doutorando em Engenharia de Minas, Metalúrgica e de Materiais) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Orientou

Yan Ballinhas Soares

a definir; Início: 2019; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Pablo De Chiaro Rosa

a definir; Início: 2019; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Iago Coelho Storch

a definir; Início: 2019; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Coorientador);

Paulo Henrik Ribeiro Gonçalves

a definir; Início: 2019; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Coorientador);

Mateus Mendes Gonçalves

a definir; Início: 2018; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Coorientador);

Murilo Roschildt Perleberg

a definir; Início: 2018; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Coorientador);

Jones Willian Goebel

a definir; Início: 2019; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; (Coorientador);

Mário Roberto de Freitas Saldanha

a definir; Início: 2018; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

MARCEL MOSCARELLI CORRÊA

a definir; Início: 2018; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Luciano Almeida Braatz

a definir; Início: 2018; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Coorientador);

Isis Duarte Bender

a definir; Início: 2018; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Coorientador);

Roberta de Carvalho Nobre Palau

a definir; Início: 2017; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Robson André Domanski

a definir; Início: 2017; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Ruhan Ávilia Conceição

a definir; Início: 2016; Tese (Doutorado em Computação) - Universidade Federal de Pelotas; (Orientador);

Fabrício Neitzke Ferreira

a definir; Início: 2016; Tese (Doutorado em Computação) - Universidade Federal de Pelotas; (Orientador);

Vladimir Afonso

a definir; Início: 2016; Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul; (Coorientador);

Roger Endrigo Carvalho Porto

a definir; Início: 2015; Tese (Doutorado em Computação) - Universidade Federal de Pelotas; (Coorientador);

Ismael Seidel

Exploiting SATD Properties to Reduce Energy in Video Coding; Início: 2015; Tese (Doutorado em Ciências da Computação) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Coorientador);

Eduardo Amaro da Rosa

Investigação de soluções algorítmicas para compressão de vídeos 360; Início: 2019; Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; (Orientador);

Eduardo Vargas Zummach

Desenvolvimento de hardware para codificadores de vídeo do estado da arte; Início: 2019; Iniciação científica (Graduando em Engenharia de Controle e Automação) - Universidade Federal de Pelotas; (Orientador);

Cristhopher Conceição Moura

Desenvolvimento de algoritmos para a codificação de vídeos no padrão 3D-HEVC; Início: 2019; Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas; (Orientador);

Bianca Herrmann Waskow

Adaptação das Predições Intervistas e Interquadros do MV-HEVC para a Codificação Eficiente de Light Fields; Início: 2018; Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Universidade Federal de Pelotas; (Orientador);

Jones Willian Goebel

Solução Arquitetural para a Decodificação Intraquadro do Padrão de Codificação AV1; 2019; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Luciano Volcan Agostini;

Mário Roberto de Freitas Saldanha

Redução do Tempo de Codificação de Mapas de Profundidade do 3D-HEVC Usando Árvores de Decisão Estáticas Construídas Através de Data Mining; 2018; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Luciano Volcan Agostini;

LÍVIA AMARAL

Projeto e Gerenciamento Dinâmico de uma Memória de Busca para a Estimação de Movimento na Codificação de Vídeo; 2018; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Luciano Volcan Agostini;

Luciano Braatz

Energy/Quality-Aware Hardware Solutions for the Residual Coding Loop Components of the High Efficiency Video Coding Standard; 2018; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Luciano Volcan Agostini;

MARCEL MOSCARELLI CORRÊA

Desenvolvimento Arquitetural para a Predição Intraquadro do Padrão HEVC de Codificação de Vídeos; 2017; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas,; Orientador: Luciano Volcan Agostini;

Wagner Ishizaka Penny

Controlador de Energia para o Codificador HEVC Baseado em Frentes de Pareto; 2016; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas,; Coorientador: Luciano Volcan Agostini;

Ruhan Avila da Conceição

Early Skip/DIS: Uma Heurística para Redução de Complexidade no Codificador de Mapas de Profundidade do 3D-HEVC; 2016; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Luciano Volcan Agostini;

FABIANE KONRAD REDIESS

Otimizações Algorítmicas e Desenvolvimento de Hardware para o In-loop Filter do Padrão HEVC; 2015; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas,; Orientador: Luciano Volcan Agostini;

Dieison Soares Silveira

Algoritmos e Arquiteturas de Hardware para a Compressão de Quadros de Referência em Codificadores de Vídeo Digitais; 2015; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Luciano Volcan Agostini;

Gustavo Freitas Sanchez

DMMFast: Esquema de Redução de Complexidade para a Predição Intra de Mapas de Profundidade no Padrão Emergente 3D-HEVC; 2014; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Luciano Volcan Agostini;

Ricardo Garcia Jeske

Otimizações Algorítmicas e Desenvolvimento Arquitetural para as DCTs do HEVC; 2013; Dissertação (Mestrado em Programa de Pós Graduação em Computação) - Universidade Federal de Pelotas,; Orientador: Luciano Volcan Agostini;

Daniel Munari Palomino

Algorithm and Hardware Based Architectural Design Targeting the Intra-Frame Prediction of the HEVC Video Coding Standard; 2013; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Luciano Volcan Agostini;

Felipe Martin Sampaio

Energy-Efficient Memory Hierarchy for Motion and Disparity Estimation in Multiview Video Coding; 2013; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Luciano Volcan Agostini;

Vladimir Afonso

Desenvolvimento de uma arquitetura para estimação de movimento fracionária segundo o padrão emergente HEVC; 2013; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas,; Coorientador: Luciano Volcan Agostini;

Henrique Avila Vianna

Desenvolvimento de Hardware para a Transformada Rotacional 8x8 com Foco na Codificação de Vídeos Digitais de Altíssima Resolução; 2012; Dissertação (Mestrado em Programa de Pós Graduação em Computação) - Universidade Federal de Pelotas,; Orientador: Luciano Volcan Agostini;

Alba Sandyra Bezerra Lopes

Arquitetura com Elevada Taxa de Processamento e Reduzida Largura de Banda de Memória para a Estimação de Movimento em Vídeos Digitais; 2011; Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Luciano Volcan Agostini;

Guilherme Ribeiro Corrêa

Estudo e Desenvolvimento de Heurísticas e Arquiteturas de Hardware para Decisão Rápida do Modo de Codificação de Bloco para o Padrão H; 264/AVC; 2010; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Luciano Volcan Agostini;

Thaísa Leal da Silva

Desenvolvimento de Módulos de Hardware para a Decodificação de Vídeo Focando na Escalabilidade Espacial Diádica do Padrão H; 264/SVC; 2007; Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Luciano Volcan Agostini;

Gustavo Freitas Sanchez

Exploration of Algorithms and Implementations for Efficient 3D-HEVC Depth Map Encoding; 2019; Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Coorientador: Luciano Volcan Agostini;

Daniel Munari Palomino

Application-Driven Temperature-Aware Solutions for Video Coding; 2017; Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul,; Coorientador: Luciano Volcan Agostini;

Guilherme Ribeiro Corrêa

Computational Complexity Reduction and Scaling for High Efficiency Video Encoders; 2015; Tese (Doutorado em Engenharia Electrotecnica e de Computadores) - Universidade de Coimbra, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Luciano Volcan Agostini;

Thaísa Leal da Silva

Contribuições para a Redução de Complexidade da Codificação Intra na Norma HEVC e Extensão 3D-HEVC; 2015; Tese (Doutorado em Engenharia Electrotecnica e de Computadores) - Universidade de Coimbra, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Luciano Volcan Agostini;

Marcelo Schiavon Porto

Desenvolvimento Algorítmico e Arquitetural para a Estimação de Movimento na Compressão de Vídeo de Alta Definição; 2012; Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Luciano Volcan Agostini;

Guilherme Ribeiro Corrêa

2016; Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Luciano Volcan Agostini;

Guilherme Povala

Redução de Acesso à Memória Externa na Codificação de Vídeos UHD Utilizando Compressão de Quadros de Referência; 2015; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Mário Roberto de Freitas Saldanha

Esquema para Redução da Complexidade e Energia na Predição de Mapas de Profundidade do Padrão 3D-HEVC; 2015; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Cássio Rodrigo Cristani

Investigação da Estimação de Movimento para o Novo Codificador de Vídeo HEVC em Vídeos de Ultra Alta Definição; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Ruhan Avila da Conceição

Uma Solução Hardware/software Para O Filtro ALF Do Padrão HEVC; 2014; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Gustavo Freitas Sanchez

Implementação e Análise de Algoritmos para a Estimação de Movimento em Vídeos de Alta Definição no Padrão Emergente HEVC; 2012; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Dieison Soares Silveira

Redução de Acessos à Memória em Codificadores de Vídeo através da Compressão dos Quadros de Referência; 2012; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

MARCEL MOSCARELLI CORRÊA

Implementação de Interpoladores para a Predição com Pixels Fracionários no HEVC; 2012; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Mateus Grellert da Silva

Heurísticas para Controle de Complexidade na Predição Inter-Quadros do Padrão de Codificacão de Vídeo Emergente HEVC; 2012; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Diego Vrague Noble

Exploração de novos algoritmos para a estimação de movimento em vídeos de alta definição; 2010; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Daniel Munari Vilchez Palomino

Desenvolvimento e implementação em hardware de heurísticas rápidas para o módulo de decisão de modo do padrão H; 264/AVC de codificação de vídeo; 2010; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Felipe Martin Sampaio

Arquitetura para a Estimação de Movimento (ME) e de Disparidade (DE) com Hierarquia de Memória Dedicada para a Codificação de Vídeos com Múltiplas Vistas Segundo o Padrão MVC; 2010; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Robson Sejanes Dornelles

Arquitetura para a Estimação de Movimento VBSME Integrada à Compensação de Movimento com Modo de Decisão Rápído para o Padrão H; 264/AVC; 2009; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Guilherme Ribeiro Corrêa

Desenvolvimento de Arquitetura para Vídeo Escalável Segundo o padrão H; 264/AVC; 2008; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Fabiane Rediess

Projeto, Síntese e Validação de Arquitetura do Upsampling para o Padrão H; 264/SVC de Codificação de Vídeo Escalável; 2008; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Rafael de Lima Petry

Desenvolvimento de Aplicações para TV Digital Interativa em Java com o Middleware GINGA; 2008; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Carolina Marques Fonseca

Investigação em Software sobre o Padrão H; 264 Escalável de Compressão de Vídeos; 2008; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Leandro Zanetti Paiva da Rosa

Investigação sobre Algoritmos para a Estimação de Movimento na Compressão de Vídeos Digitais de Alta Definição: Uma Análise Quantitativa; 2007; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Matheus Porciúncula Braga

Análise Automática da Propagação de Single-Event Transients Considerando Análise Temporal e Lógica; 2007; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Helen Franck

Uma Investigação Sobre Implementações Tolerantes a Falhas Transientes de Somadores Carry Lookahead e Ripple Carry em FPGA; 2007; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Eduardo Mesquita

Somadores Rápidos Tolerantes a Falhas Transientes Implementados em FPGA; 2007; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Bruno Zatt

Preditor de Vetores de Movimento em Hardware Segundo o Padrão H; 264/AVC; 2006; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Thaísa Leal da Silva

Codificação de Entropia no Padrão de Compressão de Vídeo H; 264/AVC: Algoritmos e Arquiteturas; 2005; 0 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Marcelo Schiavon Porto

Algoritmos e Arquiteturas para a Estimação de Movimento em Compressão de Vídeo; 2005; 0 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

André Marcelo Coelho da Silva

Desenvolvimento de um Compensador de Movimento para o Padrão H; 264 de Compressão de Vídeo; 2005; 0 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Rodrigo Araújo Tavares

Avaliação dos Impactos do Reuso de Hardware Através da Implementação de uma Interface PVCI Integrada a uma Arquitetura de Cálculo da DCT 2-D; 2004; 68 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Natan Bueno Ungethuem

DomoWork: Ambiente para Projeto de Sistemas de Automação Predial\Residencial Orientado a Objetos; 2004; 67 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Cristiano Brasil Sperb

Desenvolvimento de um Compressor JPEG em Software; 2004; 46 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Bruno Silveira Neves

Minimização de Erros das Operações de DCT 2-D e Quantização de um Compressor JPEG para Imagens em Tons de Cinza Descrito em VHDL; 2003; 80 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Roger Endrigo Carvalho Porto

Estudo e Desenvolvimento de Arquiteturas de Somadores para Uso na Compressão de Imagens JPEG; 2003; 45 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Mariana Ücker

Desenvolvimento de Modos de Predição Intraquadro para a Codificação de Imagens do Tipo Light Fields; 2018; Iniciação Científica; (Graduando em Engenharia Elétrica) - Instituto Federal Sul-Rio-Grandense, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Marilia Santos

Adaptação das Predições Intervistas e Interquadros do MV-HEVC para a Codificação Eficiente de Light Fields; 2018; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Iago Coelho Storch

Desenvolvimento de Algoritmos para a Codificação de Vídeos Omnidirecionais Através do Padrão HEVC; 2018; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Iago Coelho Storch

Desenvolvimento de um Controlador de Complexidade em Software para o Codificador do Padrão 3D-HEVC; 2017; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Mateus Terribele Leme

Projeto de hardware dedicado para predição Intraquadro de mapas de profundidade segundo o padrão 3D-HEVC; 2017; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Paulo Henrik Gonçalves

Desenvolvimento de Algoritmos Inovador no Sensoriamento da Detecção de Oclusão do Escoamento de Líquidos em Bombas de Infusão; 2017; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Guilherme Povala

edução de Acesso à Memória Externa na Codificação de Vídeos UHD Utilizando Compressão de Quadros de Referência; 2016; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Mário Roberto de Freitas Saldanha

Otimização de Algoritmos e Desenvolvimento de Arquiteturas de Hardware Dedicadas para a Predição Intra-Quadro do Padrão HEVC; 2016; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Vinicius Furlan

Exploração de aprendizado de máquina aplicado na codificação de vídeos; 2016; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Giovanni Avila

Redução de Complexidade em Codificadores de Vídeo 3D-HEVC; 2016; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Luan Audibert

Desenvolvimento de Algoritmos Otimizados e Hardware Dedicado para a Predição Inter-Quadros do Padrão HEVC; 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Henrique do Amarilho Maich

Investigação e Desenvolvimento de Arquiteturas e de Algoritmos para a Compressão de Vídeos Digitais de Acordo com o Padrão Emergente HEVC ? High Efficiency Video Coding; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Ândrio Ferreira de Araújo Campos

Investigação das ferramentas de codificação do padrão HEVC; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Ruhan Ávila Conceição

Otimização e desenvolvimento arquitetural para os filtros do padrão HEVC; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Cássio Rodrigo Cristani

Estimação de movimento em vídeos de resolução ultra alta; 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Cássio Cristani

Investigação algoritmica para a estimação de movimento na codificação de vídeos digitais; 2012; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Financiadora de Estudos e Projetos; Orientador: Luciano Volcan Agostini;

MARCEL MOSCARELLI CORRÊA

Desenvolvimento Arquitetural para a ME em Vídeos de Alta Definição com Suporte a Precisão de ¼ de Pixel; 2012; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Victor Renan Covalski Junes

Investigação Algorítmica sobre a Estimação de Movimento no Padrão HEVC; 2012; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Guilherme Povala

Investigação e Desenvolvimento de Arquiteturas e de Algoritmos para a Compressão de Vídeos Digitais de Acordo com o Padrão Emergente HEVC ? High Efficiency Video Coding; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Mateus Thurow Schoenknecht

Investigação sobre Interfaces de Entrada e Saída do Terminal de Acesso do SBTVD; 2011; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Financiadora de Estudos e Projetos; Orientador: Luciano Volcan Agostini;

MARCEL MOSCARELLI CORRÊA

Investigação sobre Interfaces de Entrada e Saída do Terminal de Acesso do SBTVD; 2010; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Pargles Wenz Dall Oglio

Arquiteturas para a Predição Entre Camadas do Compressor H; 264/AVC Escalável; 2010; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Daniel Munari Vilchez Palomino

Desenvolvimento de soluções arquiteturais para a integração dos módulos do set-top Box do SBTVD com o decodificador H; 264/AVC, focado na hierarquia de memória; 2010; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fudação de Empreendimentos Científicos e Tecnológicos; Orientador: Luciano Volcan Agostini;

Felipe Martin Sampaio

Desenvolvimento e Prototipação de Arquiteturas para a Compressão de Vídeo Escalável com Foco nas Próximas Gerações do Sistema Brasileiro de TV Digital; 2010; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Gabriel Leitão Cardozo

Desenvolvimento de Algoritmos Rápidos de Alta Qualidade com Estratégia Multi-Ponto; 2010; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Robson Sejanes Soares Dornelles

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo Escalável para TV Digital - Parte I: Arquiteturas para as Transformadas Diretas e Inversas; 2009; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Gustavo Freitas Sanchez

Investigação de algoritmos para estimação de movimento na codificação de vídeos digitais; 2009; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Financiadora de Estudos e Projetos; Orientador: Luciano Volcan Agostini;

Felipe Martin Sampaio

Prototipação de Arquiteturas para Compressão de Vídeos em Placas com FPGAs Altera; 2008; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Daniel Munari Palomino

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo Escalável para TV Digital: Arquiteturas para Predição Intra Camadas; 2008; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Diego Vrague Noble

Desenvolvimento de Arquitetura para Loop de Transformadas e Quantização Dedicadas à Predição Intra do Codificador H; 264/AVC; 2008; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Financiadora de Estudos e Projetos; Orientador: Luciano Volcan Agostini;

Gabriel Sica Siedler

Validação de Arquiteturas Desenvolvidas para o Codificador do padrão H; 264/AVC; 2008; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Financiadora de Estudos e Projetos; Orientador: Luciano Volcan Agostini;

Guilherme Ribeiro Corrêa

Desenvolvimento de Arquitetura para as Transformadas do Perfil High do Padrão H; 264/AVC; 2007; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Carolina Marques Fonseca

Prototipação de Arquiteturas para Compressão de Vídeos em Placas com FPGAs Xilinx; 2007; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Felipe Martin Sampaio

Prototipação de Arquiteturas para Compressão de Vídeos em Placas com FPGAs Altera; 2007; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Leandro Zanetti Paiva da Rosa

Projeto de Arquiteturas para Compressão de Imagens JPEG Utilizando Metodologias de Reuso de Blocos de Hardware; 2006; 0 f; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Luciano Volcan Agostini;

Rafael de Lima Petry

Investigação Algoritmica sobre a Estimação de Movimento; 2006; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Leandro Zanetti Paiva da Rosa

Investigação Algoritmica sobre a Estimação de Movimento; 2006; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Thaísa Leal da Silva

Estudo e Desenvolvimento de uma Interface BVCI; 2005; 0 f; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Marcelo Schiavon Porto

Estudo e Desenvolvimento de uma Interface OCP; 2005; 0 f; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

André Marcelo Coelho da Silva

Desenvolvimento de Blocos Arquiteturais para a Compressão de Vídeo Segundo o Padrão H; 264; 2005; 0 f; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

João Alberto Vortman

Desenvolvimento Arquitetural para a Codificação CAVLC do Padrão H; 264/AVC; 2005; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

FABIANE KONRAD REDIESS

Investigação Algoritmica sobre a Estimação de Movimento; 2005; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Guilherme Paim

Arquitetura de Hardware Multipadrão para o Interpolador dos Padrões de Codificação de Vídeo H; 264 e HEVC; 2015; Orientação de outra natureza; (Engenharia Eletrônica) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

MARCEL MOSCARELLI CORRÊA

Estimação de movimento em vídeos 3D no padrão HEVC; 2013; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Paulo Eugenio Ferreira Fernandes

PET Computação UFPel - SBTVD: Processamento Paralelo e Distribuído; 2012; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Dieison Soares Silveira

PET Computação UFPel - SBTVD: Sistemas Digitais; 2010; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Israel Silva Barbará

PET Computação UFPel - SBTVD: Sistemas Inteligentes; 2010; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Daniel Santin Debastiani

PET Computação UFPel - SBTVD: Software Embarcado; 2010; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Ruhan Avila da Conceição

PET Computação UFPel - SBTVD: Sistemas Embarcados; 2010; Orientação de outra natureza; (Engenharia de Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

José Cláudio de Souza Jr

; PET Computação UFPel - SBTVD: Sistemas Embarcados; 2010; Orientação de outra natureza; (Engenharia de Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Gabriel Sica Siedler

PET Computação UFPel - SBTVD: Sistemas Inteligentes; 2010; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Gustavo Wrege Gonçalves

PET Computação UFPel - SBTVD: Sistemas Digitais; 2010; Orientação de outra natureza; (Engenharia de Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Andrws Aires Vieira

PET Computação UFPel - SBTVD: Sistemas Embarcados; 2010; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Vitor Alano de Ataides

PET Computação UFPel - SBTVD: Processamento Paralelo e Distribuído; 2009; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Pamela Polnow Gnutzmann

PET Computação UFPel - SBTVD: Processamento Paralelo e Distribuído; 2009; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Davi Decker Reinke

PET Computação UFPel; 2009; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Vinicius Neves Possani

PET Computação UFPel - SBTVD: Sistemas Digitais; 2009; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas, Fundo Nacional de Desenvolvimento da Educação; Orientador: Luciano Volcan Agostini;

Carolina Marques Fonseca

Gerência e Administração do Laboratório do Grupo de Arquiteturas e Circuitos Integrados; 2008; Orientação de outra natureza; (Técnico em Eletrônica) - Instituto Federal Sul-Rio-Grandense; Orientador: Luciano Volcan Agostini;

Mateus Grellert da Silva

Monitoria das Disciplinas da Área de Hardware do Curso de Ciência da Computação - UFPel; 2008; Orientação de outra natureza; (Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Luciano Volcan Agostini;

Roger Endrigo Carvalho Porto

Desenvolvimento de Arquiteturas para a Compressão de Imagens e Vídeos; 2005; 0 f; Orientação de outra natureza - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luciano Volcan Agostini;

Seção coletada automaticamente pelo Escavador

Foi orientado por

Sergio Bampi

Projeto de Arquiteturas Integradas para Compressão de Imagens JPEG; 2002; 0 f; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul,; Orientador: Sergio Bampi;

Sergio Bampi

Desenvolvimento de Arquiteturas de Alto Desempenho dedicadas à compressão de vídeo segundo o Padrão H; 264/AVC; 2007; Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Sergio Bampi;

Ivan Saraiva Silva

Desenvolvimento de Arquiteturas de Alto Desempenho Dedicadas à Compressão de Vídeo Segundo o Padrão H; 264/AVC; 2007; Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul,; Coorientador: Ivan Saraiva Silva;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • SALDANHA, M. ; SANCHEZ, G. ; MARCON, CESAR ; AGOSTINI, L. V. . Fast 3D-HEVC Depth Map Encoding Using Machine Learning. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY , v. 99, p. 1-10, 2019.

  • SANCHEZ, G. ; SALDANHA, M. ; AGOSTINI, L. V. ; MARCON, CESAR . Analysis of parallel encoding using tiles in 3D High Efficiency Video Coding. Signal Image and Video Processing , v. 99, p. 1-10, 2019.

  • DOMANSKI, R. A. ; GOEBEL, J. ; PENNY, W. ; PORTO, MARCELO ; PALOMINO, D. M. ; ZATT, Bruno ; AGOSTINI, L. V. . High-Throughput Multifilter Interpolation Architecture for AV1 Motion Compensation. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS , v. 66, p. 883-887, 2019.

  • PENNY, WAGNER ; GOEBEL, JONES ; PAIM, GUILHERME ; PORTO, Marcelo ; Agostini, Luciano ; ZATT, Bruno . High-throughput and power-efficient hardware design for a multiple video coding standard sample interpolator. Journal of Real-Time Image Processing , v. 16, p. 175-192, 2019.

  • SILVEIRA, DIEISON ; POVALA, GUILHERME ; AMARAL, LÍVIA ; ZATT, Bruno ; Agostini, Luciano ; PORTO, Marcelo . Efficient reference frame compression scheme for video coding systems: algorithm and VLSI design. Journal of Real-Time Image Processing , v. 16, p. 391-411, 2019.

  • SEIDEL, ISMAEL ; MONTEIRO, MARCIO ; BONOTTO, BRUNO ; AGOSTINI, LUCIANO VOLCAN ; GUNTZEL, JOSE LUIS . Energy-Efficient Hadamard-Based SATD Hardware Architectures Through Calculation Reuse. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. I, REGULAR PAPERS (ONLINE) , v. 66, p. 2102-2115, 2019.

  • BUBOLZ, THIAGO LUIZ ALVES ; CONCEICAO, RUHAN A. ; GRELLERT, MATEUS ; Agostini, Luciano ; ZATT, Bruno ; CORREA, Guilherme . Quality and Energy-Aware HEVC Transrating Based on Machine Learning. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. I, REGULAR PAPERS (ONLINE) , v. 66, p. 2124-2136, 2019.

  • SALDANHA, M. ; SANCHEZ, G. ; MARCON, CESAR ; AGOSTINI, L. V. . Block-level fast coding scheme for depth maps in three-dimensional high efficiency video coding. JOURNAL OF ELECTRONIC IMAGING , v. 27, p. 1-4, 2018.

  • SANCHEZ, G. ; MARCON, CESAR ; AGOSTINI, L. V. . Exploration of depth modeling mode one lossless wedgelets storage strategies for 3D-high efficiency video coding. JOURNAL OF ELECTRONIC IMAGING , v. 27, p. 1-12, 2018.

  • SANCHEZ, G. ; AGOSTINI, L. V. ; MARCON, CÉSAR . A reduced computational effort mode-level scheme for 3D-HEVC depth maps intra-frame prediction. JOURNAL OF VISUAL COMMUNICATION AND IMAGE REPRESENTATION , v. 54, p. 193-203, 2018.

  • AFONSO, V. ; CONCEICAO, R. ; SALDANHA, M. ; BRAATZ, LUCIANO ; PERLEBERG, M. ; CORRÊA, G. ; PORTO, MARCELO ; AGOSTINI, L. V. ; ZATT, Bruno ; SUSIN, A. . Energy-Aware Motion and Disparity Estimation System for 3D-HEVC with Run-Time Adaptive Memory Hierarchy. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY , v. 99, p. 1-10, 2018.

  • SILVEIRA, DIEISON ; ZATT, Bruno ; Agostini, Luciano ; PORTO, Marcelo . Reference frame context-adaptive variable-length coder: a real-time hardware-friendly approach for lossless external memory bandwidth reduction in current video-coding systems. Journal of Real-Time Image Processing , v. 14, p. 249-265, 2018.

  • STORCH, I. ; PALOMINO, D. M. ; ZATT, Bruno ; AGOSTINI, L. V. . Speedup-Oriented History-Based Tiling Algorithm for the HEVC Standard Targeting an Efficient Parallelism Exploration. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 13, p. 1-8, 2018.

  • SANCHEZ, GUSTAVO ; SILVEIRA, J. ; AGOSTINI, L. V. ; MARCON, CESAR . Performance Analysis of Depth Intra Coding in 3D-HEVC. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY , v. 1, p. 1-1, 2018.

  • PERLEBERG, M. ; AFONSO, V. ; CONCEICAO, R. ; SUSIN, A. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, MARCELO . Energy and Rate-Aware Design for HEVC Motion Estimation Based on Pareto Efficiency. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 13, p. 1-12, 2018.

  • SANCHEZ, G. ; AGOSTINI, L. V. ; SOUSA, L. ; MARCON, CESAR . Parallelism exploration for 3D high-efficiency video coding depth modeling mode one. Journal of Real-Time Image Processing , v. 99, p. 1-11, 2018.

  • AFONSO, V. ; CONCEICAO, R. ; PERLEBERG, M. ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, L. V. ; SUSIN, A. . Fast an Low-Power Hardware Design for HEVC Fractional Motion Estimation. IEEE COMSOC MMTC Communications - Frontiers , v. 12, p. 6-11, 2017.

  • SANCHEZ, GUSTAVO ; MARCON, CÉSAR ; Agostini, Luciano . Real-time scalable hardware architecture for 3D-HEVC bipartition modes. Journal of Real-Time Image Processing , v. 13, p. 71-83, 2017.

  • SALDANHA, MÁRIO ; SANCHEZ, GUSTAVO ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . Energy-aware scheme for the 3D-HEVC depth maps prediction. Journal of Real-Time Image Processing , v. 13, p. 55-69, 2017.

  • SANCHEZ, GUSTAVO ; JORDANI, L. ; MARCON, CESAR ; AGOSTINI, L. V. . DFPS: a fast pattern selector for depth modeling mode 1 in three-dimensional high-efficiency video coding standard. Journal of Electronic Imaging (Print) , v. 25, p. 063011, 2016.

  • AFONSO, V. ; MAICH, H. ; AUDIBERT, L. ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, L. V. ; SUSIN, A. . Hardware Implementation for the HEVC Fractional Motion Estimation Targeting Real-Time and Low-Energy. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 11, p. 106-120, 2016.

  • DA SILVA, THAÍSA LEAL ; AGOSTINI, LUCIANO VOLCAN ; DA SILVA CRUZ, LUIS ALBERTO . Fast intra prediction algorithm based on texture analysis for 3D-HEVC encoders. Journal of Real-Time Image Processing , v. 12, p. 357-368, 2016.

  • CORREA, Guilherme ; ASSUNCAO, PEDRO A. ; AGOSTINI, LUCIANO VOLCAN ; DA SILVA CRUZ, LUIS A. . Pareto-Based Method for High Efficiency Video Coding With Limited Encoding Time. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY , v. 26, p. 1734-1745, 2016.

  • CORREA, Guilherme ; ASSUNCAO, PEDRO ; Agostini, Luciano ; DA SILVA CRUZ, LUIS A. . Complexity scalability for real-time HEVC encoders. Journal of Real-Time Image Processing , v. 12, p. 107-122, 2016.

  • CORREA, GUILHERME ; ASSUNCAO, PEDRO ; Agostini, Luciano ; DA SILVA CRUZ, LUIS A. . Fast coding tree structure decision for HEVC based on classification trees. ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING , v. 87, p. 129-139, 2016.

  • SANCHEZ, GUSTAVO ; SALDANHA, M. ; BALOTA, GABRIEL ; Zatt, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO V. . DMMFast: a complexity reduction scheme for three-dimensional high-efficiency video coding intraframe depth map coding. Journal of Electronic Imaging (Print) , v. 24, p. 023011, 2015.

  • CANCELLIER, L. H. ; BRASCHER, A. B. ; SEIDEL, I. ; GÜNTZEL, J. L. A. ; AGOSTINI, L. V. . Exploring Optimized Hadamard Methods to Design Energy-Efficient SATD Processors. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 10, p. 113-122, 2015.

  • CORREA, Guilherme ; ASSUNCAO, PEDRO A. ; AGOSTINI, LUCIANO VOLCAN ; DA SILVA CRUZ, LUIS A. . Fast HEVC Encoding Decisions Using Data Mining. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY , v. 25, p. 660-673, 2015.

  • SANCHEZ, GUSTAVO ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . Hardware-friendly HEVC motion estimation: new algorithms and efficient VLSI designs targeting high definition videos. ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING (DORDRECHT. ONLINE) , v. 82, p. 135-146, 2015.

  • SILVA, Thaisa Leal da ; AGOSTINI, L. V. ; CRUZ, LUIS A. DA SILVA . Inter-view prediction of intra mode decision forhigh-efficiency video coding-based multiviewvideo coding. Journal of Electronic Imaging (Print) , v. 23, p. 033008, 2014.

  • CONCEICAO, R. ; SOUZA JR., J. C. ; JESKE, R. G. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . Low-Cost and High-Throughput Hardware Design for the HEVC 16x16 2-D DCT Transform. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 9, p. 25-35, 2014.

  • DA SILVA, THAÍSA LEAL ; AGOSTINI, LUCIANO VOLCAN ; DA SILVA CRUZ, LUIS ALBERTO . HEVC intra prediction acceleration based on texture direction and prediction unit modes reuse. APSIPA Transactions on Signal and Information Processing , v. 3, p. e13, 2014.

  • ZATT, Bruno ; LIMA, L. M. ; AZEVEDO, Arnaldo ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . A reduced memory bandwidth and high throughput HDTV motion compensation decoder for H.264/AVC High 4:2:2 profile. Journal of Real-Time Image Processing (Print) , v. 8, p. 127-140, 2013.

  • AGOSTINI, L. V. ; PORTO, Marcelo Schiavon ; CRISTANI, C. R. ; OGLIO, P. D. ; SILVA, M. G. ; MATOS, J. C. B. ; BAMPI, Sergio . Iterative random search: a new local minima resistant algorithm for motion estimation in high-definition videos. Multimedia Tools and Applications , v. 63, p. 107-127, 2013.

  • GONCALVES, J. L. ; TROJAN, T. ; MARQUES, F. ; MATOS, J. C. B. ; AGOSTINI, L. V. ; ROSA JR, L. S. . Implementation and Performance Evaluation of a Media Decoder with Hardware Acceleration Support Targeting High Definition Streams in the SBTVD Ginga Middleware. J INTERNET TECHNOL , v. 14, p. 273-280, 2013.

  • TROJAN, T. ; GONCALVES, J. L. ; MATOS, J. C. B. ; AGOSTINI, L. V. ; ROSA JR, L. S. . Evaluating two implementations of the component responsible for decoding video and audio in the Brazilian digital TV middleware. Multimedia Tools and Applications , v. 57, p. 373-392, 2012.

  • POSSANI, V. N. ; Souza, R. S. ; Domingues, J. S. ; AGOSTINI, L. V. ; MARQUES, F. ; ROSA JR, L. S. . Optimizing transistor networks using a graph-based technique. Analog Integrated Circuits and Signal Processing , v. 73, p. 841-850, 2012.

  • PORTO, Marcelo Schiavon ; ALTERMANN, J. ; COSTA, Eduardo ; AGOSTINI, L. V. ; BAMPI, Sergio . Power efficient SDS motion estimation architecture using dynamic iteration control and hierarchical adder compressors for real time HDTV video coding. Analog Integrated Circuits and Signal Processing , v. 73, p. 919-930, 2012.

  • CORRÊA, Guilherme Ribeiro ; PALOMINO, Daniel ; DINIZ, Cláudio Machdo ; BAMPI, Sergio ; AGOSTINI, L. V. . Low-Complexity Hierarchical Mode Decision Algorithms Targeting VLSI Architecture Design for the H.264/AVC Video Encoder. VLSI Design , v. 2012, p. 1-20, 2012.

  • CORRÊA, Guilherme Ribeiro ; AGOSTINI, L. V. ; CRUZ, Luís Alberto . Sample-Level Filtering Order for High-Throughput and Memory-Aware H.264 Deblocking Filter. ISRN Signal Processing , v. 2012, p. 1-6, 2012.

  • PORTO, Marcelo Schiavon ; BAMPI, Sergio ; SANCHEZ, G. ; NOBLE, Diego ; AGOSTINI, L. V. . New Motion Estimation Algorithms and its VLSI Architectures for Real Time High Definition Video Coding. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 7, p. 37-46, 2012.

  • LOPES, A. S. B. ; SILVA, Ivan Saraiva ; AGOSTINI, L. V. . A Memory Hierarchy Model Based on Data Reuse for Full-Search Motion Estimation on High-Definition Digital Videos. International Journal of Reconfigurable Computing (Print) , v. 2012, p. 1-10, 2012.

  • SANCHEZ, G. ; CORREA, M. M. ; NOBLE, Diego ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, L. V. . Hardware design focusing in the tradeoff cost versus quality for the H.264/AVC fractional motion estimation targeting high definition videos. Analog Integrated Circuits and Signal Processing , v. 73, p. 931-944, 2012.

  • CORRÊA, Guilherme Ribeiro ; ASSUNCAO, P. A. ; CRUZ, Luís Alberto ; AGOSTINI, L. V. . Performance and Computational Complexity Assessment of High-Efficiency Video Encoders. IEEE Transactions on Circuits and Systems for Video Technology (Print) , v. 22, p. 1899-1909, 2012.

  • PALOMINO, D. M. ; CORRÊA, G. ; DINIZ, C. ; AGOSTINI, L. V. ; BAMPI, Sérgio ; SUSIN, A. . Algorithm and Hardware Design of a Fast Intra Frame Mode Decision Module for H.264/AVC Encoders. International Journal of Reconfigurable Computing (Print) , v. 2012, p. 1-10, 2012.

  • SANCHEZ, G. ; SAMPAIO, Felipe Martin ; PORTO, Marcelo ; BAMPI, Sérgio ; AGOSTINI, L. V. . DMPDS: A Fast Motion Estimation Algorithm Targeting High Resolution Videos and Its FPGA Implementation. International Journal of Reconfigurable Computing (Print) , v. 2012, p. 1-12, 2012.

  • SILVA, M. G. ; SAMPAIO, Felipe ; AGOSTINI, L. V. ; MATTOS, JÚLIO . MSBSD: Um Algoritmo para Decisão Rápida na Inter-Predição em Codificadores HEVC. Revista Eletrônica de Iniciação Científica , v. 12, p. 30811, 2012.

  • MONTEIRO, Jucemar Luis ; AGOSTINI, L. V. ; GÜNTZEL, J. L. ; GÜNTZEL, J. L. A. . Uma Arquitetura Rápida de Somador Binário de Alta Eficiência Energética. Revista Eletrônica de Iniciação Científica , v. 12, p. 1-11, 2012.

  • CORREA, M. M. ; SCHOENKNECHT, M. T. ; DORNELLES, Robson ; AGOSTINI, L. V. . A High-Throughput Hardware Architecture for the H.264/AVC Half-Pixel Motion Estimation Targeting High-Definition Videos. International Journal of Reconfigurable Computing (Print) , v. 2011, p. 1-9, 2011.

  • PORTO, Marcelo Schiavon ; NOBLE, Diego ; BAMPI, Sergio ; AGOSTINI, L. V. . Two fast multi-point search algorithms for high quality motion estimation in high resolution videos. International Journal of Information Technology, Communications and Convergence , v. 1, p. 410, 2011.

  • TROJAN, T. ; GONCALVES, J. L. ; MATOS, J. C. B. ; AGOSTINI, L. V. ; ROSA JR, L. S. . A comparative analysis of media processing component implementations for the Brazilian digital TV middleware. International Journal of Information Technology, Communications and Convergence , v. 1, p. 391, 2011.

  • SILVA, Thaísa Leal da ; CRUZ, Luís Alberto ; AGOSTINI, L. V. . A Novel Macroblock-Level Filtering Upsampling Architecture for H.264/AVC Scalable Extension. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 6, p. 43-49, 2011.

  • Cristani, C. ; DALL'OGLIO, Pargles ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . Galaxy Random Search: Algoritmo e Arquitetura para Estimação de Movimento em Vídeos de Alta Definição. Revista Eletrônica de Iniciação Científica , v. 11, p. 23780, 2011.

  • CORREA, GUILHERME ; ASSUNCAO, PEDRO ; Agostini, Luciano ; DA SILVA CRUZ, LUIS . Complexity control of high efficiency video encoders for power-constrained devices. IEEE Transactions on Consumer Electronics , v. 57, p. 1866-1874, 2011.

  • SAMPAIO, Felipe ; PALOMINO, Daniel ; DORNELLES, Robson ; AGOSTINI, L. V. . High Throughput and Low Cost Architecture for the Forward Quantization of the H.264/AVC Video Compression Standard. CLEI Electronic Journal , v. 13, p. 5, 2010.

  • TROJAN, T. ; MATOS, J. C. B. ; AGOSTINI, L. V. ; GONCALVES, J. L. ; ROSA JR, L. S. . A Comparative Analysis of Media Processing Component Implementations for the Brazilian Digital TV Middleware. Revista Ciência e Tecnologia , v. 12, p. 1-9, 2009.

  • AGOSTINI, L. V. ; PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; SILVA, Thaísa Leal da ; ROSA, Leandro Zanetti Paiva da ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Forward and Inverse 2-D DCT architectures targeting HDTV for H.264/AVC video compression standard. Latin American Applied Research , v. 37, p. 11-16, 2007.

  • AGOSTINI, L. V. ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Multiplierless and fully pipelined JPEG compression soft IP targeting FPGAs. Microprocessors and Microsystems , v. 31, p. 487-497, 2007.

  • ROSA, Leandro Zanetti Paiva da ; PORTO, Marcelo Schiavon ; REDIESS, Fabiane Konrad ; PETRY, Rafael ; SUSIN, Altamiro ; BAMPI, Sergio ; AGOSTINI, L. V. . Avaliação Algorítmica para a Estimação de Movimento na Compressão de Vídeos Digitais. Hífen (PUCRS. Impresso) , v. 31, p. 57-63, 2007.

  • AGOSTINI, LUCIANO V. ; AZEVEDO FILHO, ARNALDO P. ; STAEHLER, WAGSTON T. ; ROSA, VAGNER S. ; ZATT, Bruno ; PINTO, ANA CRISTINA M. ; PORTO, ROGER ENDRIGO ; Bampi, Sergio ; SUSIN, ALTAMIRO A. . Design and FPGA prototyping of a H.264/AVC main profile decoder for HDTV. JOURNAL OF THE BRAZILIAN COMPUTER SOCIETY (ONLINE) , v. 13, p. 25-36, 2007.

  • VORTMAN, João Alberto ; SILVA, Thaísa Leal da ; REDIESS, Fabiane Konrad ; GÜNTZEL, José Luis ; BAMPI, Sergio ; AGOSTINI, L. V. . Codificador de Entropia Segundo o Perfil Baseline do padrão H.264/AVC de Compressão de Vídeo. Hífen (PUCRS. Impresso) , Uruguaiana, v. 30, p. 49-56, 2006.

  • REDIESS, Fabiane Konrad ; SILVA, Andre Marcelo Coelho da ; VORTMAN, João Alberto ; GÜNTZEL, José Luis ; BAMPI, Sergio ; AGOSTINI, L. V. . Projeto de Hardware para a Compensação de Movimento do Padrão H.264/AVC de Compressão de Vídeo. Hífen (PUCRS. Impresso) , Uruguaiana, v. 30, p. 57-64, 2006.

  • PORTO, Marcelo Schiavon ; ROSA, Leandro Zanetti Paiva da ; SILVA, Thaisa Leal da ; PORTO, Roger Endrigo Carvalho ; SILVA, Ivan Saraiva ; BAMPI, Sergio ; GÜNTZEL, José Luis ; AGOSTINI, L. V. . Arquiteturas de Cálculo da FDCT 2-D e da IDCT 2-D para Codecs HDTV no Padrão H.264/AVC. Hífen (PUCRS. Impresso) , Uruguaiana - RS, v. 29, n.55/56, p. 129-138, 2005.

  • SILVA, Thaisa Leal da ; PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; ROSA, Leandro Zanetti Paiva da ; SILVA, Ivan Saraiva ; BAMPI, Sergio ; GÜNTZEL, José Luis ; AGOSTINI, L. V. . Comparison between OCP, PVCI and BVCI Hardware Reuse Interfaces Designed in VHDL and Mapped to FPGAs. Hífen (PUCRS. Impresso) , Uruguaiana - RS, v. 29, n.55/56, p. 119-128, 2005.

  • UNGETHUEM, Natan Bueno ; ARAÚJO, Jair Jonko ; AGOSTINI, L. V. . DomoWork: Ambiente para Projeto de Sistemas de Automação Predial\Residencial Orientado a Objetos. Hífen (PUCRS. Impresso) , Uruguaiana - RS, v. 28, n.54, p. 59-64, 2004.

  • AGOSTINI, L. V. ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Parallel color space converters for JPEG image compression. Microelectronics and Reliability , Inglaterra, v. 44, n.4, p. 697-703, 2004.

  • AGOSTINI, L. V. ; PORTO, Roger Endrigo Carvalho . Exploração do Espaço de Projeto da DCT 2-D de um Compressor de Imagens JPEG. Hífen (PUCRS. Impresso) , Uruguaiana, v. 27, n.52, p. 171-176, 2003.

  • CORREA, Guilherme ; ASSUNCAO, PEDRO ; Agostini, Luciano ; CRUZ, LUIS A. DA SILVA . Complexity-Aware High Efficiency Video Coding. 1. ed. Berlin: Springer International Publishing, 2016. v. 1. 225p .

  • AGOSTINI, L. V. ; ZEFERINO, C. (Org.) ; BOEMO, E. (Org.) ; GLESNER, M. (Org.) . SPL 2012 - VIII Southern Programmable Logic Conference. Piscataway: IEEE, 2012. v. 1. 254p .

  • REIS, Ricardo (Org.) ; CARDENAS, C. S. (Org.) ; AGOSTINI, L. V. (Org.) . XVI Workshop Iberchip. Porto Alegre: UFRGS, 2010. v. 1.

  • BRISOLARA, Lisane (Org.) ; AGOSTINI, L. V. (Org.) ; Tavares, R. (Org.) . XXIV South Symposium on Microelectronics. Pelotas: UFPel, 2009. v. 1. 282p .

  • AGOSTINI, L. V. ; CAPPELATTI, Ewerton Artur (Org.) . XVIII South Simposium on Microelectronics. 1. ed. Novo Hamburgo: Editora da FEEVALE, 2003. v. 1. 243p .

  • SILVEIRA, DIEISON ; POVALA, GUILHEME ; AMARAL, L. ; ZATT, Bruno ; AGOSTINI, LUCIANO V. ; PORTO, MARCELO . Arquitetura de Hardware para um Compressor de Quadros de Referência em Codificadores de Vídeos Digitais. In: Universidade Federal de Pelotas. (Org.). Trabalhos Premiados - 2014: CIC 2014 - XXIII Congresso de Iniciação Científica da UFPel e ENPOS 2014 - XVI Encontro de Pós-Graduação da UFPel. 1ed.Pelotas: Editora UFPel, 2016, v. , p. 129-145.

  • DE SOUZA, J. CLAUDIO ; CONCEICAO, R. ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO V. . Arquiteturas de Hardware Dedicadas para as Transformadas Discretas dos Cossenos do Padrão HEVC. In: Universidade Federal de Pelotas. (Org.). Trabalhos Premiados - 2013: CIC 2013 - XXII Congresso de Iniciação Científica da UFPel e ENPOS 2013 - XV Encontro de Pós-Graduação da UFPel. 1ed.Pelotas: Editora UFPel, 2015, v. , p. 167-180.

  • CORREA, Guilherme ; ASSUNCAO, PEDRO ; Agostini, Luciano ; DA SILVA CRUZ, LUIS A. . Computational Resource Management for Video Coding in Mobile Environments. In: Constandinos X. Mavromoustakis; Evangelos Pallis; George Mastorakis. (Org.). Modeling and Optimization in Science and Technologies. 1ed.Berlin: Springer International Publishing, 2014, v. 3, p. 515-549.

  • PALOMINO, Daniel ; SAMPAIO, Felipe ; CORREA, M. ; AGOSTINI, L. V. . Investigação e Desenvolvimento de Hardware para as Transformadas do Padrão H.264/AVC de Compressão de Vídeo. In: Mattos, Júlio C. B.; Rosa Jr, Leomar S.; Pilla, Maurício L.. (Org.). Desafios e Avanços em Computação: Inovações e Tecnologia. 1ed.Pelotas: Editora e Gráfica Universitária - PREC - UFPel, 2009, v. 2, p. 115-140.

  • PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; DORNELLES, Robson ; BAMPI, Sergio ; AGOSTINI, L. V. . Investigação e Desenvolvimento de Algoritmos e Arquiteturas para a Estimação de Movimento em Vídeos Digitais. In: Mattos, Júlio C. B.; Rosa Jr, Leomar S.; Pilla, Maurício L.. (Org.). Desafios e Avanços em Computação: Inovações e Tecnologia. 1ed.Pelotas: Editora e Gráfica Universitária - PREC - UFPel, 2009, v. 2, p. 51-113.

  • CORREA, MARCEL ; WASKOW, BIANCA ; GOEBEL, JONES ; PALOMINO, Daniel ; CORREA, Guilherme ; Agostini, Luciano . A High Throughput Hardware Architecture Targeting the AV1 Paeth Intra Predictor. In: 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS). Piscataway: IEEE, 2019. p. 93-97.

  • LEME, MATEUS ; BRAATZ, LUCIANO ; PALOMINO, Daniel ; Agostini, Luciano ; PORTO, Marcelo . Low-Power and High-Throughput Approximate 4×4 DCT Hardware Architecture. In: 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS). Piscataway: IEEE, 2019. p. 245-249.

  • PORTO, ROGER ; Agostini, Luciano ; ZATT, Bruno ; ROMA, NUNO ; PORTO, Marcelo . Power-Efficient Approximate SAD Architecture with LOA Imprecise Adders. In: 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS). Piscataway: IEEE, 2019. p. 65-69.

  • FERREIRA, F. N. ; JOAO, L. R. ; LOPES, J. L. ; YAMIN, Adenauer ; AGOSTINI, L. V. . Intravenous Electromedical Equipment: A Proposal to Improve Accuracy in Generating Alerts. In: Conferência Latino-americana de Informática. Simpósio latino-americano em Infraestrutura, Hardware e Software., 2019, São Paulo. Simpósio latino-americano em Infraestrutura, Hardware e Software. São Paulo: Makenzie, 2018. p. 1-10.

  • FERREIRA, FABRÍCIO ; YAMIN, Adenauer ; PERNAS, ANA ; Agostini, Luciano ; DE SOUZA, ALEXANDRE ; BARBOSA, JORGE . IPBN. In: the 34th ACM/SIGAPP Symposium, 2019, Limassol. Proceedings of the 34th ACM/SIGAPP Symposium on Applied Computing - SAC '19, 2019. p. 775-6.

  • CORREA, MARCEL ; WASKOW, BIANCA ; ZATT, Bruno ; PALOMINO, Daniel ; CORREA, Guilherme ; Agostini, Luciano . High Throughput Hardware Design for AV1 Paeth and Smooth Intra Modes. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2019. p. 1-5.

  • SALDANHA, MARIO ; SANCHEZ, GUSTAVO ; ZATT, Bruno ; MARCON, CESAR ; Agostini, Luciano . TITAN: Tile Timing-Aware Balancing Algorithm for Speeding Up the 3D-HEVC Intra Coding. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2019. p. 1-5.

  • MARTINS, ANDERSON ; PENNY, WAGNER ; WEBER, MATHEUS ; Agostini, Luciano ; PORTO, Marcelo ; PALOMINO, Daniel ; MATTOS, JULIO ; ZATT, Bruno . Configurable Cache Memory Architecture for Low-Energy Motion Estimation. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2018. p. 1-5.

  • BRAATZ, LUCIANO ; ZATT, Bruno ; PALOMINO, Daniel ; Agostini, Luciano ; PORTO, Marcelo . High-Throughput and Low-Power Integrated Direct/Inverse HEVC Quantization Hardware Design. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2018. p. 1-5.

  • SANCHEZ, GUSTAVO ; Agostini, Luciano ; MARCON, CESAR . High Efficient Architecture for 3D-HEVC DMM-1 Decoder Targeting 1080p Videos. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2018. p. 1-5.

  • AFONSO, VLADIMIR ; SUSIN, Altamiro ; PERLEBERG, MURILO ; CONCEICAO, RUHAN ; CORREA, Guilherme ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo . Hardware-Friendly Unidirectional Disparity-Search Algorithm for 3D-HEVC. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2018. p. 1-5.

  • SEIDEL, ISMAEL ; RODRIGUES FILHO, VANIO ; Agostini, Luciano ; GUNTZEL, JOSE LUIS . Coding- and Energy-Efficient FME Hardware Design. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2018. p. 1-5.

  • BUBOLZ, THIAGO ; CONCEICAO, RUHAN ; GRELLERT, MATEUS ; ZATT, Bruno ; Agostini, Luciano ; CORREA, Guilherme . Fast and energy-efficient HEVC transrating based on frame partitioning inheritance. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS). Piscataway: IEEE, 2018. p. 1-4.

  • PERLEBERG, MURILO R. ; GOEBEL, JONES W. ; MELO, MATEUS S. ; AFONSO, VLADIMIR ; AGOSTINI, LUCIANO V. ; ZATT, Bruno ; PORTO, Marcelo . ASIC power-estimation accuracy evaluation: A case study using video-coding architectures. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS). Piscataway: IEEE, 2018. p. 1-4.

  • SALDANHA, MARIO ; SANCHEZ, GUSTAVO ; MARCON, CESAR ; Agostini, Luciano . Fast 3D-Hevc Depth Maps Intra-Frame Prediction Using Data Mining. In: ICASSP 2018 2018 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), 2018, Calgary. 2018 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP). Piscataway: IEEE, 2018. p. 1738-1742.

  • GONCALVES, PAULO ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano ; CORREA, Guilherme . Octagonal-Axis Raster Pattern for Improved Test Zone Search Motion Estimation. In: ICASSP 2018 2018 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), 2018, Calgary. 2018 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP). Piscataway: IEEE, 2018. p. 1763-1767.

  • UCKER, MARIANA ; AFONSO, VLADIMIR ; AUDIBERT, LUAN ; SUSIN, Altamiro ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . Low-Power and High-Throughput Architecture for 3D-HEVC Depth Modeling Mode 4. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI). Piscataway: IEEE, 2018. p. 1-6.

  • PERLEBERG, MURILO ; AFONSO, VLADISMIR ; CONCEICAO, RUHAN ; SUSIN, Altamiro ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo . A Power-Efficient and High-Throughput Hardware Design for 3D-HEVC Disparity Estimation. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI). Piscataway: IEEE, 2018. p. 1-6.

  • BRAATZ, LUCIANO ; PALOMINO, Daniel ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo . Low-Power HEVC 1-D IDCT Hardware Architecture. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI). Piscataway: IEEE, 2018. p. 1-6.

  • GOEBEL, JONES ; AGOSTINI, LUCAS ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo . High Throughput Multiplierless Architecture for VP9 Fractional Motion Estimation. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI). Piscataway: IEEE, 2018. p. 1-6.

  • SANCHEZ, GUSTAVO ; Agostini, Luciano ; SOUSA, LEONEL ; MARCON, CESAR . 3D-HEVC DMM-1 Parallelism Exploration Targeting Multicore Systems. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI). Piscataway: IEEE, 2018. p. 1-6.

  • SANCHEZ, GUSTAVO ; SALDANHA, MARIO ; Agostini, Luciano ; MARCON, CESAR . Hardware-Oriented Wedgelet Evaluation Skip for DMM-1 in 3D-HEVC. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI). Piscataway: IEEE, 2018. p. 1-6.

  • SANCHEZ, GUSTAVO ; FERNANDES, RAMON ; Agostini, Luciano ; MARCON, CESAR . DCDM-Intra: Dynamically Configurable 3D-HEVC Depth Maps Intra-Frame Prediction Algorithm. In: 2018 25th IEEE International Conference on Image Processing (ICIP), 2018, Athens. 2018 25th IEEE International Conference on Image Processing (ICIP). Piscataway: IEEE, 2018. p. 1782-1787.

  • CONCEICAO, RUHAN ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano . LF-CAE: Context-Adaptive Encoding for Lenslet Light Fields Using HEVC. In: 2018 25th IEEE International Conference on Image Processing (ICIP), 2018, Athens. 2018 25th IEEE International Conference on Image Processing (ICIP). Piscataway: IEEE, 2018. p. 3174-3179.

  • STORCH, IAGO ; ZATT, Bruno ; Agostini, Luciano ; CORREA, Guilherme ; PALOMINO, Daniel . Memory-Aware Tiles Workload Balance through Machine-Learnt Complexity Reduction for HEVC. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS). Piscataway: IEEE, 2018. p. 521-524.

  • SANCHEZ, GUSTAVO ; FERNANDES, RAMON ; CATALDO, RODRIGO ; Agostini, Luciano ; MARCON, CESAR . Low Area Reconfigurable Architecture for 3D-HEVC DMMs Decoder Targeting 1080p Videos. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS). Piscataway: IEEE, 2018. p. 201-204.

  • FERNANDES, RAMON ; SANCHEZ, GUSTAVO ; CATALDO, RODRIGO ; Agostini, Luciano ; MARCON, CESAR . Least-Squares Approximation Surfaces for High Quality Intra-Frame Prediction in Future Video Standards. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS). Piscataway: IEEE, 2018. p. 205-208.

  • PENNY, WAGNER ; UCKER, MARIANA ; MACHADO, ITALO ; Agostini, Luciano ; PALOMINO, Daniel ; PORTO, Marcelo ; ZATT, Bruno . Power-Efficient and Memory-Aware Approximate Hardware Design for HEVC FME Interpolator. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS). Piscataway: IEEE, 2018. p. 237-240.

  • CORREA, DOUGLAS ; PALOMINO, Daniel ; Agostini, Luciano ; ZATT, Bruno . Energy evaluation of the HEVC decoding for different encoding configurations. In: 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS). Piscataway: IEEE, 2017. p. 1-4.

  • MACHADO, ITALO ; PENNY, WAGNER ; PORTO, Marcelo ; Agostini, Luciano ; ZATT, Bruno . Characterizing energy consumption in software HEVC encoders: HM vs x265. In: 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS). Piscataway: IEEE, 2017. p. 1-4.

  • SANCHEZ, GUSTAVO ; Agostini, Luciano ; MARCON, CESAR . Complexity reduction by modes reduction in RD-list for intra-frame prediction in 3D-HEVC depth maps. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2017. p. 1-4.

  • CORREA, MARCEL ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . High-throughput HEVC intrapicture prediction hardware design targeting UHD 8K videos. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2017. p. 1-4.

  • AFONSO, VLADIMIR ; SUSIN, Altamiro ; AUDIBERT, LUAN ; SALDANHA, MARIO ; CONCEICAO, RUHAN ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano . Low-power and high-throughput hardware design for the 3D-HEVC depth intra skip. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2017. p. 1-4.

  • BRAATZ, LUCIANO ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo . A multiplierless parallel HEVC quantization hardware for real-time UHD 8K video coding. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS). Piscataway: IEEE, 2017. p. 1-4.

  • SANCHEZ, GUSTAVO ; SALDANHA, MARIO ; Agostini, Luciano ; MARCON, CESAR . Depth modeling modes complexity control system for the 3D-HEVC video encoder. In: 2017 25th European Signal Processing Conference (EUSIPCO), 2017, Kos. 2017 25th European Signal Processing Conference (EUSIPCO). Piscataway: IEEE, 2017. p. 1021-1060.

  • AVILA, GIOVANNI ; CONCEICAO, RUHAN ; BUBOLZ, THIAGO ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano ; CORREA, GUILHERME . Complexity reduction of 3D-HEVC based on depth analysis for background and ROI classification. In: 2017 25th European Signal Processing Conference (EUSIPCO), 2017, Kos. 2017 25th European Signal Processing Conference (EUSIPCO). Piscataway: IEEE, 2017. p. 1031-1070.

  • SANCHEZ, GUSTAVO ; SALDANHA, MARIO ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano ; MARCON, CESAR . Edge-aware depth motion estimation A complexity reduction scheme for 3D-HEVC. In: 2017 25th European Signal Processing Conference (EUSIPCO), 2017, Kos. 2017 25th European Signal Processing Conference (EUSIPCO). Piscataway: IEEE, 2017. p. 1524-1573.

  • SANCHEZ, G. ; AGOSTINI, L. V. ; MARCON, CESAR . Low-Area Scalable Hardware Architecture for DMM-1 Encoder of 3D-HEVC Video Coding Standard. In: 2017 30th Symposium on Integrated Circuits and Systems Design (SBCCI), 2017, Fortaleza. 2017 30th Symposium on Integrated Circuits and Systems Design (SBCCI). Piscataway: IEEE, 2017. p. 1-6.

  • SANTOS, CRISTIANO ; CONCEIÇÃO, RUHAN ; Agostini, Luciano ; CORRÊA, Guilherme ; ZATT, Bruno ; PORTO, Marcelo . Rate and Complexity-Aware Coding Scheme for Fixed-Camera Videos Based on Region-of-Interest Detection. In: the 23rd Brazillian Symposium, 2017, Gramado. Proceedings of the 23rd Brazillian Symposium on Multimedia and the Web - WebMedia '17, 2017. p. 409-412.

  • GONCALVES, PAULO ; CORREA, Guilherme ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano . Multiple early-termination scheme for TZ search algorithm based on data mining and decision trees. In: 2017 IEEE 19th International Workshop on Multimedia Signal Processing (MMSP), 2017, Luton. 2017 IEEE 19th International Workshop on Multimedia Signal Processing (MMSP). Piscataway: IEEE, 2017. p. 1-6.

  • MARTINS, ANDERSON ; PENNY, WAGNER ; WEBER, MATHEUS ; PALOMINO, Daniel ; MATTOS, JULIO ; PORTO, Marcelo ; Agostini, Luciano ; ZATT, Bruno . Cache Memory Energy Efficiency Exploration for the HEVC Motion Estimation. In: 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, Curitiba. 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC). Piscataway: IEEE, 2017. p. 31-6.

  • PORTO, ROGER ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo ; ROMA, NUNO ; SOUSA, LEONEL . Energy-efficient motion estimation with approximate arithmetic. In: 2017 IEEE 19th International Workshop on Multimedia Signal Processing (MMSP), 2017, Luton. 2017 IEEE 19th International Workshop on Multimedia Signal Processing (MMSP). Piscataway: IEEE, 2017. p. 1.

  • CONCEICAO, RUHAN ; AVILA, GIOVANNI ; CORREA, Guilherme ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano . Rate-distortion-complexity analysis for prediction unit modes in 3D-HEVC depth coding. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 287-290.

  • SEIDEL, ISMAEL ; MONTEIRO, MARCIO ; GUNTZEL, JOSE LUIS ; Agostini, Luciano . Squarer exploration for energy-efficient sum of squared differences. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 327-330.

  • MAICH, HENRIQUE ; MELO, MATEUS ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo . Energy analisys of motion estimation memory transference on embedded processors. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 319-322.

  • SALDANHA, MARIO ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano ; SANCHEZ, GUSTAVO . Solutions for DMM-1 complexity reduction in 3D-HEVC based on gradient calculation. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 211-214.

  • CORREA, GUILHERME ; Agostini, Luciano ; DA SILVA CRUZ, LUIS A. . Fast H.264/AVC to HEVC transcoder based on data mining and decision trees. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montréal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS). p. 2539-2542.

  • GOEBEL, JONES ; PAIM, GUILHERME ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo . An HEVC multi-size DCT hardware with constant throughput and supporting heterogeneous CUs. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montréal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS). p. 2202-2205.

  • SEIDEL, ISMAEL ; BEIMS BRASCHER, ANDRE ; GUNTZEL, JOSE LUIS ; Agostini, Luciano . Energy-efficient SATD for beyond HEVC. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montréal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS). p. 802-805.

  • MELO, MATEUS ; SMANIOTTO, GUSTAVO ; MAICH, HENRIQUE ; Agostini, Luciano ; ZATT, Bruno ; ROSA, LEOMAR ; PORTO, Marcelo . A parallel Motion Estimation solution for heterogeneous System on Chip. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • SANCHEZ, GUSTAVO ; Agostini, Luciano ; MARCON, CESAR . Energy-aware light-weight DMM-1 patterns decoders with efficiently storage in 3D-HEVC. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • PENNY, WAGNER ; MACHADO, ITALO ; PORTO, Marcelo ; Agostini, Luciano ; ZATT, Bruno . Pareto-based energy control for the HEVC encoder. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). p. 814-819.

  • STORCH, IAGO ; PALOMINO, Daniel ; ZATT, Bruno ; Agostini, Luciano . Speedup-aware history-based tiling algorithm for the HEVC standard. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). p. 824-829.

  • CONCEICAO, RUHAN ; AVILA, GIOVANNI ; CORREA, GUILHERME ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano . Complexity reduction for 3D-HEVC depth map coding based on early Skip and early DIS scheme. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). p. 1116-1121.

  • PAIM, GUILHERME ; GOEBEL, JONES ; PENNY, WAGNER ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . High-throughput and memory-aware hardware of a sub-pixel interpolator for multiple video coding standards. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). p. 2162-2167.

  • PAIM, GUILHERME ; PENNY, WAGNER ; GOEBEL, JONES ; AFONSO, VLADIMIR ; SUSIN, Altamiro ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano . An efficient sub-sample interpolator hardware for VP9-10 standards. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). p. 2167-2172.

  • SEIDEL, ISMAEL ; CANCELLIER, LUIZ HENRIQUE ; GUNTZEL, JOSE LUIS ; Agostini, Luciano . Rate-constrained successive elimination of Hadamard-based SATDs. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). p. 2395-2399.

  • SANCHEZ, GUSTAVO ; SALDANHA, MARIO ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano ; MARCON, CESAR . Real-time simplified edge detector architecture for 3D-HEVC depth maps coding. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). p. 352-356.

  • SEIDEL, ISMAEL ; GUNTZEL, JOSE LUIS ; Agostini, Luciano . Coarse grain partial distortion elimination for Hadamard ME in HEVC. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. p. 704-708.

  • SANCHEZ, GUSTAVO ; CATALDO, RODRIGO ; FERNANDES, RAMON ; Agostini, Luciano ; MARCON, CESAR . 3D-HEVC depth maps intra prediction complexity analysis. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. p. 348-352.

  • MAICH, HENRIQUE ; PAIM, GUILHERME ; AFONSO, VLADIMIR ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo . A multi-standard interpolation filter for motion compensated prediction on high definition videos. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS). p. 1-4.

  • SANCHEZ, GUSTAVO ; SALDANHA, MARIO ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . S-GMOF: A gradient-based complexity reduction algorithm for depth-maps intra prediction on 3D-HEVC. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS). p. 1-4.

  • CONCEICAO, RUHAN ; ARAUJO, ANDRIO ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano . Hardware design of fast HEVC 2-D IDCT targeting real-time UHD 4K applications. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS). p. 1-4.

  • CORREA, Guilherme ; ASSUNCAO, PEDRO ; DA SILVA CRUZ, LUIS A. ; Agostini, Luciano . Encoding time control system for HEVC based on Rate-Distortion-Complexity analysis. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). p. 1114-1117.

  • SILVEIRA, DIEISON ; POVALA, GUILHERME ; AMARAL, LIVIA ; ZATT, Bruno ; Agostini, Luciano ; PORTO, Marcelo . A real-time architecture for reference frame compression for high definition video coders. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). p. 842-845.

  • SALDANHA, MARIO ; SANCHEZ, GUSTAVO ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . Complexity reduction for the 3D-HEVC depth maps coding. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). p. 621-624.

  • MAICH, HENRIQUE ; PAIM, GUILHERME ; AFONSO, VLADIMIR ; Agostini, Luciano ; ZATT, Bruno ; PORTO, Marcelo . A multi-standard interpolation hardware solution for H.264 and HEVC. In: 2015 IEEE International Conference on Image Processing (ICIP), 2015, Quebec City. 2015 IEEE International Conference on Image Processing (ICIP). p. 2910-2914.

  • DA SILVA, THAISA L. ; AGOSTINI, LUCIANO V. ; DA SILVA CRUZ, LUIS A. . Fast mode selection algorithm based on texture analysis for 3D-HEVC intra prediction. In: 2015 IEEE International Conference on Multimedia and Expo (ICME), 2015, Turin. 2015 IEEE International Conference on Multimedia and Expo (ICME). p. 1-6.

  • PENNY, WAGNER ; PAIM, GUILHERME ; PORTO, Marcelo ; Agostini, Luciano ; ZATT, Bruno . Real-Time Architecture for HEVC Motion Compensation Sample Interpolator for UHD Videos. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. p. 1-4.

  • AFONSO, VLADIMIR ; MAICH, HENRIQUE ; AUDIBERT, LUAN ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . Memory-Aware and High-Throughput Hardware Design for the HEVC Fractional Motion Estimation. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. p. 1-4.

  • CORRÊA, MARCEL ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano . A Low-Area and High-Throughput Intra Prediction Architecture for a Multi-Standard HEVC and H.264/AVC Video Encoder. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. p. 1-4.

  • BALOTA, GABRIEL ; SALDANHA, MARIO ; SANCHEZ, GUSTAVO ; ZATT, Bruno ; PORTO, Marcelo ; AGOSTINI, LUCIANO . Overview and quality analysis in 3D-HEVC emergent video coding standard. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems. p. 1-4.

  • POVALA, GUILHERME ; SILVEIRA, DIEISON ; AMARAL, LIVIA ; ZATT, Bruno ; PORTO, Marcelo ; AGOSTINI, LUCIANO . An efficient reference frame compression approach for video coding systems. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems. p. 1-4.

  • AMARAL, LIVIA ; SILVEIRA, DIEISON ; POVALA, GUILHEME ; PORTO, Marcelo ; AGOSTINI, LUCIANO ; ZATT, Bruno . Memory energy consumption reduction in video coding systems. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems. p. 1-4.

  • MAICH, HENRIQUE ; AFONSO, VLADIMIR ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, Marcelo . HEVC Fractional Motion Estimation complexity reduction for real-time applications. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems. p. 1-4.

  • CONCEICAO, RUHAN ; REDIESS, FABIANE ; ZATT, Bruno ; PORTO, Marcelo ; AGOSTINI, LUCIANO . Configurable hardware design for the HEVC-based Adaptive Loop Filter. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems. p. 1-4.

  • SILVEIRA, DIEISON ; POVALA, GUILHERME ; AMARAL, LIVIA ; ZATT, Bruno ; Agostini, Luciano ; PORTO, Marcelo . A low-complexity and lossless reference frame encoder algorithm for video coding. In: ICASSP 2014 2014 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), 2014, Florence. 2014 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP). p. 7358-7362.

  • SILVEIRA, DIEISON ; POVALA, GUILHERME ; AMARAL, LIVIA ; ZATT, Bruno ; Agostini, Luciano ; PORTO, Marcelo . Memory bandwidth reduction for H.264 and HEVC encoders using lossless reference frame coding. In: 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne VIC. 2014 IEEE International Symposium on Circuits and Systems (ISCAS). p. 2624-2627.

  • CONCEICAO, RUHAN ; DE SOUZA, J. CLAUDIO ; JESKE, RICARDO ; PORTO, Marcelo ; ZATT, Bruno ; Agostini, Luciano . Power efficient and high troughtput multi-size IDCT targeting UHD HEVC decoders. In: 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne VIC. 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014. p. 1925-1928.

  • REDIESS, FABIANE ; CONCEICAO, RUHAN ; Zatt, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . Cost Function Optimization and its Hardware Design for the Sample Adaptive Offset of HEVC Standard. In: 22th European Signal Processing Conference (EUSIPCO), 2014, Lisboa. 22th European Signal Processing Conference (EUSIPCO). Piscataway: IEEE, 2014. p. 206-210.

  • CORRÊA, G. ; ASSUNCAO, PEDRO ; AGOSTINI, L. V. ; CRUZ, LUIS A. . A Method for Early-Splitting of HEVC Inter Blocks Based on Decision Trees. In: 22th European Signal Processing Conference (EUSIPCO), 2014, Lisboa. 22th European Signal Processing Conference (EUSIPCO). Piscataway: IEEE, 2014. p. 276-280.

  • AMARAL, LÍVIA ; SILVEIRA, DIEISON ; POVALA, GUILHERME ; Agostini, Luciano ; PORTO, Marcelo ; ZATT, Bruno . A Memory Energy Consumption Analysis of Motion Estimation Algorithms using Data Reuse in Video Coding Systems. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. p. 1-6.

  • SANCHEZ, GUSTAVO ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . A Real-Time 5-Views HD 1080p Architecture for 3D-HEVC Depth Modeling Mode 4. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. p. 1-6.

  • SANCHEZ, GUSTAVO ; SALDANHA, MARIO ; BALOTA, GABRIEL ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . Complexity reduction for 3D-HEVC depth maps intra-frame prediction using simplified edge detector algorithm. In: 2014 IEEE International Conference on Image Processing (ICIP), 2014, Paris. 2014 IEEE International Conference on Image Processing (ICIP). p. 3209-3213.

  • SILVEIRA, DIEISON ; POVALA, GUILHERME ; AMARAL, LIVIA ; ZATT, Bruno ; Agostini, Luciano ; PORTO, Marcelo . A new differential and lossless Reference Frame Variable-Length Coder: An approach for high definition video coders. In: 2014 IEEE International Conference on Image Processing (ICIP), 2014, Paris. 2014 IEEE International Conference on Image Processing (ICIP). p. 5641-5645.

  • SANCHEZ, GUSTAVO ; SALDANHA, MARIO ; BALOTA, GABRIEL ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . A complexity reduction algorithm for depth maps intra prediction on the 3D-HEVC. In: 2014 Visual Communications and Image Processing (VCIP), 2014, Valletta. 2014 IEEE Visual Communications and Image Processing Conference. p. 137-140.

  • REDIESS, FABIANE ; CONCEICAO, RUHAN ; ZATT, Bruno ; PORTO, Marcelo ; Agostini, Luciano . Sample adaptive offset filter hardware design for HEVC encoder. In: 2014 Visual Communications and Image Processing (VCIP), 2014, Valletta. 2014 IEEE Visual Communications and Image Processing Conference. p. 299-302.

  • CORREA, Guilherme ; ASSUNCAO, PEDRO ; Agostini, Luciano ; DA SILVA CRUZ, LUIS A. . Four-step algorithm for early termination in HEVC inter-frame prediction based on decision trees. In: 2014 Visual Communications and Image Processing (VCIP), 2014, Valletta. 2014 IEEE Visual Communications and Image Processing Conference. p. 65-68.

  • DA SILVA, THAISA L. ; AGOSTINI, LUCIANO V. ; DA SILVA CRUZ, LUIS A. . Complexity reduction of depth intra coding for 3D video extension of HEVC. In: 2014 Visual Communications and Image Processing (VCIP), 2014, Valletta. 2014 IEEE Visual Communications and Image Processing Conference. p. 229-232.

  • CORREA, Guilherme ; ASSUNCAO, PEDRO ; DA SILVA CRUZ, LUIS A. ; Agostini, Luciano . Classification-based early termination for coding tree structure decision in HEVC. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). p. 239-4.

  • AFONSO, VLADIMIR ; MAICH, HENRIQUE ; AGOSTINI, LUCIANO ; FRANCO, DENIS . Low cost and high throughput FME interpolation for the HEVC emerging video coding standard. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). p. 1-4.

  • SANCHEZ, GUSTAVO ; PORTO, Marcelo ; AGOSTINI, LUCIANO . A fast hardware-friendly motion estimation algorithm and its VLSI design for real time ultra high definition applications. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). p. 1-4.

  • SILVEIRA, DIEISON ; PORTO, Marcelo ; AGOSTINI, LUCIANO . A real time high definition architecture for the Variable-Length Reference Frame Decoder. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). p. 1-4.

  • SAMPAIO, Felipe ; ZATT, Bruno ; SHAFIQUE, MUHAMMAD ; AGOSTINI, LUCIANO ; Bampi, Sergio ; HENKEL, JORG . Energy-Efficient Memory Hierarchy for Motion and Disparity Estimation in Multiview Video Coding. In: Design Automation and Test in Europe, 2013, Grenoble. Design, Automation & Test in Europe Conference & Exhibition (DATE), 2013. New Jersey: IEEE Conference Publications. p. 665-670.

  • CORREA, GUILHERME ; ASSUNCAO, PEDRO ; AGOSTINI, LUCIANO ; CRUZ, LUIS A. DA SILVA . Coding Tree Depth Estimation for Complexity Reduction of HEVC. In: 2013 Data Compression Conference (DCC), 2013, Snowbird. 2013 Data Compression Conference. p. 43-52.

  • SAMPAIO, Felipe ; ZATT, Bruno ; SHAFIQUE, MUHAMMAD ; AGOSTINI, LUCIANO ; HENKEL, JORG ; Bampi, Sergio . Content-adaptive reference frame compression based on intra-frame prediction for multiview video coding. In: 2013 20th IEEE International Conference on Image Processing (ICIP), 2013, Melbourne. 2013 IEEE International Conference on Image Processing. p. 1831-1835.

  • GRELLERT, MATEUS ; SHAFIQUE, MUHAMMAD ; KHAN, MUHAMMAD USMAN KARIM ; AGOSTINI, LUCIANO ; MATTOS, JULIO C. B. ; HENKEL, JORG . An adaptive workload management scheme for HEVC encoding. In: 2013 20th IEEE International Conference on Image Processing (ICIP), 2013, Melbourne. 2013 IEEE International Conference on Image Processing. p. 1850-1854.

  • SANCHEZ, GUSTAVO ; PORTO, Marcelo ; AGOSTINI, LUCIANO . A hardware friedly motion estimation algorithm for the emergent HEVC standard and its low power hardware design. In: 2013 20th IEEE International Conference on Image Processing (ICIP), 2013, Melbourne. 2013 IEEE International Conference on Image Processing. p. 1991-1994.

  • SILVA, Thaísa Leal da ; AGOSTINI, L. V. ; CRUZ, LUIS A. DA SILVA . Speeding Up HEVC Intra Coding Based on Tree Depth Inter-levels Correlation Structure. In: EUSIPCO 2013 - European Signal Processing Conference, 2013, Marrakesh. EUSIPCO 2013 - European Signal Processing Conference. Piscatway: IEEE, 2013. p. 1-5.

  • CONCEICAO, RUHAN ; SOUZA, J. CLAUDIO ; JESKE, RICARDO ; PORTO, Marcelo ; MATTOS, JULIO ; AGOSTINI, LUCIANO . Hardware design for the 32×32 IDCT of the HEVC video coding standard. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • SILVEIRA, DIEISON ; PORTO, Marcelo ; AGOSTINI, L. V. . A lossless approach for external memory bandwidth reduction in video coding systems and its VLSI architecture. In: ICME 2013 - IEEE International Conference on Multimedia and Expo, 2013, San Jose. ICME 2013 - IEEE International Conference on Multimedia and Expo. Piscatway: IEEE, 2013. p. 1-6.

  • SILVA, Thaisa Leal da ; AGOSTINI, L. V. ; CRUZ, LUIS A. DA SILVA . HEVC Intra Coding Acceleration Based on Tree Inter-level Mode Correlation. In: SPA 2013 - 18th IEEE Signal Processing: Algorithms, Architectures, Arrangements, and Applications Conference, 2013, Poznan. SPA 2013 - 18th IEEE Signal Processing: Algorithms, Architectures, Arrangements, and Applications Conference. Piscatway: IEEE, 2013. p. 88-93.

  • SILVEIRA, DIEISON ; POVALA, GUILHERME ; AMARAL, LIVIA ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, Marcelo . An energy-efficient hardware design for lossless reference frame compression in video coders. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 573-576.

  • MAICH, HENRIQUE ; AFONSO, VLADIMIR ; FRANCO, DENIS ; ZATT, Bruno ; PORTO, Marcelo ; AGOSTINI, LUCIANO . High throughput hardware design for the HEVC Fractional Motion Estimation Interpolation Unit. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 161-164.

  • CORREA, GUILHERME ; ASSUNCAO, PEDRO ; DA SILVA CRUZ, LUIS A. ; AGOSTINI, LUCIANO . Computational complexity control for HEVC based on coding tree spatio-temporal correlation. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 937-940.

  • SANCHEZ, GUSTAVO ; ZATT, Bruno ; PORTO, Marcelo ; AGOSTINI, LUCIANO . ES&IS: Enhanced Spread and Iterative Search hardware-friendly motion estimation algorithm for the HEVC Standard. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 941-944.

  • DA SILVA, THAISA LEAL ; DA SILVA CRUZ, LUIS A. ; AGOSTINI, LUCIANO V. . Inter-view prediction of coding tree depth for HEVC-based multiview video coding. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 165-168.

  • CORREA, GUILHERME ; ASSUNCAO, PEDRO ; AGOSTINI, LUCIANO ; DA SILVA CRUZ, LUIS A. . Complexity control of HEVC through quadtree depth estimation. In: IEEE EUROCON 2013, 2013, Zagreb. Eurocon 2013. p. 81-86.

  • PALOMINO, Daniel ; CAVICHIOLI, EDUARDO ; SUSIN, Altamiro ; AGOSTINI, LUCIANO ; SHAFIQUE, MUHAMMAD ; HENKEL, JORG . Fast HEVC intra mode decision algorithm based on new evaluation order in the Coding Tree Block. In: 2013 Picture Coding Symposium (PCS), 2013, San Jose. 2013 Picture Coding Symposium (PCS). p. 209-212.

  • DA SILVA, THAISA LEAL ; DA SILVA CRUZ, LUIS A. ; AGOSTINI, LUCIANO V. . HEVC intra mode decision acceleration based on tree depth levels relationship. In: 2013 Picture Coding Symposium (PCS), 2013, San Jose. 2013 Picture Coding Symposium (PCS). p. 277-280.

  • CORREA, Guilherme ; ASSUNCAO, PEDRO ; DA SILVA CRUZ, LUIS A. ; AGOSTINI, LUCIANO . Constrained encoding structures for computational complexity scalability in HEVC. In: 2013 Picture Coding Symposium (PCS), 2013, San Jose. 2013 Picture Coding Symposium (PCS). p. 297-300.

  • SILVEIRA, D. ; SANCHEZ, G. ; SILVA, M. G. ; POSSANI, V. N. ; AGOSTINI, L. V. . Memory Bandwidth Reduction in Video Coding Systems Through Context Adaptive Lossless Reference Frame Compression. In: SPL 2012 - VIII Southern Programmable Logic Conference, 2012, Bento Gonçalves. SPL 2012 - VIII Southern Programmable Logic Conference. Piscataway: IEEE, 2012. p. 21-26.

  • SANCHEZ, G. ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, L. V. . Real Time QHDTV Motion Estimation Architecture Design for DMPDS Algorithm. In: SPL 2012 - VIII Southern Programmable Logic Conference, 2012, Bento Gonçalves. SPL 2012 - VIII Southern Programmable Logic Conference. Piscataway: IEEE, 2012. p. 27-32.

  • LOPES, A. S. B. ; SILVA, I. S. ; AGOSTINI, L. V. . A high performance and low memory bandwidth architecture for motion estimation targeting high definition digital videos. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic. p. 1-4.

  • SAMPAIO, Felipe ; ZATT, Bruno ; BAMPI, Sergio ; AGOSTINI, L. V. . Memory Efficient FPGA Implementation of Motion and Disparity Estimation for the Multiview Video Coding. In: SPL 2012 - VIII Southern Programmable Logic Conference, 2012, Bento Gonçalves. SPL 2012 - VIII Southern Programmable Logic Conference. Piscataway: IEEE, 2012. p. 45-50.

  • JESKE, R. G. ; SOUZA JR., J. C. ; WREGE, G. ; CONCEICAO, R. ; SILVA, M. G. ; MATOS, J. C. B. ; AGOSTINI, L. V. . Low Cost and High Throughput Multiplierless Design of a 16 Point 1-D DCT of the New HEVC Video Coding Standard. In: SPL 2012 - VIII Southern Programmable Logic Conference, 2012, Bento Gonçalves. SPL 2012 - VIII Southern Programmable Logic Conference. Piscataway: IEEE, 2012. p. 57-62.

  • VIANNA, H. A. ; ANDERSON, V. ; SANCHEZ, G. ; AGOSTINI, L. V. . Very High Throughput FPGA Design for Vertical Rotational Transform of HEVC Emergent Video Coding Standard. In: SPL 2012 - VIII Southern Programmable Logic Conference, 2012, Bento Gonçalves. SPL 2012 - VIII Southern Programmable Logic Conference. Piscataway: IEEE, 2012. p. 69-74.

  • PALOMINO, Daniel ; SAMPAIO, Felipe ; BAMPI, Sergio ; SUSIN, Altamiro ; AGOSTINI, L. V. . FPGA Based Design for Motion Vector Predicton in H.264/AVC Encoders Targeting HD1080p Resolution. In: SPL 2012 - VIII Southern Programmable Logic Conference, 2012, Bento Gonçalves. SPL 2012 - VIII Southern Programmable Logic Conference. Piscataway: IEEE, 2012. p. 111-116.

  • CORRÊA, Guilherme Ribeiro ; ASSUNCAO, P. A. ; CRUZ, Luís Alberto ; AGOSTINI, L. V. . Adaptive Coding Tree for Complexity Control of High Efficiency Video Encoders. In: PCS 2012 - Picture Coding Symposium 2012, 2012, Cracóvia. PCS 2012 - Picture Coding Symposium 2012. Piscataway: IEEE, 2012. p. 425-428.

  • SANCHEZ, G. ; AGOSTINI, L. V. ; SAMPAIO, Felipe ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Spread and Iterative Search: A High Quality Motion Estimation Algorithm for High Definition Videos and Its VLSI Design. In: ICME 2012 - IEEE International Conference on Multimedia & Expo, 2012, Melbourne. ICME 2012 - IEEE International Conference on Multimedia & Expo. Los Alamitos: IEEE, 2012. p. 1079-1084.

  • SAMPAIO, Felipe ; BAMPI, Sergio ; SILVA, M. G. ; AGOSTINI, L. V. ; MATOS, J. C. B. . Motion Vectors Merging: Low Complexity Prediction Unit Decision Heuristic for the Inter‐Prediction of HEVC Encoders. In: ICME 2012 - IEEE International Conference on Multimedia & Expo, 2012, Melbourne. ICME 2012 - IEEE International Conference on Multimedia & Expo. Los Alamitos: IEEE, 2012. p. 657-662.

  • CORREA, GUILHERME ; ASSUNCAO, PEDRO ; AGOSTINI, LUCIANO ; DA SILVA CRUZ, LUIS A. . Motion compensated tree depth limitation for complexity control of HEVC encoding. In: 2012 19th IEEE International Conference on Image Processing (ICIP 2012), 2012, Orlando. 2012 19th IEEE International Conference on Image Processing. p. 217-220.

  • PALOMINO, Daniel ; SAMPAIO, Felipe ; AGOSTINI, LUCIANO ; Bampi, Sergio ; SUSIN, Altamiro . A memory aware and multiplierless VLSI architecture for the complete Intra Prediction of the HEVC emerging standard. In: 2012 19th IEEE International Conference on Image Processing (ICIP 2012), 2012, Orlando. 2012 19th IEEE International Conference on Image Processing. p. 201-204.

  • VIANNA, HENRIQUE ; SANCHEZ, GUSTAVO ; PORTO, Marcelo ; AGOSTINI, LUCIANO . High performance hardware architectures for the inverse Rotational Transform of the emerging HEVC standard. In: 2012 19th IEEE International Conference on Image Processing (ICIP 2012), 2012, Orlando. 2012 19th IEEE International Conference on Image Processing. p. 189-192.

  • REDIESS, Fabiane Konrad ; AGOSTINI, L. V. ; CRISTANI, C. R. ; OGLIO, P. D. ; PORTO, Marcelo Schiavon . High Throughput Hardware Design for the Adaptive Loop Filter of the Emerging HEVC Video Coding. In: SBCCI 2012 ? 25th Annual Symposium on Integrated Circuits and System Design, 2012, Brasília. SBCCI 2012 ? 25th Annual Symposium on Integrated Circuits and System Design. Los Alamitos: IEEE, 2012. p. 1-5.

  • SILVA, Thaisa Leal da ; AGOSTINI, L. V. ; CRUZ, Luís Alberto . Fast HEVC Intra Prediction Mode Decision Based on Edge Direction Information. In: EUSIPCO 2012 - European Signal Processing Conference, 2012, Bucharest. EUSIPCO 2012 - European Signal Processing Conference. Los Alamitos: IEEE, 2012. p. 1214-1218.

  • CORRÊA, Guilherme Ribeiro ; ASSUNCAO, P. A. ; CRUZ, Luís Alberto ; AGOSTINI, L. V. . Dynamic Tree-Depth Adjustment for Low Power HEVC Encoders. In: ICECS 2012 - IEEE International Conference on Electronics, Circuits, and Systems, 2012, Sevilha. ICECS 2012 - IEEE International Conference on Electronics, Circuits, and Systems. Piscatway: IEEE, 2012. p. 564-567.

  • SILVA, Thaísa Leal da ; CRUZ, Luís Alberto ; AGOSTINI, L. V. . Fast HEVC Intra Mode Decision Based on Dominant Edge Evaluation and Tree Structure Dependencies. In: ICECS 2012 - IEEE International Conference on Electronics, Circuits, and Systems, 2012, Sevilha. ICECS 2012 - IEEE International Conference on Electronics, Circuits, and Systems. Piscatway: IEEE, 2012. p. 568-571.

  • OGLIO, P. D. ; CRISTANI, CASSIO ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . A High Quality Hardware Friendly Motion Estimation Algorithm Focusing in HD Videos. In: ICECS 2012 - IEEE International Conference on Electronics, Circuits, and Systems, 2012, Sevilha. ICECS 2012 - IEEE International Conference on Electronics, Circuits, and Systems. Piscatway: IEEE, 2012. p. 572-575.

  • CORREA, M. M. ; SCHOENKNECHT, M. T. ; AGOSTINI, L. V. . A H.264/AVC Quarter-Pixel Motion Estimation Refinement Architecture Targeting High Resolution Video. In: SPL 2011 - VII Southern Programmable Logic Conference, 2011, Córdoba. SPL 2011 - VII Southern Programmable Logic Conference. Piscataway: IEEE, 2011. p. 131-136.

  • SANCHEZ, G. ; NOBLE, Diego ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . High efficient motion estimation architecture with integrated Motion Compensation and FME support. In: LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems, 2011, Bogotá. LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems. Piscataway: IEEE, 2011. p. 1-4.

  • PORTO, Marcelo Schiavon ; BAMPI, Sergio ; ALTERMANN, J. ; COSTA, Eduardo ; AGOSTINI, L. V. . A real time and power efficient HDTV motion estimation architecture using adder-compressors. In: LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems, 2011, Bogotá. LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems. Piscataway: IEEE, 2011. p. 1-4.

  • SCHOENKNECHT, M. T. ; TIMM, E. F. ; ROSA JR, L. S. ; AGOSTINI, L. V. . H.264/AVC Eighth Pixel MC Chrominance interpolation hardware targeting very high resolution videos. In: LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems, 2011, Bogotá. LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems. Piscataway: IEEE, 2011. p. 1-4.

  • POSSANI, V. N. ; TIMM, E. F. ; AGOSTINI, L. V. ; ROSA JR, L. S. . A graph-based technique to optimize transistor networks. In: LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems, 2011, Bogotá. LASCAS 2011 - II IEEE Latin American Symposium on Circuits and Systems. Piscataway: IEEE, 2011. p. 1-4.

  • SANCHEZ, G. ; NOBLE, Diego ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . A real time HDTV motion estimation architecture for the new MPDS algorithm. In: IEEE EUROCON 2011, 2011, Lisboa. IEEE EUROCON 2011. Los Alamitos: IEEE, 2011. p. 1-4.

  • DINIZ, Cláudio Machdo ; ZATT, Bruno ; THIELE, C. ; SUSIN, Altamiro ; BAMPI, Sergio ; SAMPAIO, Felipe ; PALOMINO, Daniel ; AGOSTINI, L. V. . A High Throughput H.264/AVC Intra-Frame Encoding Loop Architecture for HD1080p. In: ISCAS 2011 - IEEE International Symposium on Circuits and Systems, 2011, Rio de Janeiro. ISCAS 2011 - IEEE International Symposium on Circuits and Systems. New York: IEEE, 2011. p. 579-582.

  • SILVA, M. G. ; SAMPAIO, Felipe ; MATOS, J. C. B. ; AGOSTINI, L. V. . A Multilevel Data Reuse Scheme for Motion Estimation and Its VLSI Design. In: ISCAS 2011 - IEEE International Symposium on Circuits and Systems, 2011, Rio de Janeiro. ISCAS 2011 - IEEE International Symposium on Circuits and Systems. New York: IEEE, 2011. p. 583-586.

  • ZATT, Bruno ; MUHAMMAD, S. ; SAMPAIO, Felipe ; AGOSTINI, L. V. ; BAMPI, Sergio ; HENKEL, J. . Run-Time Adaptive Energy-Aware Motion and Disparity Estimation in Multiview Video Coding. In: DAC2011 - 48th Design Automation Conference, 2011, San Diego. DAC2011 - 48th Design Automation Conference. Piscataway: IEEE, 2011. p. 1026-1031.

  • CORRÊA, Guilherme Ribeiro ; PALOMINO, Daniel ; DINIZ, Cláudio Machdo ; AGOSTINI, L. V. ; BAMPI, Sergio . SHBS: A Heuristic for Fast Inter Mode Decision of H.264/AVC Standard Targeting VLSI Design. In: ICME 2011 - IEEE International Conference on Multimedia & Expo, 2011, Barcelona. ICME 2011 - IEEE International Conference on Multimedia & Expo. Piscataway: IEEE, 2011. p. 1-4.

  • TROJAN, T. ; GONCALVES, J. L. ; MATOS, J. C. B. ; AGOSTINI, L. V. ; ROSA JR, L. S. . Test and Performance Analysis of Media Processing Implementations for the Middleware of Brazilian Digital TV System Using Different Scenarios. In: MUE 2011 - 5th FTRA International Conference on Multimedia and Ubiquitous Engineering, 2011, Creta. MUE 2011 - 5th FTRA International Conference on Multimedia and Ubiquitous Engineering. Piscataway: IEEE, 2011. p. 95-100.

  • LOPES, A. S. B. ; SILVA, Ivan Saraiva ; AGOSTINI, L. V. . An Efficient Memory Hierarchy for Full Search Motion Estimation on High Definition Digital Videos. In: SBCCI 2011 - 24th Annual Symposium on Integrated Circuits and System Design, 2011, João Pessoa. SBCCI 2011 - 24th Annual Symposium on Integrated Circuits and System Design. New York: ACM, 2011. p. 131-136.

  • PALOMINO, Daniel ; CORRÊA, Guilherme Ribeiro ; DINIZ, Cláudio Machdo ; BAMPI, Sergio ; AGOSTINI, L. V. . Algorithm and Hardware Design of a Fast Intra-Frame Mode Decision Module for H.264/AVC Encoders. In: SBCCI 2011 - 24th Annual Symposium on Integrated Circuits and System Design, 2011, João Pessoa. SBCCI 2011 - 24th Annual Symposium on Integrated Circuits and System Design. New York: ACM, 2011. p. 143-148.

  • PORTO, Marcelo Schiavon ; BAMPI, Sergio ; SANCHEZ, G. ; NOBLE, Diego ; AGOSTINI, L. V. . An Efficient ME Architecture for High Definition Videos Using the New MPDS Algorithm. In: SBCCI 2011 - 24th Annual Symposium on Integrated Circuits and System Design, 2011, João Pessoa. SBCCI 2011 - 24th Annual Symposium on Integrated Circuits and System Design. New York: ACM, 2011. p. 119-124.

  • CRISTANI, C. R. ; SANCHEZ, G. ; OGLIO, P. D. ; AGOSTINI, L. V. ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Hardware Design for the New Galaxy Random Search Motion Estimation Algorithm Focusing in HD Videos. In: WCAS 2011 - 1st Workshop on Circuits and Systems, 2011, João Pessoa. WCAS 2011 - 1st Workshop on Circuits and Systems, 2011.

  • NOBLE, Diego ; LAMB, L. ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; ARAUJO, R. . Two Novel Algorithms for High Quality Motion Estimation in High Definition Video Sequences. In: SIBGRAPI 2011 ? Conference on Graphics, Patterns and Images, 2011, Alagoas. XXIV Sibgrapi ? Conference on Graphics, Patterns and Images. Piscataway: IEEE, 2011. p. 197-204.

  • MONTEIRO, J. ; GÜNTZEL, José Luis ; AGOSTINI, L. V. . A1CSA: An Energy-Efficient Fast Adder Architecture for Cell-Based VLSI Design. In: ICECS 2011 - IEEE International Conference on Electronics, Circuits, and Systems, 2011, Beirute. ICECS 2011 - IEEE International Conference on Electronics, Circuits, and Systems. Piscataway: IEEE, 2011. p. 442-445.

  • GONCALVES, J. L. ; TROJAN, T. ; MATOS, J. C. B. ; AGOSTINI, LUCIANO V. ; ROSA JR, L. S. . Implementation and Performance Evaluation of a Media Decoder with Hardware Acceleration Support Targeting High Definition Streams in the SBTVD Ginga Middleware. In: FTRA 2011 International Workshop on Advanced Future Multimedia Services (AFMS), 2011, Jeju. FTRA 2011 International Workshop on Advanced Future Multimedia Services (AFMS). Jeju: FTRA, 2011.

  • Valdez, F. ; ZATT, Bruno ; AZEVEDO, Arnaldo ; AGOSTINI, L. V. ; BAMPI, Sergio . Motion Vector Predictor Architecture for H.264/AVC Main Profile Targeting HDTV 1080p. In: LASCAS 2010 - IEEE Latin American Symposium on Circuits and Systems, 2010, Foz do Iguaçú. LASCAS 2010 - IEEE Latin American Symposium on Circuits and Systems, 2010.

  • CORREA, M. M. ; SCHOENKNECHT, M. T. ; DORNELLES, Robson ; AGOSTINI, L. V. . A High Performance Hardware Architecture for the H.264/AVC Half-Pixel Interpolation Unit. In: VI Southern Programmable Logic Conference, 2010, Porto de Galinhas. VI Southern Programmable Logic Conference. Recife: Editora Universitária UFPE, 2010. p. 81-86.

  • TROJAN, T. ; GONCALVES, J. L. ; MATOS, J. C. B. ; ROSA JR, L. S. ; AGOSTINI, L. V. . A Media Processing Implementation using Libvlc for the Ginga Middleware. In: FutureTech 2010 - V IEEE International Conference on Future Information Technology, 2010, Busan. FutureTech 2010 - V International Conference on Future Information Technology. New York: IEEE, 2010. p. 1-6.

  • SILVA, Thaísa Leal da ; CRUZ, Luís Alberto ; AGOSTINI, L. V. . Interlayer Intra Prediction Architecture for Scalable Extension of H.264/AVC Standard. In: REC2010 - VI Jornadas sobre Sistemas Reconfiguráveis, 2010, Aveiro. REC2010 - VI Jornadas sobre Sistemas Reconfiguráveis, 2010.

  • SILVA, Thaísa Leal da ; CRUZ, Luís Alberto ; AGOSTINI, L. V. . A Novel Macroblock-level Filtering Upsampling Architecture for H.264/AVC Scalable Extension. In: SBCCI 2010 - 23rd Annual Symposium on Integrated Circuits and System Design, 2010, São Paulo. SBCCI 2010 - 23rd Annual Symposium on Integrated Circuits and System Design, 2010. p. 163-167.

  • CORREA, M. M. ; SCHOENKNECHT, M. T. ; AGOSTINI, L. V. . A High Performance Hardware Architecture for the H.264/AVC Half-Pixel Motion Estimation Refinement. In: 23rd Annual Symposium on Integrated Circuits and System Design, 2010, São Paulo. 23rd Annual Symposium on Integrated Circuits and System Design, 2010. p. 151-156.

  • DORNELLES, Robson ; SAMPAIO, Felipe ; AGOSTINI, L. V. . Variable Block Size Motion Estimation Architecture with Integrated Motion Compensation with Fast Bottom-Up Mode Decision for the H.264/AVC Video Coding Standard. In: 23rd Annual Symposium on Integrated Circuits and System Design, 2010, São Paulo. 23rd Annual Symposium on Integrated Circuits and System Design, 2010. p. 186-191.

  • SILVA, M. G. ; SAMPAIO, Felipe ; HECKTHEUER, B. ; MATOS, J. C. B. ; AGOSTINI, L. V. . Memory-Aware Multiple Reference Frame Motion Estimation for the H.264/AVC Standard. In: ICECS 2010 - IEEE International Conference on Electronics, Circuits, and Systems, 2010, Atenas. ICECS 2010 - IEEE International Conference on Electronics, Circuits, and Systems. Piscataway: IEEE, 2010. p. 581-584.

  • CORRÊA, Guilherme Ribeiro ; DINIZ, Cláudio Machdo ; BAMPI, Sergio ; PALOMINO, Daniel ; PORTO, Roger Endrigo Carvalho ; AGOSTINI, L. V. . Homogeneity and Distortion-Based Intra Mode Decision Architecture for H.264/AVC. In: ICECS 2010 - IEEE International Conference on Electronics, Circuits, and Systems, 2010, Atenas. ICECS 2010 - IEEE International Conference on Electronics, Circuits, and Systems. Piscataway: IEEE, 2010. p. 597-600.

  • ZATT, Bruno ; DINIZ, Cláudio Machdo ; AGOSTINI, L. V. ; BAMPI, Sergio . Timing and interface communication analysis of H.264/AVC encoder using SystemC model. In: VLSI-SoC 2010 - 18th IEEE/IFIP VLSI System on Chip Conference, 2010, Madri. VLSI-SoC 2010 - 18th IEEE/IFIP VLSI System on Chip Conference. Piscataway: IEEE, 2010. p. 235-240.

  • TROJAN, T. ; GONCALVES, J. L. ; MATOS, J. C. B. ; AGOSTINI, L. V. ; ROSA JR, L. S. . Evaluating Two Implementations of the Component Responsible for Decoding Video and Audio in the Brazilian Digital TV Middleware. In: AFMS 2010 - FTRA International Workshop on Advanced Future Multimedia Services, 2010, Gwangju, Korea. AFMS 2010 - FTRA International Workshop on Advanced Future Multimedia Services. Seul: FTRA, 2010.

  • CORRÊA, Guilherme Ribeiro ; AGOSTINI, L. V. ; CRUZ, Luís Alberto . A fast FPGA implementation of the inter-layer deblocking filter for H.264/SVC. In: 7th Conference on Telecommunication, 2009, Santa Maria da Feira. 7th Conference on Telecommunication.

  • LEAL, Thaísa ; VORTMANN, João Alberto ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . Low Cost and Memoryless CAVLD Architecture for H.264/AVC Decoder. In: ISVLSI - IEEE Computer Society Annual Symposium on VLSI, 2009, Tampa. ISVLSI - IEEE Computer Society Annual Symposium on VLSI, 2009. v. 1. p. 280-285.

  • PORTO, Roger Endrigo Carvalho ; AGOSTINI, L. V. ; BAMPI, Sergio . Hardware Design of the H.264/AVC Variable Block Size Motion Estimation for Real-Time 1080HD Video Encoding. In: ISVLSI - IEEE Computer Society Annual Symposium on VLSI, 2009, Tampa. ISVLSI - IEEE Computer Society Annual Symposium on VLSI, 2009. p. 115-120.

  • DINIZ, Cláudio Machdo ; ZATT, Bruno ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . A Real Time H.264/AVC Intra Frame Prediction Hardware Architecture for HDTV 1080P Videos. In: 2009 IEEE International Conference on Multimedia and Expo, 2009, New York. 2009 IEEE International Conference on Multimedia and Expo. Piscataway: IEEE, 2009. p. 1138-1141.

  • DA SILVA, THAISA LEAL ; SUSIN, ALTAMIRO AMADEU ; BAMPI, Sergio ; REDIESS, Fabiane Konrad ; AGOSTINI, LUCIANO VOLCAN . Efficient hardware design for the upsampling in the H.264/SVC scalable video coding extension. In: 2009 17th IFIP International Conference on Very Large Scale Integration (VLSISoC), 2009, Florianopolis. 2009 17th IFIP International Conference on Very Large Scale Integration (VLSI-SoC). p. 243-6.

  • CORREA, GUILHERME ; SILVA, THAISA ; CRUZ, LUIS A. ; AGOSTINI, LUCIANO . Design of an interlayer deblocking filter architecture for H.264/SVC based on a novel sample-level filtering order. In: 2009 IEEE Workshop on Signal Processing Systems (SiPS), 2009, Tampere. 2009 IEEE Workshop on Signal Processing Systems. p. 102-108.

  • PALOMINO, Daniel ; SAMPAIO, Felipe ; DORNELLES, Robson ; AGOSTINI, L. V. . Low Latency and High Throughput Dedicated Loop of Transforms and Quantization Focusing in the H.264/AVC Intra Prediction. In: IEEE ICIP 2009 - IEEE International Conference on Image Processing, 2009, Cairo. IEEE ICIP 2009 - IEEE International Conference on Image Processing. Piscataway: IEEE, 2009. p. 2697-2700.

  • SAMPAIO, Felipe ; PALOMINO, Daniel ; DORNELLES, Robson ; AGOSTINI, L. V. . Arquitetura de Alto Desempenho e Baixo Custo para o Módulo de Quantização Direta do Padrão H.264/AVC de Compressão de Vídeo Digital. In: XXXV CLEI - Conferência Latino-Americana de Informática, 2009, Pelotas. XXXV CLEI - Conferência Latino-Americana de Informática, 2009.

  • SILVA, Thaisa Leal da ; PEREIRA, F. ; SUSIN, Altamiro ; BAMPI, Sergio ; AGOSTINI, L. V. . High Performance and Low Cost Architecture for H.264/AVC CAVLD Targeting HDTV. In: SBCCI 2009 - 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes, 2009, Natal. SBCCI 2009 - 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes. New York: ACM, 2009. p. 259-263.

  • DORNELLES, Robson ; SAMPAIO, Felipe ; PALOMINO, Daniel ; AGOSTINI, L. V. . Transforms and Quantization Design Targeting the H.264/AVC Intra Prediction Constraints. In: 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes, 2009, Natal. 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes. New York: ACM, 2009. p. 81-86.

  • ROSA, Leandro Zanetti Paiva da ; PORTO, Marcelo Schiavon ; REDIESS, Fabiane Konrad ; SUSIN, Altamiro ; BAMPI, Sergio ; AGOSTINI, L. V. . Investigação Algorítmica sobre a Estimação de Movimento na Compressão de Vídeo Digital: Uma Análise Quantitativa. In: Workshop em Desempenho de Sistemas Computacionais e de Comunicação, 2009, Bento Gonçalves. Workshop em Desempenho de Sistemas Computacionais e de Comunicação, 2009.

  • SILVA, Thaísa Leal da ; ZATT, Bruno ; SUSIN, Altamiro ; BAMPI, Sergio ; AGOSTINI, L. V. . High throughput scalable Motion Compensation architecture for H.264/SVC video coding standard. In: ICECS 2009 - IEEE International Conference on Electronics, Circuits, and Systems, 2009, Yasmine Hammamet. ICECS 2009 - IEEE International Conference on Electronics, Circuits, and Systems. Piscataway: IEEE, 2009. p. 109-112.

  • SAMPAIO, Felipe ; DORNELLES, Robson ; PALOMINO, Daniel ; SIEDLER, G. S. ; CORREA, M. ; AGOSTINI, L. V. . A multitransform architecture for the H.264/AVC standard and its design space exploration. In: ICECS 2009 - IEEE International Conference on Electronics, Circuits, and Systems, 2009, Yasmine Hammamet. ICECS 2009 - IEEE International Conference on Electronics, Circuits, and Systems, 2009. p. 711-714.

  • BRAGA, Matheus ; CORRÊA, Guilherme Ribeiro ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . Sensitivity Analysis to SETs Considering Timing and Logic Masking. In: LATW2008 - 9th Latin-American Test Workshop, 2008, Puebla. LATW2008 - 9th Latin-American Test Workshop, 2008.

  • PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; BAMPI, Sergio ; SUSIN, Altamiro . A High Throughput and Low Cost Diamond Search Architecture for HDTV Motion Estimation. In: ICME2008 - IEEE International Conference on Multimedia & Expo, 2008, Hannover. ICME2008 - IEEE International Conference on Multimedia & Expo. Piscataway: IEEE, 2008. p. 1033-1036.

  • ZATT, Bruno ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . HP422-MoCHA: A H.264/AVC High Profile Motion Compensation Architecture for HDTV. In: ISCAS2008 - 2008 IEEE International Symposium on Circuits and Systems, 2008, Seattle. ISCAS2008 - 2008 IEEE International Symposium on Circuits and Systems. Piscataway: IEEE, 2008. p. 25-28.

  • CORRÊA, Guilherme Ribeiro ; MESQUITA, Eduardo ; FRANCK, Helen ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . Evaluating Fault-Tolerant Fast Adders Implemented in FPGAs. In: SPL2008 - IV Southern Conference on Programmable Logic, 2008, Bariloche. SPL2008 - IV Southern Conference on Programmable Logic, 2008. p. 1-6.

  • PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; BAMPI, Sergio ; SUSIN, Altamiro . Architectural Design for the New QSDS with Dynamic Iteration Control Motion Estimation Algorithm Targeting HDTV. In: SBCCI2008 - 21st SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2008, Gramado. SBCCI2008 - 21st SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2008. p. 216-221.

  • ZATT, Bruno ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . High Throughput Architecture for H.264/AVC Motion Compensation Sample Interpolator for HDTV. In: SBCCI2008 - 21st SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2008, Gramado. SBCCI2008 - 21st SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. New York: ACM, 2008. p. 228-232.

  • SAMPAIO, Felipe ; REDIESS, Fabiane Konrad ; FONSECA, Carolina ; AGOSTINI, L. V. ; BAMPI, Sergio ; SUSIN, Altamiro . Architectural Design for Forward and Inverse Transforms of H.264/AVC Standard Focusing in the Intra Frame Coder. In: VLSI-SOC 2008 - 16TH IFIP International Conference on Very Large Scale Integration, 2008, Rhodes Island. VLSI-SOC 2008 - 16TH IFIP International Conference on Very Large Scale Integration. Piscataway: IEEE, 2008.

  • ZATT, Bruno ; DINIZ, Cláudio Machdo ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . SystemC Modeling of an H.264/AVC Intra Frame Encoder Architecture. In: VLSI-SOC 2008 - 16TH IFIP International Conference on Very Large Scale Integration, 2008, Rhodes Island. VLSI-SOC 2008 - 16TH IFIP International Conference on Very Large Scale Integration. Piscataway: IEEE, 2008. p. 389-394.

  • CORRÊA, Guilherme Ribeiro ; MESQUITA, Eduardo ; FRANCK, Helen ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . Arquitetura de Somador de Alto Desempenho Baseada no Recálculo Parcial com Carry Invertido.. In: CLEI 2008 - XXXIV Conferencia Latinoamericana de Informática, 2008, Santa Fe. CLEI 2008 - XXXIV Conferencia Latinoamericana de Informática, 2008. p. 1139-1148.

  • PALOMINO, Daniel ; CORRÊA, Guilherme Ribeiro ; DORNELLES, Robson ; SAMPAIO, Felipe ; NOBLE, Diego ; AGOSTINI, L. V. . Implementation and Analysis of Architectures for the 4x4 2-D Forward Hadamard Transform of H.264/AVC.. In: CLEI 2008 - XXXIV Conferencia Latinoamericana de Informática, 2008, Santa Fe. CLEI 2008 - XXXIV Conferencia Latinoamericana de Informática, 2008. p. 1139-1148.

  • SILVA, Thaísa Leal da ; VORTMAN, João Alberto ; AGOSTINI, L. V. ; BAMPI, Sergio ; SUSIN, Altamiro . FPGA Based Design of CAVLC and Exp-Golomb Coders for H.264/AVC Baseline Entropy Coding. In: SPL2007 - III IEEE Southern Conference on Programmable Logic, 2007, Mar del Plata. SPL2007 - III IEEE Southern Conference on Programmable Logic. Piscataway: IEEE, 2007. p. 161-166.

  • ROSA, Vagner ; STAEHLER, W. ; AZEVEDO, Arnaldo ; ZATT, Bruno ; PORTO, Roger Endrigo Carvalho ; AGOSTINI, L. V. ; BAMPI, Sergio ; SUSIN, Altamiro . FPGA Prototyping Strategy for a H.264/AVC Video Decoder. In: RSP 2007 - 18TH IEEE International Workshop on Rapid System Prototyping, 2007, Porto Alegre. RSP 2007 - 18TH IEEE International Workshop on Rapid System Prototyping. Piscataway: IEEE, 2007. p. 174-180.

  • MESQUITA, Eduardo ; CORRÊA, Guilherme Ribeiro ; BRAGA, Matheus ; FRANCK, Helen ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . Reducing TMR Resource Overhead in Hardened Carry-Select Adders. In: LATW2007 - 8th IEEE Latin-American Test Workshop, 2007, Cuzco. LATW2007 - 8th IEEE Latin-American Test Workshop. Lima: PUC Peru, 2007. p. 1-6.

  • AZEVEDO, Arnaldo ; ZATT, Bruno ; AGOSTINI, L. V. ; BAMPI, Sergio . MoCHA: a Bi-Predictive Motion Compensation Hardware for H.264/AVC Decoder Targeting HDTV. In: ISCAS 2007 - IEEE International Symposium on Circuits and Systems, 2007, New Orleans. ISCAS 2007 - IEEE International Symposium on Circuits and Systems. Piscataway: IEEE, 2007. p. 1617-1620.

  • PORTO, Marcelo Schiavon ; BAMPI, Sergio ; SUSIN, Altamiro ; ROSA, Leandro Zanetti Paiva da ; REDIESS, Fabiane Konrad ; PETRY, Rafael ; AGOSTINI, L. V. . Investigation of Motion Estimation Algorithms Targeting High Resolution Digital Video Compression. In: XIII Brazilian Symposium on Multimedia and the Web, 2007, Gramado. XIII Brazilian Symposium on Multimedia and the Web, 2007. p. 111-118.

  • PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, L. V. . High Throughput Architecture for Forward Transforms Module of H.264/AVC Video Coding Standard. In: ICECS2007 - 14th IEEE International Conference on Electronics, Circuits and Systems, 2007, Marrakech. ICECS2007 - 14th IEEE International Conference on Electronics, Circuits and Systems. Piscataway: IEEE, 2007. p. 445-446.

  • ZATT, Bruno ; AZEVEDO, Arnaldo ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . H.264/AVC HDTV Motion Compensation Soft IP. In: IPSoC2007 - IP Based Eletronic System - Conference & Exhibition, 2007, Grenoble. IPSoC2007 - IP Based Eletronic System - Conference & Exhibition, 2007.

  • SILVA, Thaísa Leal da ; DINIZ, Cláudio Machdo ; VORTMANN, João Alberto ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . A Pipelined 8x8 2-D Forward DCT Hardware Architecture for H.264/AVC High Profile Encoder. In: PSIVT 2007 - Pacific-Rim Symposium on Image and Video Technology, 2007, Santiago, Chile. Lecture Notes in Computer Science. Berlin: Springer, 2007. v. 4872. p. 5-15.

  • ZATT, Bruno ; FERREIRA, Valter ; AGOSTINI, L. V. ; WAGNER, Flávio ; SUSIN, Altamiro ; BAMPI, Sergio . Motion Compensation Hardware Accelerator Architecture for H.264/AVC. In: PSIVT2007 - IEEE Pacific Rim Symposium on Image Video and Technology 2007, 2007, Santiago, Chile. Lecture Notes in Computer Science. Berlin: Springer, 2007. v. 4872. p. 24-35.

  • PORTO, Marcelo Schiavon ; SUSIN, Altamiro ; BAMPI, Sergio ; ROSA, Leandro Zanetti Paiva da ; AGOSTINI, L. V. . High Throughput Hardware Architecture for Motion Estimation with 4:1 Pel Subsampling Targeting Digital Television Applications. In: PSIVT2007 - IEEE Pacific Rim Symposium on Image Video and Technology 2007, 2007, Santiago, Chile. Lecture Notes in Computer Science. Berlin: Springer, 2007. v. 4872. p. 36-47.

  • AGOSTINI, L. V. ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva ; BAMPI, Sergio . High Throughput Multitransform and Multiparallelism IP for the H.264/AVC Video Compression Standard. In: ISCAS 2006 - IEEE International Symposium on Circuits and Systems, 2006, Ilha de Kos. ISCAS 2006 - IEEE International Symposium on Circuits and Systems. Piscataway: IEEE, 2006. p. 5417-5422.

  • PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; SILVA, Thaísa Leal da ; ROSA, Leandro Zanetti Paiva da ; GÜNTZEL, José Luis ; BAMPI, Sergio ; SILVA, Ivan Saraiva ; AGOSTINI, L. V. . Forward and Inverse 2-D DCT Architectures for H.264/AVC Video Compression Directed to HDTV. In: SPL2006 - II IEEE Southern Conference on Programmable Logic, 2006, Mar del Plata. FPGA Based Systems. Madrid: Universidad Autonoma de Madrid, 2006.

  • AZEVEDO, Arnaldo ; ZATT, Bruno ; AGOSTINI, L. V. ; BAMPI, Sergio . Motion Compensation Decoder Architecture for H.264/AVC Main Profile Targeting HDTV. In: VLSI-SOC 2006 - 14TH IFIP International Conference on Very Large Scale Integration, 2006, Nice. VLSI-SOC 2006 - 14TH IFIP International Conference on Very Large Scale Integration. Piscataway: IEEE, 2006. p. 52-57.

  • AGOSTINI, L. V. ; AZEVEDO, Arnaldo ; ROSA, Vagner ; BERRIEL, Eduardo ; SANTOS, Tatiana Gadelha dos ; BAMPI, Sergio ; SUSIN, Altamiro . FPGA Design of a H.264/AVC Main Profile Decoder for HDTV. In: FPL 2006 - 16th IEEE International Conference on Field Programmable Logic and Applications, 2006, Madri. FPL 2006 - 16th IEEE International Conference on Field Programmable Logic and Applications. Piscataway: IEEE, 2006. p. 501-506.

  • AGOSTINI, L. V. ; PORTO, Marcelo Schiavon ; GÜNTZEL, José Luis ; PORTO, Roger Endrigo Carvalho ; BAMPI, Sergio . High Throughput FPGA Based Architecture for H.264/AVC Inverse Transforms and Quantization. In: MWSCAS 2006 - 49th IEEE International Midwest Symposium on Circuits and Systems, 2006, San Jose. MWSCAS 2006 - 49th IEEE International Midwest Symposium on Circuits and Systems. Piscatay: IEEE, 2006. p. 281-285.

  • PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; BAMPI, Sergio . Investigação de Algoritmos e Desenvolvimento Arquitetural para a Estimação de Movimento em Compressão de Vídeo Digital. In: CLEI 2006 - XXXII Conferencia Latinoamericana de Informática, 2006, Santiago do Chile. CLEI 2006 - XXXII Conferencia Latinoamericana de Informática, 2006.

  • AGOSTINI, L. V. ; PORTO, Roger Endrigo Carvalho ; BAMPI, Sergio ; ROSA, Leandro Zanetti Paiva da ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva . High Throughput Architecture for H.264/AVC Forward Transforms Block. In: GLSVLSI 2006 - 16th ACM Great Lake Symposium on VLSI, 2006, Philadelphia. GLSVLSI 2006 - 16th ACM Great Lake Symposium on VLSI. New York: ACM, 2006. p. 320-323.

  • FERRÃO, Daniel ; WILKE, Gustavo ; REIS, Ricardo ; NEVES, Carolina Gomes ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . Safe Path-Based Hierarchical Functional Timing Analysis by Considering Block Arrival Times. In: ICCDCS 2006 - VI International Caribbean Conference on Devices, Circuits and Systems, 2006, Playa del Carmen. ICCDCS 2006 - VI International Caribbean Conference on Devices, Circuits and Systems. Los Alamitos: IEEE, 2006. p. 345-349.

  • AGOSTINI, L. V. ; BAMPI, Sergio ; SILVA, Ivan Saraiva . High Throughput Architecture of JPEG Compressor for Color Images Targeting FPGAs. In: ICECS 2006 - 11th IEEE International Conference on Electronics, Circuits, and Systems, 2006, Nice. ICECS 2006 - 11th IEEE International Conference on Electronics, Circuits, and Systems, 2006.

  • NEVES, Carolina Gomes ; BRAGA, Matheus ; FERRÃO, Daniel ; AGOSTINI, L. V. ; REIS, Ricardo ; GÜNTZEL, José Luis . Hierarchical Timing Analysis Using Selective Critical Path Sensitization. In: LATW2005 - 5th IEEE Latin-American Test Workshop, 2005, Salvador. LATW2005 - 5th IEEE Latin-American Test Workshop. Salvador: UFRGS - IM-Sevilla - UFBa, 2005. p. 65-70.

  • AGOSTINI, L. V. ; SILVA, Sandro Vilela da ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Soft and Hard IP Design of a Multiplierless and Fully Pipelined 2-D DCT. In: VLSI-SOC 2005 - 13TH IFIP International Conference on Very Large Scale Integration, 2005, Perth. VLSI-SOC 2005 - 13TH IFIP International Conference on Very Large Scale Integration. Laxenburg: IFIP, 2005. p. 300-305.

  • AZEVEDO, Arnaldo ; AGOSTINI, L. V. ; WAGNER, Flávio ; BAMPI, Sergio ; SOARES, Rodrigo ; SILVA, Ivan Saraiva . Accelerating a Multiprocessor Reconfigurable Architecture with Pipelined VLIW Units. In: RSP 2005 - 16TH IEEE INTERNATIONAL WORKSHOP ON RAPID SYSTEM PROTOTYPING, 2005, Montreal. RSP 2005 - 16TH IEEE INTERNATIONAL WORKSHOP ON RAPID SYSTEM PROTOTYPING. Los Alamitos: IEEE, 2005. p. 255-257.

  • PORTO, Marcelo Schiavon ; SILVA, Thaisa Leal da ; PORTO, Roger Endrigo Carvalho ; AGOSTINI, L. V. ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Design Space Exploration on the H.264 4x4 Hadamard Transform. In: 23rd NORCHIP Conference, 2005, Oulu. 23rd NORCHIP Conference. Los Alamitos: IEEE, 2005. p. 188-191.

  • AZEVEDO, Arnaldo ; ZATT, Bruno ; AGOSTINI, L. V. ; BAMPI, Sergio . Motion Compensation Sample Processing for HDTV H.264/AVC Decoder. In: 23rd NORCHIP Conference, 2005, Oulu. 23rd NORCHIP Conference. Los Alamitos: IEEE, 2005. p. 110-113.

  • AGOSTINI, L. V. ; PORTO, Roger Endrigo Carvalho ; BAMPI, Sergio ; SILVA, Ivan Saraiva . A FPGA Based Design of a Multiplierless and Fully Pipelined JPEG Compressor. In: DSD 2005 - 8th EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN, 2005, Porto. DSD 2005 - 8th EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN. Los Alamitos: IEEE, 2005. p. 210-213.

  • AGOSTINI, L. V. ; PORTO, Roger Endrigo Carvalho . Project Space Exploration on the 2-D DCT Architecture of a JPEG Compressor Directed to FPGA Implementation. In: DATE 2004 - Design, Automation & Test in Europe, 2004, Paris. DATE 2004 - Design, Automation & Test in Europe. Los Alamitos: IEEE, 2004. v. 3. p. 224-229.

  • AGOSTINI, L. V. ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Pipelined Entropy Coders for JPEG Compression. In: SBCCI2002 - XIV SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2002, Porto Alegre. SBCCI2002 - 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Los Alamitos: IEEE, 2002. p. 203-208.

  • AGOSTINI, L. V. ; STEMMER, G. H. ; BAMPI, Sergio ; REIS, Ricardo . A Dedicated 20 x 3 bit Multiplier Using the Recoding Principle for Echo Cancellation. In: DATE 2001 - Design, Automation & Test in Europe - Designer´s Forum, 2001, Munich. DATE 2001 - Design, Automation & Test in Europe - Designer´s Forum, 2001. p. 73-76.

  • AGOSTINI, L. V. ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Pipelined Fast 2-D DCT Architecture for JPEG Image Compression. In: SBCCI 2001 - XIV Symposium on Integrated Circuits and Systems Design, 2001, Pirenópolis. SBCCI 2001 - XIV Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE, 2001. p. 226-231.

  • AGOSTINI, L. V. ; BAMPI, Sergio . Integrated Digital Architecture for JPEG Image Compression. In: ECCTD 2001 - European Conference on Circuit Theory and Design, 2001, Espoo. ECCTD 2001 - European Conference on Circuit Theory and Design. Helsinki: Helsinki University of Technology, 2001. v. 3. p. 181-184.

  • CARRO, L. ; AGOSTINI, L. V. ; PACHECO, R. V. ; LUBASZEWSKI, M. . Using Reconfigurability Features to Break Down Test Costs: a Case Study. In: LATW2000 - 1st IEEE Latin-American Test Workshop, 2000, Rio de Janeiro. LATW2000 - 1st IEEE Latin-American Test Workshop - Digest of Papers. Los Alamitos: IEEE, 2000. v. 1. p. 209-214.

  • AGOSTINI, L. V. ; STEMMER, G. H. ; PRADO, A. R. ; PACHECO, R. V. ; CAMPOS, T. J. ; BAMPI, Sergio ; REIS, Ricardo . SisECO: Design of an Echo-Canceling IC for Base Band Modems. In: SBCCI2000 - XIII SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2000, Manaus - AM. SBCCI2000 - XIII SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN - Chip in the Jungle. Los Alamitos: IEEE, 2000. p. 216-221.

  • STEMMER, G. H. ; AGOSTINI, L. V. ; CAMPOS, T. J. ; SUZIM, A. ; CARRO, L. . Modeling and Simulation of a Heterogeneous Embedded System. In: SBMicro 2000 - XV International Conference on Microelectronics and Packaging, 2000, Manaus - AM. XV SBMicro - INTERNATIONAL CONFERENCE ON MICROELECTRONICS AND PACKAGING. São Paulo: SBMicro, 2000. p. 238-243.

  • CORREA, Guilherme ; DALLOGLIO, PARGLES ; PALOMINO, Daniel ; Agostini, Luciano . Online Machine Learning for Fast Coding Unit Decisions in HEVC. In: 2019 Data Compression Conference (DCC), 2019, Snowbird. 2019 Data Compression Conference (DCC). Piscataway: IEEE, 2019. p. 564.

  • STORCH, IAGO ; ZATT, Bruno ; Agostini, Luciano ; DA SILVA CRUZ, LUIS ALBERTO ; PALOMINO, Daniel . FastIntra360: A Fast Intra-Prediction Technique for 360-Degrees Video Coding. In: 2019 Data Compression Conference (DCC), 2019, Snowbird. 2019 Data Compression Conference (DCC). Piscataway: IEEE, 2019. p. 605.

  • STORCH, I. ; ZATT, Bruno ; AGOSTINI, L. V. ; CORRÊA, G. ; PALOMINO, D. M. . HEVC Video Coding Using Decision Trees for a Memory-Friendly Tiles Workload Balance. In: 34rd South Symposium on Microelectronics, 2019, Pelotas. 34rd South Symposium on Microelectronics. Porto Alegre: SBC, 2019. p. 79-82.

  • BUBOLZ, THIAGO ; CONCEICAO, R. ; GRELLERT, MATEUS ; ZATT, Bruno ; AGOSTINI, L. V. ; CORRÊA, G. . Energy-Aware HEVC Transrating based on Frame Partitioning Inheritance. In: SForum 2018 - Student Forum on Microelectronics, 2018, Bento Gonçalves. SForum 2018 - Student Forum on Microelectronics. São Paulo: SBMicro, 2018. p. 1-4.

  • STORCH, I. ; PALOMINO, D. M. ; ZATT, Bruno ; AGOSTINI, L. V. . High Speedup Tiling Algorithm for Parallel HEVC Encoding. In: SIM 2011 - XXXII Simpósio Sul de Microeletrônica, 2017, Rio Grande. SIM 2011 - XXXII Simpósio Sul de Microeletrônica, 2017. p. 1-4.

  • PENNY, W. ; PORTO, Marcelo ; AGOSTINI, L. V. ; ZATT, Bruno . A Hardware Architecture for an HEVC Motion Compensation Luminance Interpolator. In: XXX Simpósio Sul de Microeletrônica, 2015, Santa Maria. XXX Simpósio Sul de Microeletrônica, 2015. p. 1-4.

  • CAMPOS, A. ; CONCEICAO, R. ; Zatt, Bruno ; PORTO, MARCELO ; AGOSTINI, L. V. . Hardware Design for HEVC-based Adaptive Loop Filter. In: SForum 2014 - Student Forum on Microelectronics, 2014, Aracajú. SForum 2014 - MicroelectronicsStudent Forum, 2014. p. 1-4.

  • SAMPAIO, Felipe ; ZATT, Bruno ; AGOSTINI, L. V. ; BAMPI, S. . Energy-Efficient Memory Hierarchy for Motion and Disparity Estimation in Multiview Video Coding. In: XXVIII Simpósio Sul de Microeletrônica, 2013, Porto Alegre. XXVIII Simpósio Sul de Microeletrônica, 2013. p. 1-4.

  • CRISTANI, CASSIO ; DALLOGLIO, PARGLES ; PORTO, MARCELO ; AGOSTINI, L. V. . New Quarter Random Search Motion Estimation Algorithm: A Great Quality-Cost Trade-Off. In: SForum 2012 - Microelectronics Student Forum, 2012, Brasília. SForum 2012 - Microelectronics Student Forum, 2012. p. 1-4.

  • Domingues, J. S. ; POSSANI, V. N. ; SILVEIRA, D. ; ROSA JR, L. S. ; AGOSTINI, L. V. . High Throughput 4x4 and 8x8 SATD Similarity Criteria Architectures for Video Coding Application. In: Designers Forum of SPL 2011 - VII Southern Conference on Programmable Logic, 2011, Córdoba. Designers Forum of SPL 2011 - VII Southern Conference on Programmable Logic, 2011.

  • SILVA, M. G. ; SAMPAIO, Felipe ; MATOS, J. C. B. ; AGOSTINI, L. V. . Multilevel Data Reuse Scheme for Off-Chip Memory Accesses Reduction Applied to a Motion Estimation Architecture. In: SIM 2011 - XXVI Simpósio Sul de Microeletrônica, 2011, São Leopoldo. SIM 2011 - XXVI Simpósio Sul de Microeletrônica, 2011.

  • CRISTANI, C. R. ; OGLIO, P. D. ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, L. V. . A Fast Random Based Motion Estimation Search Algorithm. In: SForum 2011 - Student Forum on Microelectronics, 2011, João Pessoa. SForum 2011 - Student Forum on Microelectronics, 2011.

  • PORTO, Roger Endrigo Carvalho ; BAMPI, Sergio ; AGOSTINI, L. V. . Arquitetura em Hardware para a Estimação de Movimento de Blocos de Tamanhos Variáveis do Padrão H.264/AVC. In: XVI Workshop Iberchip, 2010, Foz do Iguaçu. XVI Workshop Iberchip, 2010. p. 1-6.

  • SAMPAIO, Felipe ; SANCHEZ, G. ; DORNELLES, Robson ; AGOSTINI, L. V. . Avaliação de Eficiência e Desenvolvimento de Arquiteturas para o Cálculo do SSD Segundo o Padrão H.264/AVC. In: XVI Workshop Iberchip, 2010, Foz do Iguaçu. XVI Workshop Iberchip, 2010. p. 1-6.

  • CORREA, M. M. ; SCHOENKNECHT, M. T. ; DORNELLES, Robson ; AGOSTINI, L. V. . Desenvolvimento de uma Arquitetura para Interpolação de Half-Pixels segundo o padrão H.264/AVC. In: XVI Workshop Iberchip, 2010, Foz do Iguaçu. XVI Workshop Iberchip, 2010. p. 1-6.

  • PORTO, Roger Endrigo Carvalho ; BAMPI, Sergio ; AGOSTINI, L. V. . Hardware Design for Fast Intermode Decision and for Residues Generaton in a Variable Block Size Motion Estimation Compliant with the H.264/AVC Video Coding Standard. In: VI Southern Programmable Logic Conference, 2010, Porto de Galinhas. VI Southern Programmable Logic Conference. P: IEEE, 2010. p. 183-186.

  • SANCHEZ, G. ; SAMPAIO, Felipe ; DORNELLES, Robson ; AGOSTINI, L. V. . Efficiency Evaluation and Architecture Design of SSD Unities for the H.264/AVC Standard. In: VI Southern Programmable Logic Conference, 2010, Porto de Galinhas. VI Southern Programmable Logic Conference. Recife: Editora Universitária UFPE, 2010. p. 171-174.

  • CORREA, M. M. ; SCHOENKNECHT, M. T. ; AGOSTINI, L. V. . A Dedicated Hardware Solution for the H.264/AVC Half-Pixel Interpolation Unit. In: SIM 2010 - XXV Simpósio Sul de Microeletrônica, 2010, Porto Alegre. SIM 2010 - XXV Simpósio Sul de Microeletrônica. Porto Alegre: PUC-RS, 2010.

  • DORNELLES, Robson ; AGOSTINI, L. V. . A Low Cost Real Time Motion Estimation/Compensation Architecture for the H.264/AVC Video Coding Standard. In: SIM 2010 - XXV Simpósio Sul de Microeletrônica, 2010, Porto Alegre. SIM 2010 - XXV Simpósio Sul de Microeletrônica. Porto Alegre: PUC-RS, 2010.

  • CORRÊA, Guilherme Ribeiro ; AGOSTINI, L. V. ; CRUZ, Luís Alberto . Filtro Redutor de Efeito de Bloco Entre Camadas do Padrão H.264/AVC Escalável. In: XV Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip, 2009. p. 561-566.

  • DORNELLES, Robson ; PALOMINO, Daniel ; SAMPAIO, Felipe ; BAMPI, Sergio ; AGOSTINI, L. V. . Modelos Arquiteturais de Alto Desempenho para as Transformadas 4x4 Diretas e Inversas do Padrão H.264/AVC. In: XV Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip, 2009. p. 195-200.

  • SAMPAIO, Felipe ; PALOMINO, Daniel ; DORNELLES, Robson ; BAMPI, Sergio ; AGOSTINI, L. V. . Arquitetura Dedicada para o Loop de Transformadas e Quantização para a Predição Intra-Quadros do Padrão H.264/AVC. In: XV Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip, 2009. p. 550-555.

  • ROSA, Leandro Zanetti Paiva da ; MATOS, Débora ; PORTO, Marcelo Schiavon ; SUSIN, Altamiro ; BAMPI, Sergio ; AGOSTINI, L. V. . Arquitetura de Alto Desempenho para o Algoritmo de Estimação de Movimento SDS-DIC com Múltiplos Quadros de Referência. In: XV Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip, 2009. p. 567-572.

  • PORTO, Roger Endrigo Carvalho ; AGOSTINI, L. V. ; BAMPI, Sergio . H.264/AVC Variable Block Size Motion Estimation for Real-Time 1080HD Video Encoding. In: 24º Simpósio Sul de Microeletrônica, 2009, Pelotas. 24º Simpósio Sul de Microeletrônica. Pelotas: Editora e Gráfica Universitária, 2009. v. 1. p. 215-218.

  • SAMPAIO, Felipe ; PALOMINO, Daniel ; DORNELLES, Robson ; AGOSTINI, L. V. . Dedicated Architecture for the T/Q/IQ/IT Loop Focusing the H.264/AVC Intra Prediction. In: 24º Simpósio Sul de Microeletrônica, 2009, Pelotas. 24º Simpósio Sul de Microeletrônica. Pelotas: Editora e Gráfica Universitária, 2009. v. 1. p. 223-226.

  • DINIZ, Cláudio Machdo ; ZATT, Bruno ; AGOSTINI, L. V. ; BAMPI, Sergio . A Real Time H.264/AVC Main Profile Intra Frame Prediction Hardware Architecture for High Definition Video Coding. In: 24º Simpósio Sul de Microeletrônica, 2009, Pelotas. 24º Simpósio Sul de Microeletrônica. Pelotas: Editora e Gráfica Universitária, 2009. v. 1. p. 227-230.

  • ZATT, Bruno ; DINIZ, Cláudio Machdo ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . System C Modeling of an H.264/AVC Intra Frame Video Encoder. In: 24º Simpósio Sul de Microeletrônica, 2009, Pelotas. 24º Simpósio Sul de Microeletrônica. Pelotas: Editora e Gráfica Universitária, 2009. v. 1. p. 251-254.

  • SAMPAIO, Felipe ; FONSECA, Carolina ; REDIESS, Fabiane Konrad ; BAMPI, Sergio ; AGOSTINI, L. V. . Desenvolvimento de uma Arquitetura Paralela para a Hadamard 2-D 2x2 do Padrão H.264/AVC. In: Iberchip2008 - XIV Taller Iberchip 2008, 2008, Puebla. Iberchip2008 - XIV Taller Iberchip 2008, 2008.

  • VORTMANN, João Alberto ; SILVA, Thaísa Leal da ; BAMPI, Sergio ; SUSIN, Altamiro ; AGOSTINI, L. V. . Arquitetura Dedicada à Decodificação dos Níveis do CAVLC Definido no Padrão H.264/AVC de Compressão de Vídeo. In: Iberchip2008 - XIV Taller Iberchip 2008, 2008, Puebla. Iberchip2008 - XIV Taller Iberchip 2008, 2008.

  • VORTMANN, João Alberto ; PETRY, Rafael ; AGOSTINI, L. V. ; CAVALHEIRO, G. G. . Exploração da Multiprogramação Leve no Processo de Estimação de Movimento utilizando OpenMP. In: ERAD 2008 - VIII Escola Regional de Alto Desempenho, 2008, Santa Cruz do Sul. ERAD 2008 - VIIIEscola Regional de Alto Desempenho, 2008. v. 8. p. 229-232.

  • CORRÊA, Guilherme Ribeiro ; REDIESS, Fabiane Konrad ; AGOSTINI, L. V. ; CAVALHEIRO, G. G. . Aplicação de Técnicas de Processamento Paralelo no Algoritmo Full Search de Estimação de Movimento. In: ERAD 2008 - VIII Escola Regional de Alto Desempenho, 2008, Santa Cruz do Sul. ERAD 2008 - VIIIEscola Regional de Alto Desempenho, 2008. v. 8. p. 205-208.

  • CORRÊA, Guilherme Ribeiro ; FRANCK, Helen ; MESQUITA, Eduardo ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . Transient Fault-Tolerant Fast Adders Implemented in FPGAS. In: SForum 2008 - VIII Microelectronics Students Forum, 2008, Gramado. SForum 2008 - VIII Microelectronics Students Forum, 2008.

  • SAMPAIO, Felipe ; DORNELLES, Robson ; PALOMINO, Daniel ; CORRÊA, Guilherme Ribeiro ; NOBLE, Diego ; AGOSTINI, L. V. . Architectural Templates for the 4x4 Transforms Of the H.264/AVC Standard Targeting the Intra Prediction Coder. In: SForum 2008 - VIII Microelectronics Students Forum, 2008, Gramado. SForum 2008 - VIII Microelectronics Students Forum, 2008.

  • SAMPAIO, Felipe ; DORNELLES, Robson ; PALOMINO, Daniel ; CORRÊA, Guilherme Ribeiro ; NOBLE, Diego ; AGOSTINI, L. V. . Architectural Templates for the 4X4 Transforms of the H.264/AVC Standard targeting the Intra Prediction Coder. In: SForum 2008 - Student Forum on Microelectronics, 2008, Gramado. SForum 2008 - Student Forum on Microelectronics, 2008, Gramado, 2008.

  • CORRÊA, Guilherme Ribeiro ; FRANCK, Helen ; MESQUITA, Eduardo ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . Set-Tolerant Fast Adders Implemented in FPGAs. In: SForum 2008 - Student Forum on Microelectronics, 2008, Gramado. SForum 2008 - Student Forum on Microelectronics, 2008, Gramado, 2008.

  • VORTMANN, João Alberto ; PETRY, Rafael ; CORRÊA, Guilherme Ribeiro ; REDIESS, Fabiane Konrad ; AGOSTINI, L. V. ; CAVALHEIRO, G. G. . Estimação de Movimento com Multiprogramação Leve. In: IX Workshop em Sistemas Computacionais de Alto Desempenho, 2008, Campo Grande. Anais IX Simpósio em Sistemas Computacionais - WSCAD, 2008.

  • MESQUITA, Eduardo ; FRANCK, Helen ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . RIC Fast Adder and Its Set-Tolerant Implementation in FPGAS. In: FPL 2007 - 17th IEEE International Conference on Field Programmable Logic and Applications, 2007, Amsterdam. FPL 2007 - 17th IEEE International Conference on Field Programmable Logic and Applications. Piscataway: IEEE, 2007. p. 638-641.

  • REDIESS, Fabiane Konrad ; GÜNTZEL, José Luis ; AGOSTINI, L. V. ; BAMPI, Sergio . A Motion Compensation Architecture Design and Prototyping Targeting SDTV Frames for H.264/AVC Standard. In: SPL2007 - III IEEE Southern Conference on Programmable Logic - Designer Forum, 2007, Mar del Plata. SPL2007 - III Southern Conference on Programmable Logic - Designer Forum:. Madri: Universidad Autonoma de Madrid, 2007. p. 37-40.

  • MESQUITA, Eduardo ; FRANCK, Helen ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . Soft Error Tolerant Carry-Select Adders Implemented into Altera FPGAS. In: SPL2007 - III IEEE Southern Conference on Programmable Logic, 2007, Mar del Plata. SPL2007 - III Southern Conference on Programmable Logic. Piscataway: IEEE, 2007. p. 199-202.

  • ZATT, Bruno ; AZEVEDO, Arnaldo ; AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . Memory Hierarchy Targeting Bi-Predictive Motion Compensation for H.264/AVC Decoder. In: ISVLSI 2007 - IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. ISVLSI 2007 - IEEE Computer Society Annual Symposium on VLSI. Piscataway: IEEE, 2007. p. 445-446.

  • ZATT, Bruno ; AZEVEDO, Arnaldo ; AGOSTINI, L. V. ; BAMPI, Sergio . Preditor de Vetores de Movimento para o Padrão H.264/AVC Perfil Main. In: XIII Taller IBERCHIP, 2007, Lima. XIII Taller IBERCHIP, 2007. p. 1-6.

  • REDIESS, Fabiane Konrad ; GÜNTZEL, José Luis ; BAMPI, Sergio ; AGOSTINI, L. V. . Desenvolvimento Arquitetural para a Compensação de Movimento do Padrão H.264/AVC. In: XIII Taller IBERCHIP, 2007, Lima. XIII Taller IBERCHIP, 2007. p. 1-6.

  • PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; KASTENSMIDT, F. ; LUBASZEWSKI, M. ; AGOSTINI, L. V. ; BAMPI, Sergio . Arquitetura Completamente Paralela para o Bloco das Transformadas Diretas do Padrão H.264/AVC de Compressão de Vídeo. In: XIII Taller IBERCHIP, 2007, Lima. XIII Taller IBERCHIP, 2007. p. 1-6.

  • SILVA, Thaísa Leal da ; VORTMAN, João Alberto ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva ; BAMPI, Sergio ; AGOSTINI, L. V. . Arquitetura de Hardware Dedicada para a Decodificação Exp-Golomb do Padrão H.264 de Compressão de Vídeo. In: XII Workshop IBERCHIP, 2006, San José. XII Workshop IBERCHIP. Sevilha: Iberchip, 2006. p. 277-278.

  • SILVA, Andre Marcelo Coelho da ; SILVA, Thaísa Leal da ; PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva ; BAMPI, Sergio ; AGOSTINI, L. V. . Exploração no Espaço de Projeto da Hadamard 4x4 Direta do Padrão de Compressão de Vídeo H.264/AVC. In: XII Workshop IBERCHIP, 2006, San José. XII Workshop IBERCHIP. Sevilha: Iberchip, 2006. p. 99-102.

  • CAMARATTA, Giovano ; DAITX, Fábio ; AGOSTINI, L. V. ; BAMPI, Sergio . Avaliação dos Impactos do Uso de Somadores como Macro Functions em um Projeto de Compressor JPEG. In: XII Workshop IBERCHIP, 2006, San José. XII Workshop IBERCHIP. Sevilha, Espanha: Iberchip, 2006.

  • PORTO, Marcelo Schiavon ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva ; BAMPI, Sergio ; AGOSTINI, L. V. . Investigação de Algorítmos e Proposta Arquitetural para a Estimação de Movimento Direcionada à Vídeos de Alta Resolução. In: XII Workshop IBERCHIP, 2006, San José. XII Workshop IBERCHIP. Sevilha: Iberchip, 2006. p. 61-64.

  • AGOSTINI, L. V. ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Arquitetura Multi-Transformada de Alto Desempenho com Paralelismo Programável e Direcionada para o Padrão de Compressão de Vídeo H.264/AVC. In: XII Workshop IBERCHIP, 2006, San José. XII Workshop IBERCHIP. Sevilha: Iberchip, 2006. p. 91-94.

  • PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva ; BAMPI, Sergio ; AGOSTINI, L. V. . Quantização Direta e Inversa de Alta Performance para a Compressão de Vídeo H.264/AVC Direcionada para HDTV. In: XII Workshop IBERCHIP, 2006, San José. XII Workshop IBERCHIP. Sevilha: Iberchip, 2006. p. 95-98.

  • ROSA, Leandro Zanetti Paiva da ; SILVA, Thaísa Leal da ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva ; BAMPI, Sergio ; AGOSTINI, L. V. . Projeto de Arquiteturas Síncronas e de Alto Desempenho para os Blocos das Transformadas Diretas e Inversas da Compressão H.264/AVC. In: XII Workshop IBERCHIP, 2006, San José. XII Workshop IBERCHIP. Sevilha: Iberchip, 2006. p. 87-90.

  • SILVA, Thaísa Leal da ; VORTMAN, João Alberto ; GÜNTZEL, José Luis ; BAMPI, Sergio ; AGOSTINI, L. V. . Entropy Coder Architectures for H.264/AVC Baseline Profile. In: SForum 2006 - Student Forum on Microelectronics, 2006, Ouro Preto. SForum 2006 - Student Forum on Microelectronics. Porto Alegre: SBC - SBMicro, 2006.

  • VORTMAN, João Alberto ; SILVA, Thaísa Leal da ; GÜNTZEL, José Luis ; BAMPI, Sergio ; SILVA, Ivan Saraiva ; AGOSTINI, L. V. . Dedicated Hardware Architectures for H.264/AVC Exp-Golomb Coding and Decoding. In: SIM2006 - XXI South Symposium on Microeletronics, 2006, Porto Alegre. SIM2006 - XXI South Symposium on Microeletronics. Porto Alegre: UFRGS, 2006. p. 129-132.

  • AGOSTINI, L. V. ; BAMPI, Sergio . FPGA Based Architectures for H.264/AVC Video Compression Standard. In: FPL 2006 - 16th IEEE International Conference on Field Programmable Logic and Applications, 2006, Madrid. FPL 2006 - IEEE International Conference on Field Programmable Logic and Applications: PhD Forum. Piscataway: IEEE, 2006. p. 957-958.

  • ZATT, Bruno ; AZEVEDO, Arnaldo ; AGOSTINI, L. V. ; BAMPI, Sergio . Validação de uma Arquitetura para Compensação de Movimento Segundo o Padrão H.264/AVC. In: XII Workshop IBERCHIP, 2006, San José. XII Workshop IBERCHIP. Sevilha: Iberchip, 2006. p. 83-86.

  • SILVA, Thaisa Leal da ; PORTO, Roger Endrigo Carvalho ; GUNTZEL, José Luis ; AGOSTINI, L. V. . Desenvolvimento e Validação das Interfaces BVCI para o Reuso de Blocos de Hardware. In: XI Workshop IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP. Sevilha: Iberchip, 2005. p. 239-242.

  • PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis ; AGOSTINI, L. V. . Projeto, Síntese e Simulação das Interfaces de Reuso de Hardware do Padrão OCP (Open Core Protocol). In: XI Workshop IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP. Sevilha: Iberchip, 2005. p. 251-254.

  • PORTO, Roger Endrigo Carvalho ; NEVES, Bruno Silveira ; GÜNTZEL, José Luis ; AGOSTINI, L. V. . Increasing the Image Quality in a JPEG Compressor through Arithmetic Error Minimization. In: XI Workshop IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP. Sevilha: Iberchip, 2005. p. 90-93.

  • SILVA, Thaísa Leal da ; MATEUS, Gustavo Pereira ; BERARDI, Rita Cristina ; SAWABE, Érico ; BLASCO, Ezequiel ; GÜNTZEL, José Luis ; AGOSTINI, L. V. . Exploração do Espaço de Projeto em Arquiteturas para Cálculo da Raiz Quadrada Inteira. In: XI Workshop IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP. Sevilha: Iberchip, 2005. p. 158-161.

  • PORTO, Marcelo Schiavon ; SILVA, Andre Marcelo Coelho da ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis ; AGOSTINI, L. V. . Impactos do uso de Diferentes Arquiteturas de Somadores em FPGAS Altera. In: XI Workshop IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP. Sevilha: Iberchip, 2005. p. 134-137.

  • PORTO, Marcelo Schiavon ; SILVA, Thaisa Leal da ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis ; SILVA, Ivan Saraiva ; BAMPI, Sergio ; AGOSTINI, L. V. . Design and Comparison between PVCI, BVCI and OCP Hardware Reuse Interfaces Mapped to FPGA. In: SForum 2005 - Student Forum on Microelectronics, 2005, Florianópolis. SForum 2005 - Student Forum on Microelectronics, 2005.

  • PORTO, Roger Endrigo Carvalho ; AGOSTINI, L. V. . Experimentos com Somadores Rápidos para Uso na DCT 2-D. In: X Workshop IBERCHIP, 2004, Cartegena de Indias. X Workshop IBERCHIP. Sevilha: Iberchip, 2004.

  • SILVA, Thaisa Leal da ; PORTO, Roger Endrigo Carvalho ; TAVARES, Rodrigo Araújo ; AGOSTINI, L. V. . Experimentos com a Interface de Reuso PVCI em uma DCT 2-D Direcionada para a Compressão JPEG. In: X Workshop IBERCHIP, 2004, Cartagena de Indias. X Workshop IBERCHIP. Sevilha: Iberchip, 2004.

  • SILVA, Thaisa Leal da ; AGOSTINI, L. V. . Experimentos com a Interface BVCI e com Projetos de Sistemas em Chip Baseados no Reuso de Hardware. In: X Workshop IBERCHIP, 2004, Cartagena de Indias. X Workshop IBERCHIP. Sevilha: Iberchip, 2004.

  • PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . Experimentos com o Padrão de Reuso de Hardware OCP (Open Core Protocol). In: X Workshop IBERCHIP, 2004, Cartagena de Índias. X Workshop IBERCHIP. Sevilha: Iberchip, 2004.

  • AGOSTINI, L. V. ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Conversor de Espaço de Cores Paralelo para a Compressão de Imagens JPEG. In: IX Workshop IBERCHIP, 2003, Havana. IX Workshop IBERCHIP - IWS'2003. Sevilha: Iberchip, 2003.

  • NEVES, Bruno Silveira ; AGOSTINI, L. V. . Error Minimization of 2-D DCT and Quantization Operations for a Gray Scale Images JPEG Compressor. In: III Student Forum on Microelectronics, 2003, São Paulo. III Student Forum on Microelectronics. São Paulo: SBC - SBMicro, 2003.

  • PORTO, Roger Endrigo Carvalho ; AGOSTINI, L. V. . Design of Adder Architectures for JPEG Compression. In: III Student Forum on Microelectronics, 2003, São Paulo. III Student Forum on Microelectronics. São Paulo: SBC - SBMicro, 2003.

  • AGOSTINI, L. V. ; SILVA, Ivan Saraiva ; BAMPI, Sergio . Projeto de Arquitetura de Codificador de Entropia para Compressão JPEG de Imagens em Tons de Cinza. In: VIII Workshop IBERCHIP, 2002, Guadalajara. VIII Workshop IBERCHIP. Sevilha: Iberchip, 2002.

  • AGOSTINI, L. V. ; BAMPI, Sergio . Arquitetura Integrada para Conversor de Espaço de Cores e Downsampler para a Compressão de Imagens JPEG. In: VII WORKSHOP IBERCHIP, 2001, Montevidéo. VII WORKSHOP IBERCHIP. Sevilha: Iberchip, 2001.

  • AGOSTINI, L. V. ; BAMPI, Sergio . Projeto de uma Arquitetura de DCT 1D para a Compressão de Imagens JPEG. In: VII WORKSHOP IBERCHIP, 2001, Montevidéo. VII WORKSHOP IBERCHIP. Sevilha: Iberchip, 2001.

  • AGOSTINI, L. V. ; PRADO, A. R. . Caipirinha: A Free Graphical Viewer for Berkeley Spice. In: I Student Forum on Microelectronics, 2001, Pirenópolis - GO. I Student Forum on Microelectronics. Porto Alegre: SBC - SBMicro, 2001. p. 5-8.

  • PRADO, A. R. ; STEMMER, G. H. ; AGOSTINI, L. V. ; PACHECO, R. V. ; REIS, Ricardo ; BAMPI, Sergio . Projeto de um Circuito Cancelador de Eco - SisECO. In: VI Workshop IBERCHIP, 2000, São Paulo. VI Workshop IBERCHIP. Sevilha: Iberchip, 2000. p. 307-316.

  • AGOSTINI, L. V. ; STEMMER, G. H. ; CAMPOS, T. J. ; SUZIM, A. ; CARRO, L. . Implementação de Filtros Adaptativos para Cancelamento de Eco. In: VI Workshop IBERCHIP, 2000, São Paulo. VI Workshop IBERCHIP. Sevilha: Iberchip, 2000. p. 551-559.

  • BERTASI, D. ; ZIMMERMANN, F. O. ; AGOSTINI, L. V. ; PACHECO, R. V. ; SUZIM, A. ; CARRO, L. . Estudo de Cores a partir da Arquitetura Parte Operativa 2901. In: VI Workshop IBERCHIP, 2000, São Paulo. VI Workshop IBERCHIP. Sevilha: Iberchip, 2000. p. 563-572.

  • POVALA, G. ; AMARAL, LIVIA ; SILVEIRA, D. ; PORTO, Marcelo ; ZATT, Bruno ; AGOSTINI, L. V. . Compressor de Quadros de Referência de Alta Eficiência para Codificadores de Vídeo de Alta Definição. In: XXIV Congresso de Iniciação Científica da UFPel, 2015, Pelotas. XXIV Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2015. p. 1-4.

  • SILVEIRA, D. ; POVALA, G. ; AMARAL, L. ; ZATT, Bruno ; AGOSTINI, L. V. ; PORTO, MARCELO . Arquitetura VLSI de Baixa Potência para um Compressor de Quadros de Referência. In: XVI Encontro de Pós-Graduação da UFPel, 2014, Pelotas. XVI Encontro de Pós-Graduação da UFPel. Pelotas: UFPel, 2014. p. 1-4.

  • AFONSO, VLADIMIR ; MAICH, HENRIQUE ; AGOSTINI, LUCIANO ; FRANCO, DENIS . Simplified HEVC FME Interpolation Unit Targeting a Low Cost and High Throughput Hardware Design. In: 2013 Data Compression Conference (DCC), 2013, Snowbird. 2013 Data Compression Conference. p. 473.

  • SOUZA, J. CLAUDIO ; CONCEICAO, R. ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, L. V. . Desenvolvimento em Hardware de Arquiteturas Otimizadas para as Transformadas Discretas dos Cossenos Segundo o Padrão HEVC de Codificação de Vídeo. In: XXII Congresso de Iniciação Científica da UFPel, 2013, Pelotas. XXII Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2013. p. 1-4.

  • MAICH, H. ; AFONSO, V. ; ZATT, Bruno ; AGOSTINI, L. V. ; PORTO, MARCELO . Desenvolvimento de Arquitetura para Estimação de Movimento Fracionária do Padrão HEVC. In: XXII Congresso de Iniciação Científica da UFPel, 2013, Pelotas. XXII Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2013. p. 1-4.

  • JESKE, R. G. ; SOUZA JR., J. C. ; CONCEICAO, R. ; MATTOS, JULIO ; AGOSTINI, L. V. . Projeto em Hardware com Baixo Custo e Elevada Taxa de Processamento para a Transformada DCT 16x16 do Padrão Emergente de Codificação de Vídeos HEVC. In: XIV Encontro de Pós Graduação da UFPel, 2012, Pelotas. XIV Encontro de Pós Graduação da UFPel. Pelotas: UFPel, 2012. p. 1-4.

  • AFONSO, V. ; AGOSTINI, L. V. ; FRANCO, DENIS . Projeto de Hardware Com Elevada Taxa de Processamento Para Estimação de Movimento Fracionária Segundo o Padrão HEVC. In: XIV Encontro de Pós-Graduação da UFPel, 2012, Pelotas. XIV Encontro de Pós-Graduação da UFPel. Pelotas: UFPel, 2012. p. 1-4.

  • POSSANI, V. N. ; Souza, R. S. ; AGOSTINI, L. V. ; MARQUES, F. ; ROSA JR, L. S. . NSP Kernel Finder - Uma Metodologia para Geração de Redes de Transistores Não-Série-Paralelas para a Tecnologia CMOS. In: XXI Congresso de Iniciação Científica da UFPel, 2012, Pelotas. XXI Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2012. p. 1-4.

  • CORREA, M. M. ; SANCHEZ, G. ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . Arquitetura para Estimação de Movimento do Padrão H.264/AVC com Algoritmo Diamond Search e Precisão de Quarterpixel. In: CIC 2011 - XX Congresso de Iniciação Científica da UFPel, 2011, Pelotas. CIC 2011 - XX Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2011.

  • POSSANI, V. N. ; Domingues, J. S. ; Souza, R. S. ; AGOSTINI, L. V. ; MARQUES, F. ; ROSA JR, L. S. . Otimizações em Redes de Transistores Usando uma Estratégia de Compartilhamento de Arestas em uma Estrutura de Grafo. In: CIC 2011 - XX Congresso de Iniciação Científica da UFPel, 2011, Pelotas. CIC 2011 - XX Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2011.

  • CORREA, M. M. ; SANCHEZ, G. ; PORTO, MARCELO ; AGOSTINI, L. V. . Arquitetura para Estimação de Movimento do Padrão H.264/AVC com Algoritmo Diamond Search e Precisão de Quarter-Pixel. In: XX Congresso de Iniciação Científica da UFPel, 2011, Pelotas. XX Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2011. p. 1-4.

  • POSSANI, V. N. ; Domingues, J. S. ; AGOSTINI, L. V. ; MARQUES, F. ; ROSA JR, L. S. . Otimizações em Redes de Transistores Usando um Método de Compartilhamento de Arestas em uma Estrutura de Grafo. In: XX Congresso de Iniciação Científica da UFPEL, 2011, Pelotas. XX Congresso de Iniciação Científica da UFPEL. Pelotas: UFPel, 2011. p. 1-4.

  • BECKMANN, M. ; GONCALVES, J. L. ; DINIZ, E. ; AGOSTINI, L. V. ; BRISOLARA, Lisane . Desenvolvimento e Validação de um Player de Vídeo para a TV Digital. In: CIC 2010 - XIX Congresso de Iniciação Científica da UFPel, 2010, Pelotas. CIC 2010 - XIX Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2010.

  • POSSANI, V. N. ; TIMM, E. F. ; AGOSTINI, L. V. ; ROSA JR, L. S. . SOPTMIZER: Uma Ferramenta para Desenvolvimento de Redes de Transistores Usando uma Abordagem Baseada em Grafo. In: CIC 2010 - XIX Congresso de Iniciação Científica da UFPel, 2010, Pelotas. CIC 2010 - XIX Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2010.

  • REDIESS, Fabiane Konrad ; ROSA, Leandro Zanetti Paiva da ; PETRY, Rafael ; AGOSTINI, L. V. . Desenvolvimento de Hardware para a Compensação de Movimento do Padrão H.264/AVC com Foco na Compressão de Vídeo do Sistema Brasileiro de Televisão Digital.. In: CIC 2007 - XVI Congresso de Iniciação Científica da UFPel, 2007, Pelotas. CIC 2007 - XVI Congresso de Iniciação Científica da UFPel, 2007.

  • REDIESS, Fabiane Konrad ; GÜNTZEL, José Luis ; AGOSTINI, L. V. . Desenvolvimento de Hardware para a Compensação de Movimento do Padrão H.264/AVC com Foco na Compressão de Vídeo do Sistema Brasileiro de Televisão Digital. In: XV Congresso de Iniciação Científica da UFPel, 2006, Pelotas. XV Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2006.

  • CORRÊA, Guilherme Ribeiro ; BRAGA, Matheus ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . Análise Automática da Propagação de Single-Event Transients em Circuitos Combinacionais Implementados em FPGAs. In: XV Congresso de Iniciação Científica da UFPel, 2006, Pelotas. XV Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2006.

  • SILVA, Andre Marcelo Coelho da ; GÜNTZEL, José Luis ; AGOSTINI, L. V. . Hardware para o Compensador de Movimento do Padrão H.264 de Compressão de Vídeo. In: XIV Congresso de Iniciação Científica da UFPel, 2005, Pelotas. XIV Congresso de Iniciação Científica da UFPel, 2005.

  • PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . Descrição e Validação das Interfaces de Reuso do Padrão OCP (Open Core Protocol) Utilizando VHDL. In: XIII Congresso de Iniciação Científica da UFPel, 2004, Pelotas. XIII Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2004.

  • PORTO, Roger Endrigo Carvalho ; TAVARES, Rodrigo Araújo ; AGOSTINI, L. V. . Experimentos com a Interface PVCI para Reuso de Blocos de Hardware. In: XII Congresso de Iniciação Científica da UFPel, 2003, Pelotas. XII Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2003.

  • PERLEBERG, M. ; AFONSO, V. ; CONCEICAO, R. ; SUSIN, A. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, MARCELO . High Throughput Hardware Design for 3D HEVC Disparity Estimation. IEEE Design & Test of Computers (Print) , 2019.

  • STORCH, I. ; CRUZ, L. A. S. ; AGOSTINI, L. V. ; ZATT, Bruno ; PALOMINO, D. M. . The Impacts of Equirectangular 360-degrees Videos in the Intra-Frame Prediction of HEVC. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , 2019.

  • SAMPAIO, Felipe ; PALOMINO, Daniel ; AGOSTINI, L. V. . Arquitetura com Elevada Taxa de Processamento e Baixa Latência para o Loop de Transformadas e Quantização do Padrão H.264/AVC de Compressão de Vídeos. Revista Eletrônica de Iniciação Científica , 2011.

  • AGOSTINI, L. V. . Publicações Científicas: para que servem e como qualificá-las (I SPECTRO). 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . A cultura da pesquisa: relações com a qualidade na formação profissional e a inovação para a competitividade (V JIC SENAC Pelotas). 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . A low-complexity and lossless reference frame encoder algorithm for video coding (ICASSP 2014). 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . Desafios na Integração entre Universidade e Empresa em Tempos de Inovação. 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . Publicações Científicas: para que servem e como qualificá-las (I Jornada de Pós-Graduação do IFSul). 2013. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . Inter-view prediction of coding tree depth for HEVC-based multiview video coding (ICECS 2013). 2013. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . A hardware friedly motion estimation algorithm for the emergent HEVC standard and its low power hardware design (ICIP 2013). 2013. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . A real time high definition architecture for the Variable-Length Reference Frame Decoder (LASCAS 2013). 2013. (Apresentação de Trabalho/Simpósio).

  • AGOSTINI, L. V. . Periódicos CAPES e Relacionados (XXI CIC UFPel). 2012. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . A High Quality Hardware Friendly Motion Estimation Algorithm Focusing in HD Videos (ICECS 2012). 2012. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . A memory aware and multiplierless VLSI architecture for the complete Intra Prediction of the HEVC emerging standard (ICIP 2012). 2012. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . Motion Vectors Merging: Low Complexity Prediction Unit Decision Heuristic for the Inter‐Prediction of HEVC Encoders (ICIP 2012). 2012. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . An Efficient ME Architecture for High Definition Videos Using the New MPDS Algorithm (SBCCI 2011). 2011. (Apresentação de Trabalho/Simpósio).

  • AGOSTINI, L. V. . Pesquisa em Computação na UFPel: Oportunidades e Inovação (I SPComp UFPel). 2010. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . Introdução à Microeletrônica (V SITEC - FURG). 2009. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . TV Digital: Arquiteturas para Codificação e Decodificação de Vídeo Segundo o Padrão H.264/AVC (EMICRO-NE - Natal). 2009. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . Projeto de Arquiteturas Dedicadas para Codificação de Vídeo do Padrão Brasileiro de TV Digital (EMICRO - BA - UFBA). 2009. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . 15 anos do curso de Ciência da Computação, 40 anos da UFPel: história e perspectivas para o futuro (Painel no CLEI 2009). 2009. (Apresentação de Trabalho/Outra).

  • AGOSTINI, L. V. . TV Digital: Arquiteturas para Codificação e Decodificação de Vídeo Segundo o Padrão H.264/AVC (Semana Acadêmica da UFSC). 2009. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . Introdução à Microeletrônica (Semana Acadêmica UNIPAMPA Bagé). 2009. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . TV Digital e Princípios de Codificação de Vídeo (UNIPAMPA Bagé). 2008. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . Oportunidades e Desafios do Sistema Brasileiro de Televisão Digital: da Definição do Problema até a Solução em Hardware para a Decodificação de Vídeo (Semana Acadêmica do BCC da ULBRA Gravataí-RS). 2007. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . Projeto FPGA de um Decoder H.264/AVC Perfil Main para HDTV: Desafios e Resultados (IPL Portugal). 2007. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . TV Digital e Princípios de Codificação de Vídeo (SIMS 2007 - Uruguaiana). 2007. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. . TV Digital (Semana Acadêmica da Computação - URI Santiago). 2007. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. ; ROSA, Leandro Zanetti Paiva da ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Desenvolvimento de um Decodificador H.264/AVC no Perfil Main em FPGAs (Demonstração no WebMedia 2007). 2007. (Apresentação de Trabalho/Outra).

  • AGOSTINI, L. V. . Sistema Brasileiro de Televisão Digital (SBTVD) e o Padrão H.264 de Compressão de Vídeo (SITEC 2006 - FURG - Rio Grande). 2006. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. ; SUSIN, Altamiro ; BAMPI, Sergio . FPGA Design of a H.264/AVC Main Profile Video Decoder (University Booth - DAC 2006). 2006. (Apresentação de Trabalho/Outra).

  • AGOSTINI, L. V. . Oportunidades e Desafios do Sistema Brasileiro de Televisão Digital: da Definição do Problema até a Solução em Hardware para a Decodificação de Vídeo (Semana Acadêmica da Computação UFPel - Pelotas). 2006. (Apresentação de Trabalho/Conferência ou palestra).

  • AGOSTINI, L. V. ; PORTO, Roger Endrigo Carvalho ; BAMPI, Sergio . Design of a Fully Pipelined Architecture for JPEG Compression of Gray Scale Images Addressed to FPGAs (University Booth - DAC 2004). 2004. (Apresentação de Trabalho/Outra).

  • BAMPI, Sergio ; AGOSTINI, L. V. ; GÜNTZEL, José Luis ; COSTA, Eduardo ; REIS, Ricardo ; MARQUES, Luis Cleber . O Cenario da Microeletrônica no Rio Grande do Sul (Forum de Inovação Tecnológica - Pelotas). 2003. (Apresentação de Trabalho/Conferência ou palestra).

  • PINO, M. A. B. ; GIGANTE, D. P. ; AGOSTINI, L. V. ; LEITE, M. C. L. . Trabalhos Premiados - 2014: CIC 2014 - XXIII Congresso de Iniciação Científica da UFPel e ENPOS 2014 - XVI Encontro de Pós-Graduação da UFPel. Pelotas, 2016. (Prefácio, Pósfacio/Prefácio)>.

  • GIGANTE, D. P. ; AGOSTINI, L. V. ; GILL, L. A. . Trabalhos Premiados - 2013: CIC 2013 - XXII Congresso de Iniciação Científica da UFPel e ENPOS 2013 - XV Encontro de Pós-Graduação da UFPel. Pelotas, 2015. (Prefácio, Pósfacio/Apresentação)>.

Seção coletada automaticamente pelo Escavador

Outras produções

AGOSTINI, L. V. . Consultor Ad Hoc do Edital FAPERGS 04/2016 - Programa de Nucleação de Grupos de Pesquisa (PRONUPEQ). 2016.

AGOSTINI, L. V. . Consultor Ad Hoc do Programa Proyectos de I+D. 2016.

AGOSTINI, LUCIANO V. . Membro do Comitê de Avaliação do Edital FAPERGS 03/2014 - Programa de Iniciação em Ciências, Matemática, Engenharias, Tecnologias Criativas e Letras (PICMEL), área de Computação.. 2014.

AGOSTINI, LUCIANO V. . Avaliador de projeto do Edital PIBIC/FACEPE - 02/2014, área de Computação.. 2014.

AGOSTINI, L. V. . Coordenador do Comitê de Avaliação do Edital FAPERGS 02/2014 - Programa Pesquisador Gaúcho (PqG), área de Matemática, Estatística e Computação. 2014.

AGOSTINI, L. V. . Avaliador externo na FURG dos Editais PIBIC e PIBITI do CNPq, área de Computação.. 2014.

AGOSTINI, LUCIANO V. . Membro do Comitê de Avaliação do Edital FAPERGS 01/2013 - Pesquisador Gaúcho (PqG), área de Matemática, Estatística e Computação.. 2013.

AGOSTINI, LUCIANO V. . Membro do Comitê de Avaliação do Edital FAPERGS 15/2013 - Programa de Iniciação em Ciências, Matemática, Engenharias, Tecnologias Criativas e Letras (PICMEL), área de Computação.. 2013.

AGOSTINI, LUCIANO V. . Membro do Comitê de Avaliação da Chamada Pública MCT/FINEP/CT-INFRA - 01/2013.. 2013.

AGOSTINI, LUCIANO V. . Membro do Comitê de Avaliação do Edital FAPERGS 09/2013 - Cooperação Internacional FAPERGS/INRIA/INS2i-CNRS, área de Computação.. 2013.

AGOSTINI, LUCIANO V. . Avaliador externo na FURG dos Editais PIBIC e PIBITI do CNPq, área de Computação.. 2013.

AGOSTINI, LUCIANO V. . Avaliador de projeto do Edital PAPPE SUBVENÇÃO - 04/2008, área de Computação.. 2008.

TROJAN, T. ; GONCALVES, J. L. ; MATOS, J. C. B. ; AGOSTINI, L. V. ; ROSA JR, L. S. . Componente Media Processing do OpenGinga - Gingaj do SBTVD. 2011.

BRAGA, Matheus ; AGOSTINI, L. V. ; GÜNTZEL, José Luis . GILDA. 2007.

UNGETHUEM, Natan Bueno ; ARAÚJO, Jair Jonko ; AGOSTINI, L. V. . DomoWork. 2004.

AGOSTINI, L. V. ; PRADO, A. R. . Caipirinha Viewer. 2001.

AGOSTINI, L. V. . EDITORA. 1998.

AGOSTINI, L. V. ; PACHECO, R. V. ; CARDOZO, A. ; REINHARDT, K. F. ; PERAÇA, S. E. . OdontoMed. 1998.

JACOBI, R. ; SUSIN, Altamiro ; SILVA, Ivan Saraiva ; AGOSTINI, L. V. . Protótipo do terminal de acesso do Sistema Brasileiro de TV Digital (SBTVD). 2011.

SUSIN, Altamiro ; BAMPI, Sergio ; AGOSTINI, L. V. . Protótipo de codificador de vídeo H.264/AVC para o Sistema Brasileiro de TV Digital (SBTVD). 2011.

SUSIN, Altamiro ; BAMPI, Sergio ; AGOSTINI, L. V. . Protótipo de decodificador de vídeo H.264/AVC para o Sistema Brasileiro de TV Digital (SBTVD). 2006.

Vera Lopes ; AGOSTINI, L. V. . Sistema Brasileiro de TV Digital. 2007. (Programa de rádio ou TV/Entrevista).

Vera Lopes ; AGOSTINI, L. V. . TV Digital e Novas Tecnologias. 2007. (Programa de rádio ou TV/Entrevista).

AGOSTINI, L. V. . Sistema Brasileiro de TV Digital. 2007. (Programa de rádio ou TV/Entrevista).

AGOSTINI, L. V. ; Valter Roesler . Sistema Brasileiro de TV Digital. 2006. (Programa de rádio ou TV/Mesa redonda).

SUSIN, Altamiro ; AGOSTINI, L. V. . Compressão de Vídeo e TV Digital. 2006. (Programa de rádio ou TV/Entrevista).

AGOSTINI, L. V. . Projeto de Arquiteturas Dedicadas para Codificação de Vídeo do Padrão Brasileiro de TV Digital. 2009. (Curso de curta duração ministrado/Outra).

AGOSTINI, L. V. . TV Digital: Arquiteturas para Codificação e Decodificação de Vídeo Segundo o Padrão H.264/AVC. 2009. (Curso de curta duração ministrado/Outra).

AGOSTINI, L. V. . Projeto de Hardware para a Decodificação de Vídeo do Sistema Brasileiro de TV Digital. 2008. (Curso de curta duração ministrado/Outra).

Seção coletada automaticamente pelo Escavador

Projetos de pesquisa

  • 2017 - Atual

    Desenvolvimento de Algoritmos para a Detecção de Oclusão do Escoamento de Líquidos em Bombas de Infusão através de Sensores Ópticos, Descrição: O presente projeto tem o objetivo de investigar e desenvolver algoritmos para a detecção de oclusão do escoamento de líquidos em bombas de infusão, equipamentos eletro-médicos de grande relevância para o suporte a vida em UTIs e salas cirúrgicas. A ideia principal a ser investigada é desenvolver um sistema de medição de pressão para detecção de oclusão sem o efeito de carregamento entre os estágios do transdutor sensor e a primeira hipótese a ser avaliada é a da utilização da reflexão/retroespalhamento da luz como sinal de leitura da pressão. A aplicação de sensores ópticos na leitura de pressão é uma proposta inovadora, pois permite a leitura de pressão de forma não invasiva, já que não é necessária a adição de elementos mecânicos com molas ou membranas com o elemento transdutor. Portanto essa inovação tem potencial para trazer um melhor desempenho nas bombas de infusão, ampliando sua eficiência e eficácia na administração de medicamentos. Assim, a contribuição esperada é gerar resultados capazes de ultrapassar os requisitos normativos vigentes para os critérios de conformidade exigidos na certificação das bombas de infusão, criando um novo patamar de qualidade para estes equipamentos.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Adenauer Yamin - Integrante / Fabrício Neitzke Ferreira - Integrante.

  • 2016 - Atual

    Algoritmos Eficientes para a Codificação de Vídeos em Sistemas Embarcados Adaptativos, Descrição: Este projeto visa a geração de algoritmos otimizados para a área de codificação de vídeos, tirando proveito de sistemas embarcados adaptativos, para que sejam executados com maior desempenho e menor consumo energético. Como ponto de partida para as investigações propostas, os algoritmos de codificação de vídeos do padrão HEVC, estado da arte na área, serão otimizados para a execução em sistemas embarcados com unidades reconfiguráveis transparentes (para que possam ser otimizados sem modificação alguma no código).. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Luciano Volcan Agostini - Coordenador / Marcelo Schiavon Porto - Integrante / Bruno Zatt - Integrante / Júlio Carlos Balzano de Matos - Integrante / Antonio Carlos Scheneider Beck Filho - Integrante / Gabriel Luca Nazar - Integrante / Mateus Beck Rutzig - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.

  • 2016 - Atual

    SISCHIP2 - Concepção e Síntese de Sistemas em Chip - A1: Circuitos Integrados Dedicados ao Processamento de Vídeo Digital, Projeto certificado pelo(a) coordenador(a) Ricardo Augusto da Luz Reis em 17/05/2018., Descrição: O projeto PRONEX SISCHIP2 irá congregar cinco Universidades Federais do Estado ? a UFRGS, a UFSM, a FURG, a Unipampa e a UFPel ?, que desenvolverão conjuntamente metodologias, ferramentas e protótipos de circuitos vinculados a uma das quatro áreas de concentração. A área A1 do projeto global, que é foco deste projeto específicos, é a de Circuitos Integrados Dedicados ao Processamento de Vídeo Digital onde novos algoritmos e arquiteturas integradas dedicadas (application-specific) para o processamento de vídeo digital serão desenvolvidos. Codecs novos e eficientes energeticamente para a codificação HEVC são o objetivo neste domínio. Novas arquiteturas de hardware dedicadas à estimativa de movimento, aos acessos eficientes à memória em codificadores paralelos para o padrão HEVC serão propostas e implementadas.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Luciano Volcan Agostini - Integrante / Ricardo Reis - Coordenador / Marcelo Schiavon Porto - Integrante / Bruno Zatt - Integrante / Guilherme Ribeiro Corrêa - Integrante / Daniel Munari Palomino - Integrante / Sergio Bampi - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.

  • 2011 - Atual

    Heurísticas, Otimizações Algorítmicas e Projetos Arquiteturais para o Padrão HEVC de Codificação de Vídeos Digitais: Soluções Integradas no Desenvolvimento de Hardware Dedicado para Aplicativos Móveis e Sistemas Embarcados em Geral, Descrição: Este projeto está focado na geração de soluções inovadoras para a compressão de vídeos digitais de acordo com o padrão emergente HEVC - High Efficiency Video Coding. Este padrão é o estado da arte para aplicações que manipulam vídeos digitais. As soluções geradas no escopo deste projeto estarão pautadas por critérios tradicionais como qualidade do vídeo gerado, taxa de compressão e complexidade, mas também irão considerar outros critérios, como o consumo de energia e a facilidade de exploração de paralelismo, cujo objetivo é desenvolver soluções eficientes para a implementação em hardware, em especial, para circuitos integrados direcionados para dispositivos móveis. Neste sentido, serão desenvolvidas novas heurísticas, novos algoritmos otimizados e, também, arquiteturas dedicadas, que serão direcionadas para FPGAs e standard-cells. Então a execução do projeto será capaz de gerar impactos científicos e tecnológicos de grande interesse comercial, com potencial de gerar patentes e publicações relevantes. As ferramentas de codificação do HEVC que serão foco deste projeto serão a predição inter-quadros, as transformadas de tamanho variável e os filtros. Além disso, serão desenvolvidas soluções para o controle dinâmico de complexidade do codificador e para a redução do número de acessos à memória externa. Como resultados esperados da execução deste projeto, além do desenvolvimento de heurísticas, algoritmos e arquiteturas para o HEVC, espera-se a geração de quatro artigos para eventos internacionais ou nacionais qualificados e dois artigos para periódicos qualificados. Também espera-se que seja possível gerar pelo menos duas patentes com os resultados mais inovadores e de maior interesse comercial do projeto. Como resultado mais amplo, pretende-se estreitar os laços de cooperação entre os pesquisadores da UFPel com os pesquisadores da UC (Universidade de Coimbra) e do IPL (Instituto Politécnico de Leiria), ambos em Portugal, do KIT (Karlsruhe Institute of Technology), na Alemanha, e da UFRGS, UFSC e IFSul, contribuindo para a geração de um pólo de desenvolvimento tecnológico em microeletrônica e codificação de vídeo na UFPel. Também se espera que a execução deste projeto possa contribuir com a consolidação do Programa de Pós-Graduação em Computação da UFPel.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (11) . , Integrantes: Luciano Volcan Agostini - Coordenador / Roger Endrigo Carvalho Porto - Integrante / Bruno Zatt - Integrante / Guilherme Ribeiro Corrêa - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Marcel Moscarelli Corrêa - Integrante / Pedro Amado Assunção - Integrante / Ruhan Conceição - Integrante / Susin, Altamiro - Integrante / PORTO, MARCELO - Integrante / Vladimir Afonso - Integrante / SANCHEZ, GUSTAVO - Integrante / José Luís Almada Güntzel - Integrante / SALDANHA, MARIO - Integrante / ISMAEL SEIDEL - Integrante / Jones Goebel - Integrante / BRAATZ, LUCIANO - Integrante / Murilo Perleberg - Integrante / Mateus Mendes Gonçalves - Integrante / Isis Duarte Bender - Integrante / Roberta de Carvalho Nobre Palau - Integrante / Robson André Domanski - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.Número de orientações: 17

  • 2006 - 2008

    Projeto de Arquiteturas para Compressão de Imagens e Vídeo Utilizando Metodologias de Reuso de Hardware, Descrição: Este projeto de pesquisa está relacionado a área de projeto de Sistemas-em-Chip (SoCs) voltados para a compressão de imagens estáticas e vídeos. Serão investigados os padrões JPEG para compressão de imagens estáticas e H.264/AVC para a compressão de vídeos. Serão selecionados, para desenvolvimento em hardware, blocos destes dois padrões e, sobre alguns dos blocos desenvolvidos será inserida uma interface de reuso seguindo o padrão OCP ou VCI. Deste modo, serão geradas arquiteturas reusáveis para a compressão de imagens estáticas e de vídeos. Este projeto é uma ressubmissão atualizada de projeto do mesmo proponente que foi submetido para a FAPERGS em 2002, com previsão de execução para 2003 e 2004. Naquele projeto, que foi aprovado no mérito, mas não foi executado por falta de recursos, estava sendo proposta a investigação do reuso de hardware em arquiteturas direcionadas para a compressão JPEG. Mesmo sem que aquele projeto tenha sido executado, parte das atividades de pesquisa previstas no projeto original foram desenvolvidas, principalmente graças a aprovação pela FAPERGS, em 2003, de uma cota de bolsa IC para o proponente deste projeto. Este bolsista IC, mesmo com poucos recursos disponíveis, trabalhou nas atividades do projeto original. Por isso, esta nova submissão atualizou o projeto original, para aproveitar o que já foi desenvolvido e inserindo novos tópicos, como a compressão de vídeo segundo o padrão H.264/AVC. Este padrão é o mais novo padrão de compressão de vídeos e possui elevado interesse acadêmico e industrial, principalmente para implementações direcionadas para hardware. O projeto será desenvolvido na Universidade Federal de Pelotas, junto ao Grupo de Arquiteturas e Circuitos Integrados, mas contará com o apoio de pesquisadores da Universidade Federal do Rio Grande do Sul (UFRGS) e da Universidade Federal do Rio Grande Norte (UFRN).. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Ivan Saraiva Silva - Integrante / José Luis Güntzel - Integrante / Leandro Zanetti Paiva da Rosa - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Universidade Federal do Rio Grande do Norte - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 55 / Número de orientações: 8

  • 2004 - 2007

    APISE - Desenvolvimento e Prototipação de Arquiteturas para Processamento e Imagens em Sistemas Embarcados, Descrição: O presente projeto tem como objeto de interesse o estudo, a especificação, o desenvolvimento e a prototipação de arquiteturas de hardware para o processamento digital de imagens e vídeo. Mais especificamente, pretende-se desenvolver arquiteturas para a compressão de imagens e vídeo e para o reconhecimento de padrões em imagens. Também pretende-se desenvolver ferramentas computacionais de apoio ao projeto físico destas arquiteturas. Para a compressão de imagens, o padrão JPEG 2000 será investigado e serão desenvolvidas arquiteturas para este padrão. Serão desenvolvidas arquiteturas para a transformada discreta de wavelet (DWT), para a quantização e para a codificação de entropia. Além disso, o padrão de compressão JPEG original [THE 92] também será tratado, com otimizações arquiteturais em trabalhos anteriores. Para a compressão de vídeo, serão investigados os padrões MPEG 4, e H.264. Serão desenvolvidas arquiteturas para o estimador de movimento, para o preditor intra-espacial, para a transformada discreta do cosseno (DCT) e para o Codificador de Palavra Variável Adaptativa ao Contexto (CAVLC) e o Codificador Aritmético Binário Adaptativo ao Contexto (CABAC). Serão desenvolvidas arquiteturas para o reconhecimento de padrões em imagens, baseadas em redes neurais artificiais, incluindo o desenvolvimento de operadores aritméticos (multiplicadores e somadores) integrados e de elevado desempenho. As arquiteturas para compressão de imagens e vídeo e para o reconhecimento de padrões serão implementadas, em um primeiro momento, em dispositivos reconfiguráveis do tipo FPGAs, por conta de sua grande flexibilidade de operação e facilidade para prototipação.Para a compressão de imagens, o padrão JPEG 2000 será investigado e serão desenvolvidas arquiteturas para este padrão. Serão desenvolvidas arquiteturas para a transformada discreta de wavelet (DWT), para a quantização e para a codificação de entropia. Além disso, o padrão de compressão JPEG original [THE 92] também será trat. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (8) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Luciano Volcan Agostini - Integrante / José Luis Güntzel - Coordenador / Andre Marcelo Coelho da Silva - Integrante / Dênis Franco - Integrante / Marcelo Schiavon Porto - Integrante / Thaísa Leal da Silva - Integrante / João Alberto Vortman - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Universidade Federal do Rio Grande - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.Número de orientações: 6

  • 2004 - 2006

    Projeto de Arquiteturas para Compressão de Imagens JPEG Utilizando Metodologias de Reuso de Blocos de Hardware, Descrição: Este projeto pretende investigar o estado da arte das metodologias de reuso de hardware, visando a sua aplicação em projetos anteriormente desenvolvidos para a compressão de imagens JPEG. Vários serão os blocos de hardware que serão desenvolvidos, de acordo com os padrões de reusabilidade industriais, como o padrão VCI e o padrão OCP. Ao final do trabalho, os módulos desenvolvidos serão disponibilizados no portal Brazil IP, que visa a divulgação dos cores IPs desenvolvidos no Brasil. Além da contribuição específica já mencionada, este projeto pretende auxiliar na consolidação do Grupo de Arquiteturas e Circuitos Integrados (GACI) da UFPel e contribuir com os recentes esforços do MCT e da SCT-RS que, através do Plano Nacional de Microeletrônica e do projeto CEITEC, pretendem estimular o crescimento da produção acadêmica e industrial na área de microeletrônica, apontando fortemente para necessidade de investimentos em pesquisas na área de reuso de hardware. Para auxiliar no desenvolvimento deste projeto é solicitada uma quota de bolsista de iniciação científica. Este bolsista irá trabalhar no desenvolvimento e validação das arquiteturas propostas, se concentrando no desenvolvimento e validação das arquiteturas de interface padrão para reuso de blocos de hardware e no aperfeiçoamento, no desenvolvimento e na validação das arquiteturas direcionadas à compressão JPEG.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Ivan Saraiva Silva - Integrante / José Luis Güntzel - Integrante / Leandro Zanetti Paiva da Rosa - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa / Universidade Federal do Rio Grande do Norte - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação.

  • 2003 - 2007

    SoCMicro - Sistemas em Chip: Metodologia de Projeto de Circuitos e Micro-Sistemas, Descrição: Este projeto foca o desafio de integração de sistemas de computação em chips. Esta área engloba uma multiplicidade de técnicas e conhecimentos de engenharia de computação e de engenharia elétrica, com vistas a utilizar a capacidade tecnológica da microeletrônica para soluções de hardware originais. As contribuições do projeto estão no desenvolvimento de métodos de projeto de circuitos mistos analógico-digitais, ferramentas computacionais para sistemas-em-chip (SoC) e no desenvolvimento de circuitos integrados CMOS para aplicações específicas. Fazem parte deste projeto a UFRGS, a UFPel e a UCPel. A coordenação é do Prof. Sergio Bampi (UFRGS). A UFPel está encarregada do desenvolvimento de ferramentas para a Análise de Timing e de Metodologias para o Processamento de Imagens. OBS: Projeto aprovado no contexto da Chamada Conjunta MCT/SEPIN - FINEP - CNPq 01/2002 (Programa de Apoio à Pesquisa, Desenvolvimento e Inovação em Tecnologia da Informação - PDI-TI) Processo CNPq 552121/2002-9 Vigência: janeiro/2003 a dezembro/2006 Benefícios: R$ 669.000,00. Recursos destinados à UFPel: R$ 150.000,00 (capital e custeio), uma bolsa DTI-7G e três bolsas de ITI.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) . , Integrantes: Luciano Volcan Agostini - Integrante / Sergio Bampi - Coordenador / Roger Endrigo Carvalho Porto - Integrante / José Luis Güntzel - Integrante / Marcelo Schiavon Porto - Integrante / Thaísa Leal da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Não informado / Universidade Católica de Pelotas - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação.Número de orientações: 7

  • 2003 - 2005

    SoC-Reuse: Desenvolvimento de Sistemas em Silício Baseados no Reuso de Blocos de Hardware, Descrição: Este projeto investigou o estado da arte das metodologias de reuso de hardware, focando na análise de timing de sistemas em chip (SoCs) baseados no reuso de blocos de hardware de diferentes fabricantes. Como estudo de caso para esta investigação, foram desenvolvidas arquiteturas e operadores direcionados para o processamento de imagens, tanto em nível RTL quanto em nível de leiaute. Os blocos de hardware desenvolvidos seguiram os padrões industriais de reusabilidade (OCP e/ou VCI). OBS: Projeto aprovado no contexto do Edital Universal 2003. Processo CNPq 478579/2003-9. Vigência: outubro/2003 a outubro/2005. Benefícios: R$ 20.000,00 (metade em capital e metde em custeio).. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Integrante / Roger Endrigo Carvalho Porto - Integrante / Rodrigo Araújo Tavares - Integrante / José Luis Güntzel - Coordenador / Marcelo Schiavon Porto - Integrante / Thaísa Leal da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.Número de orientações: 4

Seção coletada automaticamente pelo Escavador

Projetos de desenvolvimento

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Bolsa / Universidade Federal da Paraíba - Cooperação., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Bolsa / Universidade Federal da Paraíba - Cooperação., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Bolsa / Universidade Federal da Paraíba - Cooperação., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Bolsa / Universidade Federal da Paraíba - Cooperação., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Universidade de Brasília - Cooperação., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro., Número de produções C, T & A: 11

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Universidade Federal da Paraíba - Cooperação / Rede Nacional de Ensino e Pesquisa - Bolsa., Número de produções C, T & A: 6

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Universidade Federal da Paraíba - Cooperação / Rede Nacional de Ensino e Pesquisa - Bolsa., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Rede Nacional de Ensino e Pesquisa - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Coimbra - Cooperação., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Bolsa / Universidade Federal da Paraíba - Cooperação., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Universidade Federal da Paraíba - Cooperação / Rede Nacional de Ensino e Pesquisa - Bolsa., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Rede Nacional de Ensino e Pesquisa - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Universidade Federal da Paraíba - Cooperação / Rede Nacional de Ensino e Pesquisa - Bolsa., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Rede Nacional de Ensino e Pesquisa - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Bolsa / Universidade Federal da Paraíba - Cooperação., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Universidade Federal da Paraíba - Cooperação / Rede Nacional de Ensino e Pesquisa - Bolsa., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Coimbra - Cooperação., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Universidade Federal da Paraíba - Cooperação / Rede Nacional de Ensino e Pesquisa - Bolsa., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Universidade Federal da Paraíba - Cooperação / Rede Nacional de Ensino e Pesquisa - Bolsa., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Coimbra - Cooperação., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador.Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Universidade de Brasília - Cooperação., Número de produções C, T & A: 11

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante.Financiador(es): Universidade Federal da Paraíba - Cooperação / Rede Nacional de Ensino e Pesquisa - Bolsa., Número de produções C, T & A: 6

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Bolsa / Universidade Federal da Paraíba - Cooperação., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação., Número de produções C, T & A: 31 / Número de orientações: 7

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Luciano Volcan Agostini - Coordenador / Lisane Brisolara de Brisolara - Integrante / Júlio Carlos Balzano de Matos - Integrante / Leomar Soares da Rosa Jr - Integrante / Guido Araújo - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Bolsa / Universidade Federal da Paraíba - Cooperação., Número de produções C, T & A: 6

  • 2009 - 2011

    SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Integrante / Ivan Saraiva Silva - Integrante / Altamiro Susin - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 11

  • 2008 - 2011

    Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Thaisa Leal da Silva - Integrante / Marcelo Schiavon Porto - Integrante / Altamiro Susin - Integrante / Guilherme Ribeiro Corrêa - Integrante / Felipe Sampaio - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Gustavo Sanchez - Integrante / Marcel Moscarelli Corrêa - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Universidade de Coimbra - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação., Número de produções C, T & A: 31 / Número de orientações: 7

Seção coletada automaticamente pelo Escavador

Prêmios

2019

Bolsista de Produtividade em Pesquisa - PQ 1D, Comitê Assessor de Microeletrônica - CNPq.

2019

Best Paper Award no SIM 2019 pelo Artigo 'HEVC Video Coding Using Decision Trees for a Memory-Friendly Tiles Workload Balance', SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2018

Orientador do aluno vencedor do 15º Prêmio Destaque na Iniciação Científica e Tecnológica Categoria Ciências Exatas, da Terra e Engenharias (Iago Coelho Storch)., Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq).

2018

Best Paper Award no 18th Student Forum (SFORUM 2018) pelo artigo "Energy-Aware HEVC Transrating based on Frame Partitioning Inheritance", SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2018

Honorable Mention Award no 31st Symposium on Integrated Circuits and Systems Design (SBCCI 2018) pelo artigo "3D-HEVC DMM-1 Parallelism Exploration Targeting Multicore Systems", IEEE, ACM, SBC e SBMicro.

2017

Best Paper Award no SIM 2017, pelo artigo "High Speed Tiling Algorithm for Parallel HEVC Encoding", SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2017

Bolsa de Estágio Sênior no Exterior (Instituto Superior Técnico da Universidade de Lisboa - Portugal), CAPES.

2017

ACM Senior Member, Association for Computing Machinery - ACM.

2017

Best Paper Award no VII Brazilian Symposium on Computing Systems Engineering (SBESC) pelo artigo Cache Memory Energy Efficiency Exploration for the HEVC Motion Estimation, SBC, IFIP.

2016

Menção Honrosa no XXXIV SBrT, pelo artigo Avaliação do potencial máximo de speedup usando Tiles para compressão de vídeo paralela segundo o padrão HEVC, Sociedade Brasileira de Telecomunicações.

2016

Bolsista de Produtividade em Pesquisa - PQ2, Comitê Assessor de Microeletrônica - CNPq.

2015

Best Paper Award no SIM 2015, pelo artigo A Hardware Architecture for an HEVC Motion Compensation Luminance Interpolator, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2015

Best Paper Award no 28th Symposium on Integrated Circuits and Systems Design (SBCCI) pelo artigo Memory-Aware and High-Throughput Hardware Design for the HEVC Fractional Motion Estimation, IEEE, ACM, SBC e SBMicro.

2015

Orientador do trabalho premiado com o terceiro lugar na área de Ciências Exatas no XXIV Congresso de Iniciação Científica (aluno Guilherme Povala), Universidade Federal de Pelotas - UFPel.

2014

Co-orientador do artigo premiado na área Engenharias no ENPOS 2014. Mestrando Dieison Soares Silveira., Encontro de Pós-Graduação (ENPOS) da UFPel.

2014

Best Paper Award no 21st IEEE International Conference on Electronics Circuits and Systems (ICECS), pelo artigo "Classification-Based Early Termination for Coding Tree Structure Decision in HEVC", IEEE, IEEE CAS.

2013

Patrono, Formandos em Ciência da Computação da UFPel - 2012/2.

2013

Best Paper Award - Cicuits and Systems Design no SIM 2013, pelo artigo Energy-Efficient Memory Hierarchy for Motion and Disparity Estimation in Multiview Video Coding, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2013

Co-orientador da dissertação premiada no Concurso de Teses e Dissertações da SBMicro como Melhor Dissertação de Mestrado - Categoria Projeto, CAD e Teste de Circuitos Integrados (aluno Felipe Sampaio), SBMicro - Sociedade Brasileira de Microeletrônica.

2013

Orientador do trabalho premiado com o primeiro lugar na área de Ciências Exatas no XXII Congresso de Iniciação Científica (aluno José Cláudio de Souza Júnior), Universidade Federal de Pelotas - UFPel.

2013

Co-orientador do trabalho premiado com o segundo lugar na área de Ciências Exatas no XXII Congresso de Iniciação Científica (aluno Henrique do Amarilho Maich), Universidade Federal de Pelotas - UFPel.

2013

Bolsista de Produtividade em Pesquisa - PQ2, Comitê Assessor de Microeletrônica - CNPq.

2012

Altera Best Paper Award no SPL 2012, pelo artigo Memory Bandwidth Reduction in Video Coding Systems Through Context Adaptive Lossless Reference Frame Compression, SPL 2012 Organizing Committee.

2012

Co-orientador do artigo premiado com o segundo lugar no Concurso de Trabalhos de Iniciação Científica da SBC (aluno Jucemar Monteiro), Sociedade Brasileira de Computação - SBC.

2012

Best Paper Award - Circuits and Systems Design no SForum 2012 pelo artigo New Quarter Random Search Motion Estimation Algorithm: a Great Quality-Cost Trade-Off, Sociedade Brasileira de Microeletrônica - SBMicro.

2012

Orientador do artigo premiado na modalidade oral da área Engenharias no ENPOS 2012. Mestrando Ricardo Garcia Jeske., Encontro de Pós-Graduação (ENPOS) da UFPel.

2012

Co-orientador do artigo premiado na modalidade pôster da área de Ciências Exatas no ENPOS 2012. Mestrando Vladimir Afonso., Encontro de Pós-Graduação (ENPOS) da UFPel.

2012

Co-orientador do trabalho premiado com o primeiro lugar na área de ciências exatas e da terra na modalidade oral no XXI Congresso de Iniciação Científica (aluno Vinícius Neves Possani), Universidade Federal de Pelotas.

2011

Altera Best Paper Award no SPL 2011, pelo artigo A H.264/AVC Quarter-Pixel Motion Estimation Refinement Architecture Targeting High Resolution Video, IEEE CAS.

2011

Best Paper Award - Undergraduate Work no SIM 2011, pelo artigo Multilevel Data Reuse Scheme for Off-Chip Memory Accesses Reduction Applied to a Motion Estimation Architecture, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2011

Best Paper Award no SForum 2011, pelo artigo "A Fast Random Based Motion Estimation Search Algorithm", SBMicro - Sociedade Brasileira de Microeletrônica.

2011

Co-orientador do trabalho premiado com o primeiro lugar na área de ciências exatas na modalidade poster no XX Congresso de Iniciação Científica (aluno Vinícius Neves Possani), Universidade Federal de Pelotas.

2011

Orientador do trabalho premiado com o terceiro lugar na área de ciências exatas na modalidade oral no XX Congresso de Iniciação Científica (aluno Marcel Moscarelli Corrêa), Universidade Federal de Pelotas.

2011

HiPEAC Paper Award pelo artigo "Run-Time Adaptive Energy-Aware Motion and Disparity Estimation in Multiview Video Coding", publicado no ACM/IEEE/EDA 48th Design Automation Conference - DAC´11, European Network of Excellence on High Performance and Embedded Architecture and Compilation HiPEAC.

2011

IEEE Senior Member, Institute of Electrical and Electronics Engineers - IEEE.

2010

Best Paper Award - Undergraduate Work no SIM 2010, pelo artigo A Dedicated Hardware Solution for the H.264/AVC Half-Pixel Interpolation Unit, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2010

Best Paper Award - Undergraduate Work no SIM 2010, pelo artigo A Low Cost Real Time Motion Estimation/Compensation Architecture for the H.264/AVC, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2010

Best Undergraduate Paper Award no SForum 2010, pelo artigo Transistor Networks Design Using a Graph-Based Approach, SBMicro - Sociedade Brasileira de Microeletrônica.

2010

Co-orientador do trabalho premiado com o terceiro lugar na área de ciências exatas na modalidade oral no XIX Congresso de Iniciação Científica (aluno Vinícius Neves Possani), Universidade Federal de Pelotas.

2010

Co-orientador do trabalho premiado com o segundo lugar na área de ciências exatas na modalidade poster no XIX Congresso de Iniciação Científica (aluno Marco Beckmann), Universidade Federal de Pelotas.

2010

Best Paper Award no AFMS 2010 , pelo artigo Evaluating Two Implementations of the Component Responsible for Decoding Video and Audio in the Brazilian Digital TV Middleware, FTRA - Future Technology Research Association International - Korea.

2009

Professor Homenageado, Formados em Ciência da Computação da UFPel - 2008/2.

2009

PhD Work - Best Paper Award no SIM 2009, pelo artigo SystemC Modeling for H.264/AVC Intra Frame Video Encoder, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2009

Master Work - Best Paper Award no SIM 2009, pelo artigo A Real Time H.264/AVC Main Profile Intra Frame Prediction Hardware Architecture for High Definition Video Coding, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2009

Master Work - Mention of Honor no SIM 2009, pelo artigo H.264/AVC Variable Block Size Motion Estimation for Real-Time 1080HD Video Encoding, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2009

Undergraduated Work - Mention of Honor no SIM 2009, pelo artigo Dedicated Architecture for the T/Q/IQ/IT Loop Focusing the H.264/AVC Intra Prediction, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2008

Professor Homenageado, Formados em Ciência da Computação da UFPel - 2008/1.

2008

Best Poster Award no SForum 2008, pelo artigo Transient Fault-Tolerant Fast Adders Implemented in FPGAS, SBMicro (Sociedade Brasileira de Microeletrônica).

2007

Professor Homenageado, Formados em Ciência da Computação da UFPel - 2007/2.

2007

Best Paper in Multimedia Hardware and Image Sensor Technologies no PSIVT 2007 (Chile) pelo artigo A Pipelined 8x8 2-D Forward DCT Hardware Architecture for H.264/AVC High Profile Encoder, IEEE (Institute of Electrical and Electronics Engineers).

2007

Orientador do trabalho premiado com o primeiro lugar na área de ciências exatas no XVI Congresso de Iniciação Científica (aluna Fabiane Konrad Rediess), Universidade Federal de Pelotas.

2006

Orientador do trabalho premiado com o primeiro lugar na área de engenharias no XV Congresso de Iniciação Científica (aluna Fabiane Konrad Rediess), Universidade Federal de Pelotas.

2006

Co-orientador do trabalho premiado com o terceiro lugar na área de engenharias no XV Congresso de Iniciação Científica (aluno Guilherme Corrêa Ribeiro), Universidade Federal de Pelotas.

2006

Professor Homenageado, Formados em Ciência da Computação da UFPel - 2006/2.

2006

Homenagem de Reconhecimento por Realização de Trabalhos Voluntários, Câmara Municipal de Pelotas.

2006

Altera Best Paper Award no SPL 2006, pelo artigo Forward and Inverse 2-D DCT Architectures for H.264/AVC Video Compression Directed to HDTV, SPL 2006 - Southern Programmable Logic Conference.

2006

Melhor Apresentação de Trabalho no SIM 2006 (aluno João Alberto Vortmman) com o artigo Dedicated Hardware Architectures for H.264/AVC Exp-Golomb Coding and Decoding, SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).

2005

Orientador do trabalho premiado com o segundo lugar na área de engenharias no XIV Congresso de Iniciação Científica (aluno André Marcelo Coelho da Silva), Universidade Federal de Pelotas.

2004

Paraninfo, Formandos em Ciência da Computação da UFPel - 2004/2.

2004

Orientador do trabalho premiado com o primeiro lugar na área de engenharias no XIII Congresso de Iniciação Científica (aluno Marcelo Schiavon Porto), Universidade Federal de Pelotas.

2003

Orientador do trabalho premiado com o primeiro lugar na área de engenharias no XII Congresso de Iniciação Científica (aluna Thaísa Leal da Silva), Universidade Federal de Pelotas.

2003

Professor Homenageado, Formandos em Ciência da Computação da UFPel - 2003/2.

2002

Orientador do trabalho premiado com o segundo lugar na área de ciências exatas no XI Congresso de Iniciação Científica (aluno Roger Endrigo Carvalho Porto), Universidade Federal de Pelotas.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Endereço profissional

  • Universidade Federal de Pelotas, Centro de Desenvolvimento Tecnológico. , CDTec - Computação - Rua Gomes Carneiro nro 1, Centro, 96010610 - Pelotas, RS - Brasil - Caixa-postal: 354, Telefone: (53) 39211327, URL da Homepage:

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2002 - Atual

    Universidade Federal de Pelotas

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Professor Associado junto ao Centro de Desenvolvimento Tecnológico - CDTEC. Líder do Grupo de Arquiteturas e Circuitos Integrados - GACI. Líder do Video Technology Research Group - ViTech.

    Atividades

    • 03/2014

      Direção e administração, Centro de Desenvolvimento Tecnológico, .,Cargo ou função, Líder do Video Technology Research Group.

    • 11/2010

      Ensino, COMPUTAÇÃO, Nível: Pós-Graduação,Disciplinas ministradas, Arquitetura e Projeto de Computadores, Projeto Avançado de Sistemas Digitais, TEC - Fundamentos de Codificação de Vídeos

    • 03/2010

      Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Arquitetura e Organização de Computadores I, Circuitos Digitais I, Computação e Sociedade

    • 08/2007

      Pesquisa e desenvolvimento , Centro de Desenvolvimento Tecnológico, .,Linhas de pesquisa

    • 10/2006

      Direção e administração, Centro de Desenvolvimento Tecnológico, .,Cargo ou função, Líder do grupo de pesquisa GACI - Grupo de Arquiteturas e Circuitos Integrados.

    • 08/2002

      Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Arquitetura e Organização de Computadores I, Computação e Sociedade, Metodologia Científica, Sistemas Digitais, Técnicas Digitais

    • 11/2014 - 02/2018

      Conselhos, Comissões e Consultoria, Reitoria, .,Cargo ou função, Representante da UFPel na Associação Civil TECNOSUL - Parque Científico e Tecnológico de Pelotas.

    • 07/2013 - 02/2018

      Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Representante da UFPel no Conselho Municipal de Ciência e Tecnologia de Pelotas-RS.

    • 10/2015 - 01/2017

      Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Presidente do Comitê Institucional de Infraestrutura de Pesquisa da UFPel.

    • 12/2013 - 01/2017

      Direção e administração, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Pró-Reitor de Pesquisa e Pós-Graduação.

    • 12/2013 - 01/2017

      Conselhos, Comissões e Consultoria, Conselho Coordenador do Ensino, da Pesquisa e da Extensão, .,Cargo ou função, Coordenador da Comissão de Pesquisa e Pós-Graduação - CPPG.

    • 12/2013 - 01/2017

      Conselhos, Comissões e Consultoria, Conselho Universitário, .,Cargo ou função, Membro do Conselho Universitário.

    • 05/2013 - 02/2014

      Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Presidente do Comitê Institucional de Bolsas de Iniciação Científica - UFPel 2013/2014.

    • 10/2013 - 12/2013

      Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Coordenador do Comitê Executivo do XXII Congresso de Iniciação Científica (CIC).

    • 01/2013 - 12/2013

      Direção e administração, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Diretor do Departamento de Pesquisa.

    • 10/2009 - 04/2013

      Outras atividades técnico-científicas , Centro de Desenvolvimento Tecnológico, Centro de Desenvolvimento Tecnológico.,Atividade realizada, Tutor do Grupo PET-Comptuação da UFPel..

    • 05/2011 - 02/2013

      Direção e administração, Centro de Desenvolvimento Tecnológico, .,Cargo ou função, Coordenador Adjunto do Programa de Pós-Graduação em Computação.

    • 05/2008 - 05/2011

      Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico, Curso de Ciência da Computação.,Cargo ou função, Membro do Colegiado do Curso de Ciência da Computação.

    • 04/2010 - 06/2010

      Extensão universitária , Instituto de Física e Matemática, Departamento de Informática.,Atividade de extensão realizada, Curso de inclusão digital para alunos da rede pública de ensino..

    • 12/2007 - 06/2010

      Extensão universitária , Instituto de Física e Matemática, Departamento de Informática.,Atividade de extensão realizada, Projeto de Criação do Centro de Desenvolvimento de Software.

    • 11/2008 - 11/2008

      Extensão universitária , Instituto de Física e Matemática, .,Atividade de extensão realizada, XIII Semana Acadêmica do Curso de Ciência da Computação.

    • 11/2007 - 11/2007

      Extensão universitária , Instituto de Física e Matemática, Departamento de Informática.,Atividade de extensão realizada, XII Semana Acadêmica do Curso de Bacharelado de Ciência da Computação.

    • 08/2007 - 08/2007

      Extensão universitária , Instituto de Física e Matemática, .,Atividade de extensão realizada, Workshop de Estudo do Curriculo do Curso de Bacharelado em Ciência da Computação.

    • 07/2004 - 07/2007

      Pesquisa e desenvolvimento , Instituto de Física e Matemática, Departamento de Informática.,Linhas de pesquisa

    • 11/2006 - 12/2006

      Extensão universitária , Instituto de Física e Matemática, .,Atividade de extensão realizada, Comissão Organizadora da XI Semana Acadêmica do curso de Ciência da Computação da UFPel.

    • 06/2003 - 09/2004

      Conselhos, Comissões e Consultoria, Instituto de Física e Matemática, .,Cargo ou função, Membro da Comissão de Estágios da UFPel.

    • 03/2003 - 09/2004

      Conselhos, Comissões e Consultoria, Instituto de Física e Matemática, .,Cargo ou função, Membro da Comissão de Educação à Distância da UFPel.

    • 09/2002 - 09/2004

      Conselhos, Comissões e Consultoria, Instituto de Física e Matemática, Departamento de Matemática Estatística e Informática.,Cargo ou função, Membro de colegiado superior.

    • 06/2004 - 08/2004

      Extensão universitária , Instituto de Física e Matemática, Departamento de Informática.,Atividade de extensão realizada, Coordenador do projeto com palestras ministradas para alunos de escolas públicas de ensino médio com o título: "A Informática Hoje e o Curso de Ciência da Computação da UFPel". Total de 14h e 200 estudantes atingidos..

    • 06/2004 - 07/2004

      Extensão universitária , Instituto de Física e Matemática, Departamento de Informática.,Atividade de extensão realizada, Coordenador do projeto de curso de inclusão digital para alunos carentes do ensino público com o título: "Introdução à Computação e à Internet". Total de 60h e 76 participantes..

  • 2014 - 2018

    Conselho Municipal de Ciência e Tecnologia de Pelotas-RS

    Vínculo: Colaborador, Enquadramento Funcional: Presidente do Conselho, Carga horária: 2

  • 2017 - 2019

    Sociedade Brasileira de Computação - Porto Alegre

    Vínculo: Colaborador, Enquadramento Funcional: Representante Institucional na UFPel, Carga horária: 1

  • 2011 - 2017

    Sociedade Brasileira de Computação - Porto Alegre

    Vínculo: Colaborador, Enquadramento Funcional: Conselheiro eleito da CECCI, Carga horária: 1

  • 2017 - Atual

    Sociedade Brasileira de Microeletrônica, SBMicro

    Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho da SBMicro, Carga horária: 1

    Outras informações:
    Membro eleito para o Conselho.

  • 2010 - Atual

    Sociedade Brasileira de Microeletrônica, SBMicro

    Vínculo: Colaborador, Enquadramento Funcional: Membro do Steering Committee do SBCCI, Carga horária: 1

  • 2009 - 2013

    Sociedade Brasileira de Microeletrônica, SBMicro

    Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho da SBMicro, Carga horária: 2

    Outras informações:
    Conselheiro mais votado para o período entre 2009 e 2013.

  • 2013 - Atual

    Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul

    Vínculo: Colaborador, Enquadramento Funcional: Coordenador Substituto do CA-MEC FAPERGS, Carga horária: 1

  • 2001 - 2001

    Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul

    Vínculo: Celetista, Enquadramento Funcional: Assessor da Diretoria de Nível Superior, Carga horária: 40

  • 1995 - 2001

    Instituto Federal Sul-Rio-Grandense

    Vínculo: , Enquadramento Funcional: Assistente em Administração, Carga horária: 40

  • 1994 - 1994

    Instituto Federal Sul-Rio-Grandense

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Substituto, Carga horária: 40

    Atividades

    • 01/1995 - 02/2001

      Direção e administração, Departamento de Apoio Ao Ensino, Editoração Eletrônica.,Cargo ou função, Assiistente em Administração.

    • 03/1994 - 06/1994

      Ensino,,Disciplinas ministradas, Eletricidade, Eletrônica Industrial, Microprocessadores

  • 2014 - 2017

    Associação Nacional dos Dirigentes das Instituições Federais de Ensino

    Vínculo: Colaborador, Enquadramento Funcional: Coordenador da Regional Sul do COPROPI, Carga horária: 2

    Outras informações:
    Coordenador eleito da Regional Sul do Colégio de Pró-reitores de Pesquisa, Pós-graduação e Inovação das Ifes (Copropi), da Andifes.

  • 2016 - Atual

    IEEE Circuits and Systems Society

    Vínculo: Multimedia Eleito, Enquadramento Funcional: Multimedia Systems & Applications TC (MSATC), Carga horária: 1

    Outras informações:
    Membro eleito para o período 2016-2020.

  • 2016 - Atual

    Empresa Brasileira de Pesquisa Agropecuária

    Vínculo: Assessor, Enquadramento Funcional: Membro do Comitê Assessor Externo (CAE), Carga horária: 1

  • 2007 - 2007

    Instituto Politécnico de Leiria, IPLeiria

    Vínculo: Colaborador, Enquadramento Funcional: Cooperação Internacional, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Realização de missão de trabalho em projeto com cooperação internacional.

  • 2017 - 2018

    Universidade de Lisboa

    Vínculo: Colaborador, Enquadramento Funcional: Pós-doutorando, Carga horária: 40, Regime: Dedicação exclusiva.