Thiago Rocha de Assis

PhD em Engenharia Elétrica da Vanderbilt University(2015), mestre em Ciência da Computação pela Universidade Federal do Rio Grande do Sul (2009) e bacharelado o em Ciência da Computação pela Universidade Salvador (2006). Tem experiência na área de Engenharia Elétrica e Ciência da Computação, com ênfase em Circuitos Tolerantes a Radiação, atuando principalmente nos seguintes temas: análise numérica, efeitos de radiação, tolerância a radiação, efeitos de radiação transient, circuitos integrados, algorítimos de optimização e análise de grafos.

Informações coletadas do Lattes em 10/04/2019

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Ph.D. in Electrical Engineering

2012 - 2015

Vanderbilt University
Título: Soft Error Aware Physical Synthesis
Orientador: Bharat L. Bhuva
Bolsista do(a): Vanderbilt University, VU, Estados Unidos. Palavras-chave: Radiation Effects; Radiation Tolerant; Single Event Transient; Soft Error; Electronic Design Automation; Physical Synthesis. Grande área: OutrosGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação. Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação.

Mestrado em Computação

2007 - 2009

Universidade Federal do Rio Grande do Sul
Título: Analysis of Transistor Sizing and Folding Effectiveness to Mitigate Soft Errors.,Ano de Obtenção: 2009
Ricardo Augusto da Luz Reis.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Radiation Effects; Radiation Tolerant; Single Event Transient; Soft Error; Integrated Circuit; Modelling Device. Grande área: Outros

Graduação em Ciência da computação

2003 - 2006

Universidade Salvador
Título: Proposta de Projeto e Implementação do Núcleo de um Sistema Operacional Multiprogramado com Arquitetura Monolítica
Orientador: Edeyson Andrade Gomes

Ensino Médio (2º grau)

1999 - 2002

Colégio São Paulo

Seção coletada automaticamente pelo Escavador

Formação complementar

2013 - 2013

Business Intelligence Services & GBS BI: Six Sigma Series Module 1 and 2. (Carga horária: 4h). , Cisco Systems, CISCO, Estados Unidos.

2013 - 2013

Big Data: A Supply Chain Perspective. (Carga horária: 4h). , Cisco Systems, CISCO, Estados Unidos.

2005 - 2005

Computação Embarcada: Projeto e Implementação de .. (Carga horária: 8h). , Sociedade Brasileira de Computação, SBC, Brasil.

2005 - 2005

Interface Humano-Computador: conceitos, princípios. (Carga horária: 8h). , Universidade Salvador, UNIFACS, Brasil.

2005 - 2005

TECNOLOGIA XML. (Carga horária: 8h). , Universidade Salvador, UNIFACS, Brasil.

2005 - 2005

Melhorando a qualidade de software c refatoracao. (Carga horária: 8h). , Universidade Salvador, UNIFACS, Brasil.

2004 - 2004

Como falar em público. (Carga horária: 8h). , Universidade Salvador, UNIFACS, Brasil.

2004 - 2004

Ambientes virtuais interativos e inteligentes. , Sociedade Brasileira de Computação, SBC, Brasil.

2004 - 2004

Desenvolvimento de software orientado por ASPECTO. (Carga horária: 8h). , Sociedade Brasileira de Computação, SBC, Brasil.

2004 - 2004

Planejamento Estratégico. (Carga horária: 8h). , Universidade Salvador, UNIFACS, Brasil.

2004 - 2004

Introdução a Teoria dos Grafos. (Carga horária: 8h). , Sociedade Brasileira de Matemática, SBM, Brasil.

2004 - 2004

Emaranhamento: Gatos de Schrodigner à Álgebra Line. (Carga horária: 8h). , Sociedade Brasileira de Matemática, SBM, Brasil.

2003 - 2003

Uso da informação como estratégia competitiva. (Carga horária: 8h). , Universidade Salvador, UNIFACS, Brasil.

2003 - 2003

Curso básico de Linux. (Carga horária: 8h). , Universidade Salvador, UNIFACS, Brasil.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Razoavelmente, Fala Pouco, Lê Pouco, Escreve Pouco.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Efeitos de radiação.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Algorítimos de Optimização.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Circuitos Tolerantes a Radiação.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas Operacionais.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Engenharia de Software.

Seção coletada automaticamente pelo Escavador

Organização de eventos

Lynn Alves ; Roger Tavares ; Juliano Alves Barbosa ; Martin Fabichak ; ASSIS, T. R. . X Simpósio Brasileiro de Games e Entretenimento Digital. 2011. (Congresso).

JOHANN, M. ; GIRARDI, A. ; REIS, R.A. ; ASSIS, T. R. ; BRITO, J. . 23th South Symposium on Microelectronics. 2008. (Outro).

ASSIS, T. R. ; BOSA, J. ; REIS, R.A. . I IEEE Circuits and System Society Student Branch - UFRGS Workshop .. 2008. (Outro).

Seção coletada automaticamente pelo Escavador

Participação em eventos

23th South Symposium on Microelectronics.Asymmetric and Symmetric Transistor Sizing to Reduce SET Sensitivity in Integrated Circuits. 2008. (Simpósio).

European Test Symposium.SET-Factor: An Analysis and Design Tool to Reduce SET Sensitivity in Integrated Circuits. 2008. (Simpósio).

22th South Symposium on Microelectronics - SIM 2007. 2007. (Simpósio).

3rd International School on the Effects of Radiation on Embedded Systems for Space Applications - SERESSA 2007. 2007. (Seminário).

9Th Microelectronics School. 2007. (Encontro).

First International Workshop on Dependable Circuit Design.Efficient Transistor Sizing for Soft Error Protection in Combinational Logic Circuits. 2007. (Simpósio).

IEEE Computer Society Annual Symposium on VLSI - ISVLSI. 2007. (Simpósio).

Observatório - Sessões Técnicas - CETEC.Projeto e Implementação do Academic Purpose Operating System ? APOS. 2007. (Encontro).

Seminários do PPGINF/UCPel.Desenvolvendo aplicações para TV Digital e Interativa utilizando a API. 2007. (Seminário).

IV Jornada UNIFACS de Iniciação Ciêntifica.Desenvolvimento de Programas para TVDI para o Programa Turma da Árvore. 2006. (Outra).

Seminário Estudantil de Produção Acadêmica - SEPA.Projeto e Implementação do Núcleo de um Sistema Operacional Acadêmico Multiprogramado com Arquitetura Monolítica. 2006. (Outra).

XXXII Conferencia Latinoamericana de Informatica. Desenvolvimento de Programas para TVDI: os Impactos do Canal de Retorno nos Níveis de Interatividade. 2006. (Congresso).

5 Escola Regional de Computação Bahia-Sergipe. 2005. (Encontro).

Congresso da Sociedade Brasileira de Computação. 2005. (Congresso).

III Jornada UNIFACS de Iniciação Ciêntifica.Desenvolvimento de uma aplicação para comunicação interpessoal em TVI. 2005. (Outra).

IV Semana Universitária - UNIFACS. 2005. (Outra).

Seminário Estudantil de Produção Acadêmica - SEPA.Desenvolvimento de um Intercomunicador para Comunicação Interpessoal em Programas de TVDI. 2005. (Seminário).

WebMedia 2005 - XI Simpósio Brasileiro de Sistemas Multimídia e Web.Comunicação Interpessoal em Programas de TVDI Educacionais. 2005. (Simpósio).

Bienal da Sociedade Brasileira de Matemática. 2004. (Congresso).

Congresso da Sociedade Brasileira de Computação. 2004. (Congresso).

III Semana Universitária - UNIFACS. 2004. (Outra).

Simpósio Brasileiro de Redes de Computadores. 2004. (Simpósio).

II Semana Universitária - UNIFACS. 2003. (Outra).

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Gustavo Reis Wilke

WILKE, G.GÜNTZEL, José Luís; BAMPI, S.. Analysis of Transistors Sizing and folding Effectivness to Mitigate Soft Errors. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

José Luis Almada Guntzel

GÜNTZEL, J. L. A.BAMPI, SergioWILKE, Gustavo ReisREIS, Ricardo Augusto da Luz. Analysis of Transistor Sizing and Folding Effectiveness to Mitigate Soft Errors. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Foi orientado por

Edeyson Andrade Gomes

Proposta de Projeto e Implementação do Núcleo de um Sistema Operacional Multiprogramado com Arquitetura Monolítica; 2006; Trabalho de Conclusão de Curso; (Graduação em Bacharelado em Ciência da Computação) - Universidade Salvador; Orientador: Edeyson Andrade Gomes;

Fernanda Gusmão de Lima Kastensmidt

Analysis of Transistors Sizing and folding Effectivness to Mitigate Soft Errors; 2009; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Fernanda Gusmão de Lima Kastensmidt;

Tatiana Aires Tavares

Desenvolvimento de um Aplicativo para Comunicação Interpessoal para um Programa de TVI Educativo; 2005; Iniciação Científica; (Graduando em Ciências da Computação) - Universidade Salvador, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Tatiana Aires Tavares;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • JIANG, H. ; ZHANG, H. ; ASSIS, T. R. ; NARASIMHAM, B. ; BHUVA, B. L. ; HOLMAN, W. T. ; MASSENGILL, L. W. . Single-Event Performance of Sense-Amplifier Based Flip-Flop Design in a 16-nm Bulk FinFET CMOS Process. IEEE Transactions on Nuclear Science , v. 64, p. 477-482, 2017.

  • ZHANG, HANGFANG ; JIANG, HUI ; ASSIS, THIAGO R. ; BALL, DENNIS R. ; NARASIMHAM, BALAJI ; ANVAR, ALI ; MASSENGILL, LLOYD W. ; BHUVA, BHARAT L. . Angular Effects of Heavy-Ion Strikes on Single-Event Upset Response of Flip-Flop Designs in 16-nm Bulk FinFET Technology. IEEE Transactions on Nuclear Science , v. 64, p. 491-496, 2017.

  • ZHANG, HANGFANG ; JIANG, HUI ; ASSIS, THIAGO R. ; MAHATME, NIHAAR N. ; NARASIMHAM, BALAJI ; MASSENGILL, LLOYD W. ; BHUVA, BHARAT L. ; WEN, SHI-JIE ; WONG, RICHARD . Effects of Threshold Voltage Variations on Single-Event Upset Response of Sequential Circuits at Advanced Technology Nodes. IEEE Transactions on Nuclear Science , v. 64, p. 457-463, 2017.

  • ASSIS, T. R. ; NI, K. ; KAUPPILA, J. S. ; BHUVA, B. L. ; SCHRIMPF, R. D. ; MASSENGILL, L. W. ; WEN, S. ; WONG, R. ; SLAYMAN, C. . Estimation of Single-Event-Induced Collected Charge for Multiple Transistors Using Analytical Expressions. IEEE Transactions on Nuclear Science , v. 62, p. 2853-2859, 2015.

  • KAUPPILA, J. S. ; KAY, W. H. ; HAEFFNER, T. D. ; RAUCH, D. L. ; ASSIS, T. R. ; MAHATME, N. N. ; GASPARD, N. J. ; BHUVA, B. L. ; ALLES, M. L. ; HOLMAN, W. T. ; MASSENGILL, L. W. . Single-Event Upset Characterization Across Temperature and Supply Voltage for a 20-nm Bulk Planar CMOS Technology. IEEE Transactions on Nuclear Science , v. 62, p. 2613-2619, 2015.

  • DODDS, N. A. MARTINEZ, M. J. DODD, P. E. SHANEYFELT, M. R. SEXTON, F. W. BLACK, J. D. LEE, D. S. SWANSON, S. E. BHUVA, B. L. WARREN, K. M. REED, R. A. TRIPPE, J. SIERAWSKI, B. D. WELLER, R. A. MAHATME, N. GASPARD, N. J. ASSIS, T. AUSTIN, R. WEEDEN-WRIGHT, S. L. MASSENGILL, L. W. SWIFT, G. WIRTHLIN, M. CANNON, M. LIU, R. CHEN, L. , et al. KELLY, A. T. MARSHALL, P. W. TRINCZEK, M. BLACKMORE, E. W. WEN, S.-J. WONG, R. NARASIMHAM, B. PELLISH, J. A. PUCHNER, H. ; The Contribution of Low-Energy Protons to the Total On-Orbit SEU Rate. IEEE Transactions on Nuclear Science , v. 62, p. 2440-2451, 2015.

  • MAHATME, N. N. ; GASPARD, N. J. ; ASSIS, T. ; CHATTERJEE, I. ; LOVELESS, T. D. ; BHUVA, B. L. ; ROBINSON, W. H. ; MASSENGILL, L. W. ; WEN, S.-J. ; WONG, R. . Kernel-Based Circuit Partition Approach to Mitigate Combinational Logic Soft Errors. IEEE Transactions on Nuclear Science , v. 61, p. 3274-3281, 2014.

  • JAGANNATHAN, S. ; LOVELESS, T. D. ; BHUVA, B. L. ; GASPARD, N. J. ; MAHATME, N. ; ASSIS, T. ; WEN, S.-J ; WONG, R. ; MASSENGILL, L. W. . Frequency Dependence of Alpha-Particle Induced Soft Error Rates of Flip-Flops in 40-nm CMOS Technology. IEEE Transactions on Nuclear Science , v. 59, p. 2796-2802, 2012.

  • TAVARES, T.A. ; SAIBEL, C.A.S ; ASSIS, T. R. . A TV Digital Interativa como Ferramenta de Apoio à Educação Infantil. Revista Brasileira de Informática na Educação, 01 out. 2007.

  • ZHANG, H. ; JIANG, H. ; BROCKMAN, J. D. ; ASSIS, T. R. ; FAN, X. ; BHUVA, B. L. ; NARASIMHAM, B. ; WEN, S.-J. ; WONG, R. . Thermal neutron-induced soft-error rates for flip-flop designs in 16-nm bulk FinFET technology. In: 2017 IEEE International Reliability Physics Symposium (IRPS), 2017, Monterey. 2017 IEEE International Reliability Physics Symposium (IRPS), 2017. p. 3D-3.1.

  • JIANG, H. ; ZHANG, H. ; BALL, D. R. ; MASSENGILL, L. W. ; BHUVA, B. L. ; ASSIS, T. R. ; NARASIMHAM, B. . SE performance of a Schmitt-trigger-based D-flip-flop design in a 16-nm bulk FinFET CMOS process. In: 2016 IEEE International Reliability Physics Symposium (IRPS), 2016, Pasadena. 2016 IEEE International Reliability Physics Symposium (IRPS), 2016. p. 3B-2-1.

  • MAHATME, N. N. ; CHATTERJEE, I. ; JAGANNATHAN, S. ; GASPARD, N. ; ASSIS, T. ; WEN, S.-J. ; WONG, R. ; BHUVA, B. L. . Exploiting low power circuit topologies for soft error mitigation. In: 2016 IEEE International Reliability Physics Symposium (IRPS), 2016, Pasadena. 2016 IEEE International Reliability Physics Symposium (IRPS), 2016. p. SE-4-1.

  • ASSIS, T. R. ; KAUPPILA, J. S. ; BHUVA, B. L. ; SCHRIMPF, R. D. ; MASSENGILL, L. W. ; WONG, R. ; WEN, S. . Estimation of single-event transient pulse characteristics for predictive analysis. In: 2016 IEEE International Reliability Physics Symposium (IRPS), 2016, Pasadena. 2016 IEEE International Reliability Physics Symposium (IRPS), 2016. p. SE-5-1.

  • ZHANG, H. ; JIANG, H. ; ASSIS, T. R. ; BALL, D. R. ; NI, K. ; KAUPPILA, J. S. ; SCHRIMPF, R. D. ; MASSENGILL, L.W. ; BHUVA, B. L. ; NARASIMHAM, B. ; HATAMI, S. ; ANVAR, A. ; LIN, A. ; WANG, J. K. . Temperature dependence of soft-error rates for FF designs in 20-nm bulk planar and 16-nm bulk FinFET technologies. In: 2016 IEEE International Reliability Physics Symposium (IRPS), 2016, Pasadena. 2016 IEEE International Reliability Physics Symposium (IRPS), 2016. p. 5C-3-1.

  • NARASIMHAM, BALAJI ; CHANDRASEKHARAN, KARTHIK ; WANG, JUNG K. ; DJAJA, GREGORY ; GASPARD, NELSON J. ; MAHATME, NIHAAR N. ; ASSIS, THIAGO R. ; BHUVA, BHARAT L. . High-speed pulsed-hysteresis-latch design for improved SER performance in 20 nm bulk CMOS process. In: 2014 IEEE International Reliability Physics Symposium (IRPS), 2014, Waikoloa. 2014 IEEE International Reliability Physics Symposium, 2014. p. 5F.4.1.

  • EVANS, A. ; NICOLAIDIS, M. ; SHI-JIE WEN ; ASIS, T. . Clustering techniques and statistical fault injection for selective mitigation of SEUs in flip-flops. In: 2013 14th International Symposium on Quality Electronic Design (ISQED 2013), 2013, Santa Clara. International Symposium on Quality Electronic Design (ISQED), 2013. p. 727.

  • ASSIS, T. R. ; KASTENSMIDT, F.L.G ; WIRTH, G. ; REIS, R.A. . Measuring the Effectiveness of Symmetric and Asymmetric Transistor Sizing for Single Event Transient Mitigation in CMOS 90nm Technologies. In: 10th IEEE Latin-American TestWorkshop, 2009, Buzios. 10th IEEE Latin-American TestWorkshop, 2009.

  • ASSIS, T. R. ; KASTENSMIDT, F.L.G ; WIRTH, G. ; REIS, R.A. . Avaliando a eficiência do redimensionamento simétrico e assimétrico de transistores para a redução de Single Event Effects em uma tecnologia 90nm CMOS. In: IBERCHIP XV Workshoop, 2009, Buenos Aires. IBERCHIP XV Workshoop, 2009.

  • ASSIS, T. R. ; BRUSAMARELO, L. ; KASTENSMIDT, F.L.G ; WIRTH, G. ; REIS, R.A. . Analyzing Transistor Size and Folding Method for Radiation Hardening. In: RADECS- 10th European Conference on Radiation and Its Effects on Components and Systems, 2009, Bruges. RADECS- 10th European Conference on Radiation and Its Effects on Components and Systems, 2009. v. 1.

  • LAZZARI, C. ; ASSIS, T. R. ; KASTENSMIDT, F.L.G ; WIRTH, G. ; ANGHEL, L. ; REIS, R.A. . SET-Factor: An Analysis and Design Tool to Reduce SET Sensitivity in Integrated Circuits. In: European Test Symposium, 2008, Verbania. European Test Symposium 2008, 2008.

  • LAZZARI, C. ; ASSIS, T. R. ; KASTENSMIDT, F.L.G ; WIRTH, G. ; ANGHEL, L. ; REIS, R.A. . Asymmetric and Symmetric Transistor Sizing to Reduce SET Sensitivity in Integrated Circuits. In: 23th South Symposium on Microelectronics, 2008, Bento Gonçalves. 23th South Symposium on Microelectronics, 2008.

  • ASSIS, T. R. ; WIRTH, G. ; KASTENSMIDT, F.L.G ; REIS, R.A. . Modeling of a NMOS 90 nm device to Multiple Event Transient Simulation. In: 23th South Symposium on Microelectronics, 2008, Bento Gonçalves. 23th South Symposium on Microelectronics, 2008.

  • ASSIS, T. R. ; WIRTH, G. ; KASTENSMIDT, F.L.G ; REIS, R.A. . DESIGN AND EVALUATION OF A NMOS 90 nm 3D DEVICE. In: 8th Microelectronic Students Forum 2008 - SBCCI 2008, 2008, Gramado. 8th Microelectronic Students Forum 2008, 2008.

  • LAZZARI, C. ; ASSIS, T. R. ; KASTENSMIDT, F.L.G ; WIRTH, G. ; REIS, R.A. ; ANGHEL, L. . An Analysis and Design Technique to Reduce SET Sensitivity in Combinational Integrated Circuits. In: IFIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration, 2008,, 2008, Rhodes. IFIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration., 2008. v. 1.

  • ASSIS, T. R. ; KASTENSMIDT, F.L.G ; WIRTH, G. ; REIS, R.A. . ANALYSIS OF SINGLE EVENT EFFECTS FOR DIFFERENT ANGLES AND IMPACT REGIONS AT A NMOS 90nm 3D DEVICE. In: Second International Workshop on Dependable Circuit Design, 2008, Playa del Carmen. Second International Workshop on Dependable Circuit Design - 2008, 2008.

  • LAZZARI, C. ; ASSIS, T. R. ; KASTENSMIDT, F.L.G ; WIRTH, G. ; ANGHEL, L. ; REIS, R.A. . Efficient Transistor Sizing for Soft Error Protection in Combinational Logic Circuits. In: First International Workshop on Dependable Circuit Design, 2007, Buenos Aires. First International Workshop on Dependable Circuit Design, 2007. v. 1.

  • ASSIS, T. R. ; GOMES, E. A. . Projeto e Implementação do Academic Purpose Operating System ? APOS. In: Observatório - Sessões Técnicas - CETEC, 2007, Chapecó. Observatório - Sessões Técnicas - CETEC, 2007.

  • ASSIS, T. R. ; GOMES, E. A. . ACADEMIC PURPOSE OPERATING SYSTEM ? APOS: PROJETO E IMPLEMENTAÇÃO. In: III Congresso Sul Catarinense de Computação: UNESC, 2007, Criciúma. III Congresso Sul Catarinense de Computação, 2007.

  • ASSIS, T. R. ; TAVARES, T.A. . Desenvolvimento de Programas para TVDI: os Impactos do Canal de Retorno nos Níveis de Interatividade. In: XXXII Conferencia Latinoamericana de Informatica, 2006, Santiago. XXXII Conferencia Latinoamericana de Informatica, 2006.

  • ASSIS, T. R. ; GOMES, E. A. . Projeto e Implementação do Núcleo de um Sistema Operacional Acadêmico Multiprogramado com Arquitetura Monolítica. In: Seminário Estudantil de Produção Acadêmica, 2006, Salvador. X SEPA ? Seminário Estudantil de Produção Acadêmica, 2006.

  • ASSIS, T. R. ; TAVARES, T.A. . Desenvolvimento de um Intercomunicador para Comunicação Interpessoal em Programas de TVDI. In: Seminário Estudantil de Produção Acadêmica - SEPA, 2005, Salvador. IX Edição do SEPA 2005, 2005.

  • ASSIS, T. R. ; TAVARES, T.A. . Desenvolvimento de Programas para TVDI para o Programa Turma da Árvore. In: IV Jornada UNIFACS de Iniciação Ciêntifica, 2006, Salvador. IV JUIC, 2006.

  • ASSIS, T. R. ; TAVARES, T.A. . Comunicação Interpessoal em Programas de TVDI Educacionais. In: WebMedia 2005 - XI Simpósio Brasileiro de Sistemas Multimídia e Web, 2005, Poços de Caldas. Anais do XI Simpósio Brasileiro de Sistemas Multimídia e Web, 2005. p. 198-200.

  • ASSIS, T. R. ; TAVARES, T.A. . Desenvolvimento de uma aplicação para comunicação interpessoal em TVI.. In: III Jornada UNIFACS de Iniciação Ciêntifica, 2005, salvador. 3ª JUIC ? Jornada UNIFACS de Iniciação Científica, 2005.

  • ASSIS, T. R. ; WIRTH, G. ; KASTENSMIDT, F.L.G ; REIS, R.A. . DESIGNING A NMOS 90 NM 3D DEVICE TO SOFT ERRORS SIMULATION. 2008. (Apresentação de Trabalho/Outra).

  • ASSIS, T. R. . Desenvolvendo aplicações para TV Digital e Interativa utilizando a API JAVA. 2007. (Apresentação de Trabalho/Seminário).

Seção coletada automaticamente pelo Escavador

Outras produções

ASSIS, T. R. ; Samuel Bastos . Rabbit Game Pack. 2010.

Samuel Bastos ; ASSIS, T. R. . PIX. 2010.

Samuel Bastos ; ASSIS, T. R. . SafeVault. 2010.

ASSIS, T. R. ; Samuel Bastos . SafeNight. 2010.

Eduardo Sampaio ; Victor Teixeira ; Samuel Bastos ; ASSIS, T. R. . City Defense - The Road PC. 2010.

ASSIS, T. R. ; Samuel Bastos . City Defense - The Road - Mobile. 2009.

ASSIS, T. R. ; Samuel Bastos . Just a Flu. 2009.

Samuel Bastos ; ASSIS, T. R. . Water Hazard. 2009.

ASSIS, T. R. ; SILVEIRA, Carlos. ; BOAVENTURA J. A B. . Sistema Educativo para Portadores de Necessidades Especiais - SEPNE. 2006.

ASSIS, T. R. ; GOMES, E. A. . Academic Purpose Operating System - APOS. 2006.

Seção coletada automaticamente pelo Escavador

Prêmios

2015

IEEE Outstanding Conference Paper Award, IEEE Nuclear and Space Radiation Effects Conference.

2014

1st Place - Cisco Supply Chain Operations Case Competition, Cisco Systems.

2013

1st Place - Cisco Supply Chain Operations Case Competition, Cisco Systems.

2007

Laureado no curso de Ciencia da Computação - Melhor aluno, Universidade Salvador.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2016 - Atual

    MDS Technologia

    Vínculo: Pesquisador Contratado, Enquadramento Funcional: Pesquisador Cientifico, Carga horária: 40

    Outras informações:
    Responsável pelo desenvolvimento de projetos avançados ligado ao desenvolvimento de algorítimos de optimização e estudos de pesquisa na área de radiação e circuitos integrados. http://www.mdstecnologia.com.br

  • 2015 - 2016

    RobustChip Inc

    Vínculo: Celetista, Enquadramento Funcional: Senior Software Engineer, Carga horária: 40, Regime: Dedicação exclusiva.

  • 2012 - 2015

    Vanderbilt University

    Vínculo: Bolsista, Enquadramento Funcional: Research Assistant, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Radiation effects research

  • 2009 - 2009

    Vanderbilt University

    Vínculo: Pesquisador Visitante, Enquadramento Funcional: Visitante, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Working with Radiation Effects Test Circuits as a Digital Designer.

    Atividades

    • 01/2012 - 12/2015

      Pesquisa e desenvolvimento , Electrical Engineering Department, .,Linhas de pesquisa

  • 2008 - 2009

    IEEE Circuits and System

    Vínculo: Sócio, Enquadramento Funcional: Chairman of IEEE CASS Student Branch UFRGS

    Outras informações:
    Chairman of IEEE Circuits and System Society Student Branch at Federal University of Rio Grande do Sul - RS - Brazil

  • 2009 - 2011

    RedRabbit Interactive

    Vínculo: Sócio, Enquadramento Funcional: Diretor, Carga horária: 48, Regime: Dedicação exclusiva.

    Outras informações:
    Diretor da RedRabbit Interactive. Empresa que desenvolve jogos para PC, XBOX 360 e Android