Douglas Rossi de Melo

Formação complementar

Idiomas

Áreas de atuação

Organização de eventos

Participação em eventos

Participação em bancas

Orientou

Produções bibliográficas

• GRIGNANI, WESLEY ; SANTOS, DOUGLAS A. ; VIEL, FELIPE ; DILILLO, LUIGI ; MELO, DOUGLAS R. . A Dependable and Low-Cost CCSDS 123 Hyperspectral Image Compressor. Ieee Embedded Systems Letters , v. 17, p. 54-57, 2025.

• GRIGNANI, WESLEY ; VIEL, FELIPE ; SANTOS, DOUGLAS A. ; DILILLO, LUIGI ; MELO, DOUGLAS R. . A fault-tolerant CCSDS 123 hardware accelerator for space applications. INTEGRATION-THE VLSI JOURNAL , v. 104, p. 102465, 2025.

• GRIGNANI, WESLEY ; SANTOS, DOUGLAS A. ; KASTRIOTOU, MARIA ; CAZZANIGA, CARLO ; DILILLO, LUIGI ; MELO, DOUGLAS R. . Implementation and characterization of a fault-tolerant CCSDS 123 hardware accelerator under neutron radiation. MICROPROCESSORS AND MICROSYSTEMS , v. 117, p. 105184, 2025.

• IMIANOSKY, CAROLINA ; MATTOS, ANDRÉ M. P. ; SANTOS, DOUGLAS A. ; MELO, DOUGLAS R. ; KASTRIOTOU, MARIA ; CAZZANIGA, CARLO ; DILILLO, LUIGI . Characterization of Single-Event Effects in a Microcontroller with an Artificial Neural Network Accelerator. ELECTRONICS , v. 13, p. 4461, 2024.

• SANTOS, DOUGLAS A. ; MATTOS, ANDRÉ M. P. ; MELO, DOUGLAS R. ; DILILLO, LUIGI . Enhancing Fault Awareness and Reliability of a Fault-Tolerant RISC-V System-on-Chip. ELECTRONICS , v. 12, p. 2557, 2023.

• MEZGER, BENJAMIN W. ; SANTOS, DOUGLAS A. ; DILILLO, LUIGI ; ZEFERINO, CESAR A. ; MELO, DOUGLAS R. . A Survey of the RISC-V Architecture Software Support. IEEE Access , v. 10, p. 51394-51411, 2022.

• PEREIRA, RODRIGO VINICIUS MENDONÇA ; SEMAN, LAIO ORIEL ; BEREJUCK, MARCELO DANIEL ; MELO, DOUGLAS ROSSI DE ; MORALES, ANALUCIA SCHIAFFINO ; BEZERRA, Eduardo Augusto . MPI hardware framework for many-core based embedded systems. International Journal of Sensor Networks , v. 35, p. 42, 2021.

• SANTOS, D. A. ; LUZA, L. M. ; DILILLO, L. ; ZEFERINO, C. A. ; MELO, D. R. . Reliability analysis of a fault-tolerant RISC-V system-on-chip. MICROELECTRONICS RELIABILITY , v. 125, p. 114346, 2021.

• MELO, DOUGLAS R. ; ZEFERINO, CESAR A. ; DILILLO, LUIGI ; BEZERRA, EDUARDO A. . Maximizing the Inner Resilience of a Network-on-Chip through Router Controllers Design. SENSORS , v. 19, p. 5416, 2019.

• HOFFMANN, R. W. S. ; CESCONETTO, J. ; MELO, D. R. ; WANGHAM, M. S. . Provendo Ambientes de Vida Assistida para Assistência Médica Remota com Smart Gateways na Web das Coisas. REVISTA DE INFORMÁTICA APLICADA , v. 13, p. 75-87, 2018.

• PEREIRA, T. F. ; MELO, D. R. ; ZEFERINO, C. A. ; BEZERRA, E. A. . Mechanisms to Provide Fault Tolerance to a Network-on-Chip. IEEE Latin America Transactions , v. 15, p. 1034-1042, 2017.

• MELO, D. R. ; WANGHAM, M. S. ; ZEFERINO, C. A. . XIRU: Interface de Rede Extensível para Integração de Núcleos a uma Rede-em-Chip. REVISTA DE INFORMÁTICA TEÓRICA E APLICADA: RITA , v. 21, p. 10, 2014.

• Asciolla, Dario ; DILILLO, LUIGI ; Santos, Douglas ; MELO, DOUGLAS ; Menicucci, Alessandra ; Ottavi, Marco . Characterization of a RISC-V Microcontroller Through Fault Injection. Lecture Notes in Electrical Engineering. 1ed.: Springer International Publishing, 2020, v. , p. 91-101.

• SOUZA, E. M. D. ; GOUVEA, L. S. ; RAUSCH, T. H. ; ZEFERINO, C. A. ; MELO, D. R. . Simulador interativo para estudo de programação em linguagem de montagem na arquitetura RISC-V. In: Iberchip Workshop (IWS), 2025, Bento Gonçalves. Proceedings..., 2025.

• RAUSCH, THIAGO H. ; GRIGNANI, WESLEY ; MÜLLER, GUSTAVO H. S. ; SANTOS, DOUGLAS A. ; DILILLO, LUIGI ; MELO, DOUGLAS R. . Hardening an AMBA-AXI Network Interface for a Reliable Network-on-Chip. In: 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025, Bento Gonçalves. 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025. p. 1.

• NARDES, GEORGE B. ; RAUSCH, THIAGO H. ; MELO, DOUGLAS R. ; ZEFERINO, CESAR A. . A Low-Cost Accelerator for License Plate Character Recognition Using Convolutional Neural Networks. In: 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025, Bento Gonçalves. 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025. p. 1.

• SOUZA, E. M. D. ; GOUVEA, L. S. ; ZEFERINO, C. A. ; MELO, D. R. . Simulador Interativo para Programação na Arquitetura de Processadores RISC-V. In: Computer on the Beach, 2025, Itajaí. Anais do XVI Computer on the Beach - COTB'25, 2025.

• RAUSCH, T. H. ; GRIGNANI, W. ; DILILLO, L. ; MELO, D. R. . Ferramenta Interativa para Elaboração de Sistemas Integrados Baseados em Múltiplos Núcleos. In: Computer on the Beach, 2025, Itajaí. Anais do XVI Computer on the Beach - COTB'25, 2025.

• NARDES, GEORGE B. ; GRIGNANI, W. ; RAUSCH, T. H. ; DUARTE, L. F. H. ; MELO, D. R. ; ZEFERINO, C. A. . A Comparative Analysis of Implementing a CNN Hardware Accelerator on Different FPGA Devices. In: Simpósio Sul de Microeletrônica (SIM), 2025, Curitiba. Proceedings..., 2025.

• HENRIQUE STAHL MÜLLER, GUSTAVO ; HAAS RAUSCH, THIAGO ; ROSSI MELO, DOUGLAS . Interface de rede AMBA-AXI para uma rede-em-chip confiável. In: Computer on the Beach, 2024, Balneário Camboriú - Santa Cat. Anais do XV Computer on the Beach - COTB'24. Itajaí: Universidade do Vale do Itajaí, 2024. p. 172.

• MIGLIORINI MAGAGNIN, NICOLE ; WILLIAM MEZGER, BENJAMIN ; ROSSI DE MELO, DOUGLAS . Técnica de confiabilidade em nível de sistema operacional para a arquitetura RISC-V. In: Computer on the Beach, 2024, Balneário Camboriú - Santa Cat. Anais do XV Computer on the Beach - COTB'24. Itajaí: Universidade do Vale do Itajaí, 2024. p. 165.

• DUARTE, LUIZ F. H. ; NARDES, GEORGE B. ; GRIGNANI, WESLEY ; MELO, DOUGLAS R. ; ZEFERINO, CESAR A. . Deep Nibble: A 4-bit Number Format for Efficient DNN Training and Inference in FPGA. In: 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024, Joao Pessoa. 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024. p. 1.

• GRIGNANI, WESLEY ; SANTANA, KHALIL G. Q. ; SANTOS, DOUGLAS A. ; DILILLO, LUIGI ; MELO, DOUGLAS R. . Implementation and Reliability Evaluation of a ChaCha20 Stream Cipher Hardware Accelerator. In: 2024 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2024, Didcot. 2024 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2024. p. 1.

• GRIGNANI, WESLEY ; SANTOS, DOUGLAS A. ; DILILLO, LUIGI ; MELO, DOUGLAS R. . Reliability Analysis of a Low-Cost CCSDS 123 Hyperspectral Image Compressor. In: 2024 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2024, Didcot. 2024 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2024. p. 1.

• IMIANOSKY, CAROLINA ; SANTOS, DOUGLAS A. ; MELO, DOUGLAS R. ; VIEL, FELIPE ; DILILLO, LUIGI . Special Session: Reliability and Performance Evaluation of a RISC-V Vector Extension Unit for Vector Multiplication. In: 2024 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2024, Didcot. 2024 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2024. p. 1.

• SANTANA, K. G. Q. ; GRIGNANI, W. ; WANGHAM, M. S. ; MELO, D. R. . A High-Performance Hardware Accelerator for ChaCha20 Stream Cipher in FPGA. In: Workshop on Circuits and System Design (WCAS), 2024, João Pessoa. Proceedings..., 2024.

• RAUSCH, T. H. ; SOUZA, E. M. D. ; GRIGNANI, W. ; MELO, D. R. . Ferramenta para Interconexão de Múltiplos Núcleos em Sistemas Integrados. In: Seminários de Microeletrônica do Paraná (SeMicro-PR), 2024, Curitiba. Proceedings..., 2024.

• SOUZA, E. M. D. ; RAUSCH, T. H. ; ZEFERINO, C. A. ; MELO, D. R. . Desenvolvimento do Núcleo de um Simulador Web para a Arquitetura RISC-V. In: Seminários de Microeletrônica do Paraná (SeMicro-PR), 2024, Curitiba. Proceedings..., 2024.

• GLEVINSKI QUEIROZ DE SANTANA, KHALIL ; ROSSI DE MELO, DOUGLAS . Um acelerador em hardware para a cifra ChaCha20. In: Computer on the Beach, 2023, Florianópolis - Santa Catarina. Anais do XIV Computer on the Beach - COTB'23. Itajaí: Universidade do Vale do Itajaí, 2023. p. 048.

• MATTOS, ANDRÉ M. P. ; SANTOS, DOUGLAS A. ; IMIANOSKY, CAROLINA ; MELO, DOUGLAS R. ; DILILLO, LUIGI . Using HARV-SoC for Reliable Sensing Applications in Radiation Harsh Environments. In: 2023 9th International Workshop on Advances in Sensors and Interfaces (IWASI), 2023, Monopoli (Bari). 2023 9th International Workshop on Advances in Sensors and Interfaces (IWASI), 2023. p. 227.

• SANTOS, DOUGLAS A. ; MATTOS, ANDRÉ M. P. ; MELO, DOUGLAS R. ; DILILLO, LUIGI . Characterization of a Fault-Tolerant RISC-V System-on-Chip for Space Environments. In: 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2023, Juan-Les-Pins. 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2023. p. 1.

• IMIANOSKY, CAROLINA ; SANTOS, DOUGLAS A. ; MELO, DOUGLAS R. ; VIEE, FELIPE ; DILILLO, LUIGI . Implementation and Reliability Evaluation of a RISC-V Vector Extension Unit. In: 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2023, Juan-Les-Pins. 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2023. p. 1.

• MEZGER, BENJAMIN W. ; SANTOS, DOUGLAS A. ; DILILLO, LUIGI ; MELO, DOUGLAS R. . Hardening a Real-Time Operating System for a Dependable RISC-V System-on-Chip. In: 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2023, Juan-Les-Pins. 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2023. p. 1.

• GRIGNANI, WESLEY ; SANTOS, DOUGLAS A. ; DILILLO, LUIGI ; VIEL, FELIPE ; MELO, DOUGLAS R. . A Low-Cost Hardware Accelerator for CCSDS 123 Lossless Hyperspectral Image Compression. In: 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2023, Juan-Les-Pins. 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2023. p. 1.

• VEIGA SANTOS PINTO, GUILHERME ; ROSSI MELO, DOUGLAS ; COMUNELLO, EROS ; MARIA ROCHA FERNANDES, ANITA ; DORNBUSCH LOPES, MARCELO . Segmentation and Classification of Criollo Horses using Deep Learning. In: Computer on the Beach, 2023, Florianópolis - Santa Catarina. Anais do XIV Computer on the Beach - COTB'23. Itajaí: Universidade do Vale do Itajaí, 2023. p. 174.

• SANTOS, DOUGLAS A. ; MATTOS, ANDRE M. P. ; LUZA, LUCAS M. ; CAZZANIGA, CARLO ; KASTRIOTOU, MARIA ; MELO, DOUGLAS R. ; DILILLO, LUIGI . Neutron Irradiation Testing and Analysis of a Fault-Tolerant RISC-V System-on-Chip. In: 2022 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2022, Austin. 2022 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2022. p. 1.

• IMIANOSKY, C. ; SANTOS, D. A. ; MELO, D. R. ; DILILLO, L. ; ZEFERINO, C. A. ; BEZERRA, E. A. ; VIEL, F. . A Performance Evaluation of a Fault-tolerant RISC-V with Vector Instruction Support to Space Applications. In: Latin American CubeSat Workshop (LACW), 2022, Brasília. Proceedings..., 2022.

• GRIGNANI, W. ; WISBECKI, G. ; VIEL, F. ; MELO, D. R. . A High-Level Synthesis Compressor of Hyperspectral Images based on CCSDS 123.0-B-2. In: Latin American CubeSat Workshop (LACW), 2022, Brasília. Proceedings..., 2022.

• MAFRA, G. S. ; RAUSCH, T. H. ; SANTOS, D. A. ; DILILLO, L. ; BEZERRA, E. A. ; MELO, D. R. . Assessing the Reliability of a Network-on-Chip through Physical Validation. In: Latin American CubeSat Workshop (LACW), 2022, Brasília. Proceedings..., 2022.

• WILLIAM MEZGER, BENJAMIN ; BORTOLUZZI, FABRICIO ; ALBENES ZEFERINO, CESAR ; ROBERTO OLIVEIRA VALIM, PAULO ; ROSSI MELO, DOUGLAS . A Basic Microkernel for the RISC-V Instruction Set Architecture. In: Computer on the Beach, 2021, Online. Anais do XII Computer on the Beach - COTB '21. São José: Universidade do Vale do Itajaí, 2021. p. 057.

• MELO, DOUGLAS ROSSI ; ZEFERINO, Cesar Albenes ; BEZERRA, Eduardo Augusto ; DILILLO, LUIGI . Design and Evaluation of Implementation Impact on a Fault-Tolerant Network-on-Chip Router. In: 2021 16th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS), 2021, Montpellier. 2021 16th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS), 2021. p. 1.

• SANTOS, DOUGLAS A. ; LUZA, LUCAS M. ; KASTRIOTOU, MARIA ; CAZZANIGA, CARLO ; ZEFERINO, CESAR A. ; MELO, DOUGLAS R. ; DILILLO, LUIGI . Characterization of a RISC-V System-on-Chip under Neutron Radiation. In: 2021 16th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS), 2021, Montpellier. 2021 16th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS), 2021. p. 1.

• SANTOS, DOUGLAS ALMEIDA ; LUZA, LUCAS MATANA ; ZEFERINO, Cesar Albenes ; DILILLO, LUIGI ; MELO, DOUGLAS ROSSI . A Low-Cost Fault-Tolerant RISC-V Processor for Space Systems. In: 2020 15th Design & Technology of Integrated Systems in Nanoscale Era (DTIS), 2020, Marrakech. 2020 15th Design & Technology of Integrated Systems in Nanoscale Era (DTIS), 2020. p. 1.

• Santos, Douglas ; ZEFERINO, CESAR ; BEZERRA, EDUARDO ; DILILLO, LUIGI ; MELO, DOUGLAS . On-board Compressing of Hyperspectral Images using CCSDS 123. In: Computer on the Beach, 2020, Balneário Camboriú. Anais do XI Computer on the Beach - COTB '20. Itajaí: Universidade do Vale do Itajaí, 2020. p. 332.

• PEREIRA, LUCAS M. V. ; SANTOS, DOUGLAS A. ; ZEFERINO, CESAR A. ; MELO, DOUGLAS R. . A Low-Cost Hardware Accelerator for CCSDS 123 Predictor in FPGA. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019. p. 1.

• DE MELO, DOUGLAS ROSSI ; ALBENES ZEFERINO, CESAR ; DILILLO, LUIGI ; BEZERRA, Eduardo Augusto . Analyzing the Error Propagation in a Parameterizable Network-on-Chip Router. In: 2019 IEEE Latin American Test Symposium (LATS), 2019, Santiago. 2019 IEEE Latin American Test Symposium (LATS), 2019. p. 1.

• SILVA, T. Z. ; PEREIRA, L. M. V. ; MELO, D. R. ; ZEFERINO, C. A. ; BEZERRA, E. A. . Implementation of Fault Tolerance Techniques in an Integrated Network Interface. In: Simpósio Sul de Microeletrônica (SIM), 2018, Curitiba. Proceedings..., 2018.

• WEIDLE, GUILHERME F. ; VIEL, FELIPE ; DE MELO, DOUGLAS R. ; ZEFERINO, CESAR A. . A Hardware Accelerator for Anisotropic Diffusion Filtering in FPGA. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.

• MELO, D. R. ; ZEFERINO, C. A. ; RAMOS, A. L. L. ; DILILLO, L. ; BEZERRA, E. A. . Implementation of Fault Tolerance Techniques for Integrated Network Interfaces. In: Latin American CubeSat Workshop (LACW), 2018, Ubatuba. Proceedings..., 2018.

• GAYA, F. L. ; ZEFERINO, C. A. ; MELO, D. R. ; BEZERRA, E. A. . AMBA-AHB Network Interface for Core Interconnection in a Network-on-Chip. In: Iberchip Workshop (IWS), 2017, Bariloche. Proceedings..., 2017.

• SOPRAN, R. ; MELO, D. R. ; ZEFERINO, C. A. ; BEZERRA, E. A. . Análise Comparativa do Custo e do Desempenho de um Algoritmo de Criptografia para Sistemas Embarcados Explorando o Particionamento Hardware/Software. In: Computer on the Beach (CotB), 2017, Florianópolis. Proceedings..., 2017.

• PEREIRA, L. M. V. ; MELO, D. R. ; ZEFERINO, C. A. ; BEZERRA, E. A. . Análise de Alternativas de Integração do Processador LEON3 em Sistemas Embarcados. In: Computer on the Beach (CotB), 2017, Florianópolis. Proceedings..., 2017.

• HOFFMANN, R. W. S. ; WANGHAM, M. S. ; MELO, D. R. . Ambiente de Vida Assistida na Web das Coisas para Assistência Médica e Monitoramento Remoto de Pacientes. In: Computer on the Beach (CotB), 2016, Florianópolis. Proceedings..., 2016.

• SANTOS, J. ; MELO, D. R. . Sistema Microcontrolado para Notificação de Acidente de Trânsito com Motocicleta. In: Computer on the Beach (CotB), 2016, Florianópolis. Proceedings..., 2016.

• NOTARI, E. ; MELO, D. R. . Aplicação Microcontrolada para Gerência Remota de Banheiras. In: Computer on the Beach (CotB), 2015, Florianópolis. Proceedings..., 2015.

• SANTOS, D. M. S. ; MELO, D. R. ; TEIVE, R. C. G. . Automação Residencial Sem Fio de Baixo Custo. In: Computer on the Beach (CotB), 2014, Florianópolis. Proceedings..., 2014.

• MELO, D. R. ; WANGHAM, M. S. ; ZEFERINO, C. A. . Extensible Communication Interface to SoCIN Network-on-Chip. In: Simpósio Sul de Microeletrônica (SIM), 2013, Porto Alegre. Proceedings..., 2013.

• MELO, D. R. ; WANGHAM, M. S. ; ZEFERINO, C. A. . Evaluating the Costs of Communication Services in a Network Interface for a Network-on-Chip. In: Workshop on Circuits and System Design (WCAS), 2013, Curitiba. Proceedings..., 2013.

• PIZZONI, M. R. ; PEREIRA, T. F. ; MELO, D. R. ; ZEFERINO, C. A. . Development of hardware and software components for a platform for NoC evaluation in FPGA. In: Microelectronics Students Forum (SForum), 2010, São Paulo. Proceedings..., 2010.

• MELO, D. R. ; BEREJUCK, M. D. ; ZEFERINO, C. A. . Desenvolvimento de aplicação com requisitos de QoS para SoC baseado em NoC. In: Iberchip Workshop (IWS), 2010, Foz do Iguaçu. Proceedings..., 2010.

• LUIS BRISSOW, EDGAR ; ROBERTO OLIVEIRA VALIM, PAULO ; ROSSI DE MELO, DOUGLAS . Avaliação da vulnerabilidade da arquitetura RISC-V a ataques de execução especulativa. In: Computer on the Beach, 2024, Balneário Camboriú - Santa Cat. Anais do XV Computer on the Beach - COTB'24. Itajaí: Universidade do Vale do Itajaí, 2024. p. 336.

• MICHEL DEVES DE SOUZA, EDUARDO ; NATHALIA ADRIANA DE OLIVEIRA, NATHALIA ; ALMEIDA DOS SANTOS, DOUGLAS ALMEIDA DOS SANTOS ; ROSSI DE MELO, DOUGLAS . RVSH - Um processador RISC-V para fins didáticos. In: Computer on the Beach, 2023, Florianópolis - Santa Catarina. Anais do XIV Computer on the Beach - COTB'23. Itajaí: Universidade do Vale do Itajaí, 2023. p. 450.

• NATHAM DOMINGOS, CARLOS ; ALMEIDA DOS SANTOS, DOUGLAS ; GRIGNANI, WESLEY ; ROSSI DE MELO, DOUGLAS . Plataforma de Integração de Componentes para Sistemas Embarcados em Aplicações Espaciais. In: Computer on the Beach, 2023, Florianópolis - Santa Catarin. Anais do XIV Computer on the Beach - COTB'23, 2023. p. 444.

• PEREIRA, L. M. V. ; MELO, D. R. ; ZEFERINO, C. A. ; BEZERRA, E. A. . Analysis of LEON3 systems integration for a Network-on-Chip. In: IEEE Latin-American Test Symposium (LATS 2018), 2018, São Paulo. Proceedings..., 2018.

• MELO, D. R. . Laboratory of Embedded and Distributed Systems. In: Science Day, 2023, Itajaí. Proceedings..., 2023.

• RAUSCH, T. H. ; GRIGNANI, W. ; DILILLO, L. ; MELO, D. R. . Ferramenta Interativa para Elaboração de Sistemas Integrados Baseados em Múltiplos Núcleos. 2025. (Apresentação de Trabalho/Congresso).

• SOUZA, E. M. D. ; GOUVEA, L. S. ; ZEFERINO, C. A. ; MELO, D. R. . Simulador Interativo para Programação na Arquitetura de Processadores RISC-V. 2025. (Apresentação de Trabalho/Congresso).

• MELO, DOUGLAS R. ; VIEL, F. ; GRIGNANI, W. ; IMIANOSKY, C. ; SANTOS, D. A. . Palestra de Egressos da Engenharia de Computação. 2024. (Apresentação de Trabalho/Conferência ou palestra).

• LUIS BRISSOW, EDGAR ; VALIM, P. R. O. ; MELO, D. R. . Avaliação da vulnerabilidade da arquitetura RISC-V a ataques de execução especulativa. 2024. (Apresentação de Trabalho/Congresso).

• HENRIQUE STAHL MÜLLER, GUSTAVO ; RAUSCH, T. H. ; MELO, D. R. . Interface de rede AMBA-AXI para uma rede-em-chip confiável. 2024. (Apresentação de Trabalho/Congresso).

• MIGLIORINI MAGAGNIN, NICOLE ; MEZGER, B. W. ; MELO, D. R. . Técnica de confiabilidade em nível de sistema operacional para a arquitetura RISC-V. 2024. (Apresentação de Trabalho/Congresso).

• MELO, D. R. ; GRIGNANI, W. ; RAUSCH, T. H. ; GOUVEA, L. S. . Curso de Engenharia de Computação da Univali. 2024. (Apresentação de Trabalho/Conferência ou palestra).

• VEIGA SANTOS PINTO, GUILHERME ; MELO, D. R. ; COMUNELLO, E. ; FERNANDES, A. M. R. ; DORNBUSCH LOPES, MARCELO . Segmentation and Classification of Criollo Horses using Deep Learning. 2023. (Apresentação de Trabalho/Congresso).

• DOMINGOS, C. N. ; SANTOS, D. A. ; GRIGNANI, W. ; MELO, D. R. . Plataforma de Integração de Componentes para Sistemas Embarcados em Aplicações Espaciais. 2023. (Apresentação de Trabalho/Congresso).

• MICHEL DEVES DE SOUZA, EDUARDO ; NATHALIA ADRIANA DE OLIVEIRA, NATHALIA ; SANTOS, D. A. ; MELO, D. R. . RVSH - Um processador RISC-V para fins didáticos. 2023. (Apresentação de Trabalho/Congresso).

• MELO, DOUGLAS R. ; GRIGNANI, W. . Curso de Engenharia de Computação da Univali. 2023. (Apresentação de Trabalho/Conferência ou palestra).

• MELO, D. R. . Laboratory of Embedded and Distributed Systems. 2023. (Apresentação de Trabalho/Congresso).

• GLEVINSKI QUEIROZ DE SANTANA, KHALIL ; MELO, D. R. . Um acelerador em hardware para a cifra ChaCha20. 2023. (Apresentação de Trabalho/Congresso).

• GRIGNANI, W. ; WISBECKI, G. ; VIEL, F. ; MELO, D. R. . A High-Level Synthesis Compressor of Hyperspectral Images based on CCSDS 123.0-B-2. 2022. (Apresentação de Trabalho/Congresso).

• MELO, DOUGLAS R. ; GRIGNANI, W. . Curso de Engenharia de Computação da Univali. 2022. (Apresentação de Trabalho/Conferência ou palestra).

• MEZGER, B. W. ; BORTOLUZZI, F. ; ZEFERINO, C. A. ; VALIM, P. R. O. ; MELO, D. R. . A Basic Microkernel for the RISC-V Instruction Set Architecture. 2021. (Apresentação de Trabalho/Congresso).

• MELO, D. R. ; ZEFERINO, C. A. ; BEZERRA, E. A. ; DILILLO, L. . Design and Evaluation of Implementation Impact on a Fault-Tolerant Network-on-Chip Router. 2021. (Apresentação de Trabalho/Congresso).

• MELO, D. R. ; VIEL, F. . Curso de Engenharia de Computação da Univali. 2021. (Apresentação de Trabalho/Conferência ou palestra).

• MELO, D. R. ; ZEFERINO, C. A. ; DILILLO, L. ; BEZERRA, E. A. . Analyzing the Error Propagation in a Parameterizable Network-on-Chip Router. 2019. (Apresentação de Trabalho/Simpósio).

• MELO, D. R. ; VIEL, F. . Curso de Engenharia de Computação da Univali. 2019. (Apresentação de Trabalho/Conferência ou palestra).

• MELO, D. R. . Interconnection Architecture for Dependable Multicore Systems. 2018. (Apresentação de Trabalho/Seminário).

• MELO, D. R. ; ZEFERINO, C. A. ; DILILLO, L. ; BEZERRA, E. A. . Interconnection Architecture for Dependable Multicore Systems (PhD Forum). 2018. (Apresentação de Trabalho/Seminário).

• GAYA, F. L. ; ZEFERINO, C. A. ; MELO, D. R. ; BEZERRA, E. A. . AMBA-AHB Network Interface for Core Interconnection in a Network-on-Chip. 2017. (Apresentação de Trabalho/Congresso).

• PEREIRA, L. M. V. ; MELO, D. R. ; ZEFERINO, C. A. ; BEZERRA, E. A. . Análise de Alternativas de Integração do Processador LEON3 em Sistemas Embarcados. 2017. (Apresentação de Trabalho/Congresso).

• SOPRAN, R. ; MELO, D. R. ; ZEFERINO, C. A. ; BEZERRA, E. A. . Análise Comparativa do Custo e do Desempenho de um Algoritmo de Criptografia para Sistemas Embarcados Explorando o Particionamento Hardware/Software. 2017. (Apresentação de Trabalho/Congresso).

• HOFFMANN, R. W. S. ; WANGHAM, M. S. ; MELO, D. R. . Ambiente de Vida Assistida na Web das Coisas para Assistência Médica e Monitoramento Remoto de Pacientes. 2016. (Apresentação de Trabalho/Congresso).

• SANTOS, J. ; MELO, D. R. . Sistema Microcontrolado para Notificação de Acidente de Trânsito com Motocicleta. 2016. (Apresentação de Trabalho/Congresso).

• MELO, D. R. ; VIEL, F. . Curso de Engenharia de Computação da Univali. 2016. (Apresentação de Trabalho/Conferência ou palestra).

• MELO, D. R. ; JASPER, G. H. ; CHUANG, Y. M. . Curso de Engenharia de Computação da Univali. 2015. (Apresentação de Trabalho/Conferência ou palestra).

• MELO, D. R. . Laboratório de Sistemas Embarcados e Distribuídos. 2015. (Apresentação de Trabalho/Conferência ou palestra).

• MELO, D. R. ; VIEL, F. ; POHL, G. A. ; RAUTA, L. R. P. . Curso de Engenharia de Computação da Univali. 2014. (Apresentação de Trabalho/Conferência ou palestra).

• MELO, D. R. ; WANGHAM, M. S. ; ZEFERINO, C. A. . XIRU - Interface de Rede Extensível para Integração de Núcleos a uma Rede-em-Chip. 2014. (Apresentação de Trabalho/Conferência ou palestra).

• MELO, D. R. ; WANGHAM, M. S. ; ZEFERINO, C. A. . Extensible Communication Interface to SoCIN Network-on-Chip. 2013. (Apresentação de Trabalho/Simpósio).

• MELO, D. R. ; WANGHAM, M. S. ; ZEFERINO, C. A. . Evaluating the Costs of Communication Services in a Network Interface for a Network-on-Chip. 2013. (Apresentação de Trabalho/Simpósio).

• MELO, D. R. ; ROSA, G. G. ; VIEL, F. . Curso de Engenharia de Computação da Univali. 2013. (Apresentação de Trabalho/Conferência ou palestra).

• MELO, D. R. ; BEREJUCK, M. D. ; ZEFERINO, C. A. . Desenvolvimento de aplicação com requisitos de QoS para SoC baseado em NoC. 2010. (Apresentação de Trabalho/Congresso).

• MELO, D. R. ; BEREJUCK, M. D. ; ZEFERINO, C. A. . Plataforma para validação física de rede-em-chip baseada no integração de sistemas em FPGA. 2008. (Apresentação de Trabalho/Seminário).

Outras produções

Projetos de pesquisa

• 2024 - Atual

  Exploração de arquiteturas paralelas para o processamento de imagens hiperespectrais em aplicações espaciais (Apoio: FAPESC - Chamada FAPESC No 51/2024 - Apoio a Grupos de Pesquisa ACAFE), Descrição: Implementação de aceleradores em hardware dedicados ao processamento de imagens em satélites para monitoramento da Terra, com ênfase no uso de arquiteturas paralelas que maximizem o desempenho na análise de grandes volumes de dados. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Coordenador / Cesar Albenes Zeferino - Integrante / Felipe Viel - Integrante / Douglas Almeida dos Santos - Integrante / Wesley Grignani - Integrante / Thiago Haas Rausch - Integrante / Larissa de Sousa Gouvea - Integrante / Beatriz Lima Santos Klienchen Dalari - Integrante / Sydney Matheus de Souza - Integrante / Miguel Bertonzin - Integrante.

• 2024 - Atual

  Accelerateur dInnovation: Project HARV (Apoio: Université de Montpellier), Descrição: Desenvolvimento de extensões e sistemas integrados confiáveis, baseados no processador HARV (HArdened RISC-V), para aplicações espaciais em satélites de pequeno porte. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Luigi Dilillo - Coordenador / Douglas Almeida dos Santos - Integrante / Wesley Grignani - Integrante / Carolina Imianosky - Integrante.

• 2023 - 2024

  Exploração de Paralelismo em Hardware para Aceleração de Processamento de Imagens e Aprendizado de Máquina (Apoio: CNPq - Chamada CNPq 25/2021 - Pesquisador Visitante - PV 2021), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 21/03/2023., Descrição: Desenvolvimento de uma plataforma MPSoC baseada no processador RISC-V e em aceleradores de hardware para o processamento digital de imagens usando modelos de aprendizado de máquina. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Altamiro Amadeu Susin - Integrante / Márcio Eduardo Kreutz - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2023 - Atual

  Exploração de Paralelismo em Hardware para Aceleração do Processamento de Modelos de Aprendizado de Máquina para o Domínio de Aplicação de Visão Computacional (Apoio: FAPESC - Chamada FAPESC No 54/2022 - Apoio a Grupos de Pesquisa ACAFE), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 30/11/2023., Descrição: Desenvolvimento de uma plataforma SoC e aceleradores de hardware para o processamento digital de imagens usando modelos de aprendizado de máquina para o domínio de aplicação de visão computacional. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (3) / Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Altamiro Amadeu Susin - Integrante / Luiz Fernando Heidrich Duarte - Integrante., Financiador(es): Fundação de Amparo à Pesquisa e Inovação do Estado de Santa Catarina - Bolsa.

• 2023 - Atual

  Arquiteturas de Sistemas em Chip para Visão Computacional baseada em Aprendizado de Máquina (Apoio: CNPq - Chamada CNPq/MCTI No 10/2023 Universal Faixa B), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 03/12/2024., Descrição: Identificação de técnicas, tecnologias e arquiteturas mais eficientes para atender os requisitos específicos das aplicações por meio do desenvolvimento de uma plataforma SoC multiprocessada baseada em aprendizado de máquina e aceleradores em hardware para a implementação de soluções de visão computacional. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (3) / Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Altamiro Amadeu Susin - Integrante / Márcio Eduardo Kreutz - Integrante / Wesley Grignani - Integrante / Thiago Haas Rausch - Integrante / Larissa de Sousa Gouvea - Integrante.

• 2022 - Atual

  Arquiteturas para aceleração em hardware de modelos de aprendizagem de máquina (Apoio: CNPq - Bolsa de Produtividade em Pesquisa - PQ 2021), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 16/05/2022., Descrição: Investigação de arquiteturas e tecnologias para implementação de modelos de aprendizado de máquina em hardware. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Eduardo Augusto Bezerra - Integrante / Altamiro Amadeu Susin - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2021 - 2023

  Desenvolvimento de um Acelerador para o Processamento de Imagens em Satélites de Pequeno Porte Explorando o Particionamento Hardware-Software (Apoio: FAPESC - Chamada FAPESC No 27/2021 - Apoio a Jovens Pesquisadores do Estado de Santa Catarina), Descrição: Desenvolvimento de um acelerador para a etapa de compressão no processamento de imagens em satélites, com exploração do particionamento hardware-software. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Coordenador / Cesar Albenes Zeferino - Integrante / Felipe Viel - Integrante / Luigi Dilillo - Integrante / Douglas Almeida dos Santos - Integrante / Benjamin William Mezger - Integrante / Wesley Grignani - Integrante / Carlos Natham Domingos - Integrante / Gabriela Wisbecki - Integrante., Financiador(es): Fundação de Amparo à Pesquisa e Inovação do Estado de Santa Catarina - Auxílio financeiro.

• 2021 - 2023

  Um Framework baseado em Inteligência Artificial das Coisas (AIoT) para o desenvolvimento de soluções de Tecnologia Assistiva (Apoio: FAPESC - Chamada FAPESC No 15/2021 - Apoio a Grupos de Pesquisa ACAFE), Descrição: Desenvolvimento de um framework baseado no conceito de Inteligência Artificial integrada à Internet das Coisas (AIoT - Artificial Intelligence of Things) através de modelos de Aprendizado de Máquina (ML - Machine Learning). , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Raimundo Celeste Ghizoni Teive - Integrante / Felipe Viel - Integrante / Rudimar Luís Scaranto Dazzi - Integrante / Wemerson Delcio Parreira - Integrante / Eduardo Alves da Silva - Integrante / Anita Maria da Rocha Fernandes - Coordenador / Mauricio Pasetto de Freitas - Integrante., Financiador(es): Fundação de Amparo à Pesquisa e Inovação do Estado de Santa Catarina - Auxílio financeiro.

• 2019 - 2021

  Um Estudo sobre Tecnologias e Aplicações para a Internet das Coisas (Apoio: FAPESC - Chamada FAPESC No 06/2017 - Apoio a Grupos de Pesquisa das Instituições do Sistema ACAFE), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 09/04/2020., Descrição: Identificação e caracterização das tecnologias (arquiteturas, protocolos e serviços) para o desenvolvimento de aplicações para a Internet das Coisas com vistas a subsidiar pesquisas e o projeto de produtos no estado da arte. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Felipe Viel - Integrante / Guilherme Augusto Sborz - Integrante / Valderi Reis Quietinho Leithardt - Integrante / Eduardo Alves da Silva - Integrante / Marciel de Liz Santos - Integrante / Luis Augusto Silva - Integrante / Pablo Flávio da Rosa - Integrante / Daniel Domingos Adriano - Integrante., Financiador(es): Fundação de Amparo à Pesquisa e Inovação do Estado de Santa Catarina - Auxílio financeiro.

• 2018 - 2023

  SpeedIP: Sistemas Multiprocessados em FPGA para o Processamento Digital de Imagem (Apoio: CNPq - Chamada MCTIC/CNPq No 28/2018 - Universal/Faixa B - Processo: 436982/2018-8), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 17/07/2020., Descrição: Investigação de alternativas arquiteturais eficientes para implementação de sistemas multiprocessados de software e hardware integrados em FPGA de modo a suportar o desenvolvimento de soluções de processamento digital de imagem para sistemas computacionais embarcados. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (4) / Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Lucas Martins Veras Pereira - Integrante / Thiago Felski Pereira - Integrante / Douglas Almeida dos Santos - Integrante / Antonio Luiz Lopes Ramos - Integrante / Altamiro Amadeu Susin - Integrante / Márcio Eduardo Kreutz - Integrante / Eros Comunello - Integrante / Guilherme Augusto Sborz - Integrante / Lucas Amilton Martins - Integrante / Andrei Francisco da Rosa - Integrante / Arthur Passos - Integrante / André Francisco Ribeiro Bezerra - Integrante / Ivan Jader Borchardt - Integrante / Wemerson Delcio Parreira - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

• 2014 - 2015

  Iniciação à Programação e à Implementação de Processadores a Estudantes do Ensino Médio (Apoio: CNPq - Chamada CNPq/VALE S.A. No 05/2012 - Forma-Engenharia), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 18/02/2014., Descrição: Introdução de conceitos de programação e implementação de processadores a alunas de ensino médio utilizando como referência uma arquitetura simplificada de processador. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / André Luis Alice Raabe - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

• 2013 - 2013

  INCT NAMITEC: Tecnologias de Micro e Nanoeletrônica para Sistemas Integrados Inteligentes (Apoio: CNPq), Descrição: Geração, aplicação e disseminação de conhecimentos de micro e nanoeletrônica, articulando competências para promover inovações que atendam às necessidades da sociedade. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Integrante / Jacobus Willibrordus Swart - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

• 2011 - 2014

  Interfaces de Comunicação para Rede-em-Chip (Apoio: CNPq - Bolsa de Produtividade em Desenvolvimento Tecnológico e Extensão Inovadora - DT 2010), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 26/11/2012., Descrição: Desenvolvimento de interfaces de rede baseadas no modelo OSI para interconexão de núcleos por meio da NoC SoCIN. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

Projetos de desenvolvimento

• 2008 - 2011

  CHS20, Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20, Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2018 - Atual

  Teste e validação de IP Core para OBCs de pequenos satélites, Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 22/06/2018., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Thiago Felski Pereira - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante.Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2018 - Atual

  Teste e validação de IP Core para OBCs de pequenos satélites, Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 22/06/2018., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Thiago Felski Pereira - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2018 - Atual

  Teste e validação de IP Core para OBCs de pequenos satélites, Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 22/06/2018., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Thiago Felski Pereira - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2018 - 2018

  Teste e validação de IP Core para OBCs de pequenos satélites, Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 22/06/2018., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Thiago Felski Pereira - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2018 - 2018

  Teste e validação de IP Core para OBCs de pequenos satélites, Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 22/06/2018., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Thiago Felski Pereira - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2018 - 2018

  Teste e validação de IP Core para OBCs de pequenos satélites, Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 22/06/2018., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Thiago Felski Pereira - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2021 - 2021

  Avaliação das ferramentas de desenvolvimento da GOWIN Semiconductor, Descrição: Análise das ferramentas de desenvolvimento da GOWIN Semiconductor em comparação com as ferramentas equivalentes das empresas Altera/Intel e Xilinx/AMD, caracterizando os custos e desempenho da implementação de projetos de diferentes complexidades em dispositivos similares desses três fabricantes. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Walter Antônio Gontijo - Integrante.

• 2018 - 2018

  Teste e validação de IP Core para OBCs de pequenos satélites (Apoio: BIC de Montpellier), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 22/06/2018., Descrição: Teste e validação de um IP Core compatível com os padrões CCSDS, desenvolvido pela empresa NanoRaven, para uso no sistema de comunicação de satélites. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Thiago Felski Pereira - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2024 - Atual

  Transformador Visuespacial (VsT) (Apoio: FAPESC - Chamada FAPESC No 46/2024 - Programa de Incentivo à Propriedade Intelectual), Projeto certificado pela empresa WEBPHY TECNOLOGIA em 05/05/2025., Descrição: O Visuospatial Transformer (VsT) é uma arquitetura de aprendizado profundo e uma ferramenta de software de uso profissional projetada para análise visual de espaços físicos e suas dinâmicas, com atualização automática de gêmeos digitais de linhas de linhas de produção, edificações e instalações. , Situação: Em andamento; Natureza: Desenvolvimento. , Integrantes: Douglas Rossi de Melo - Integrante / Luiz Fernando Heidrich Duarte - Coordenador.

• 2023 - 2025

  Plataforma de Edge-AI e Data Analytics para Acompanhamento de Obras na Construção Civil (Apoio: CNPq - Chamada CNPq/SEMPI/MCTI No 021/2021 - Programa RHAE - Linha 2 - Start-Ups), Projeto certificado pela empresa WEBPHY TECNOLOGIA em 06/08/2023., Descrição: Desenvolvimento de um sistema com inteligência artificial para a medição de progresso de obras para a indústria da construção civil, focado na redução de desperdícios. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (3) / Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Wesley Grignani - Integrante / Luiz Fernando Heidrich Duarte - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2021 - 2023

  Infraestrutura Computacional para Pesquisa e Desenvolvimento em Inteligência Artificial (Apoio: FAPESC - Chamada FAPESC No 29/2021 - Apoio a Infraestrutura de Laboratórios Acadêmicos do Estado de Santa Catarina), Projeto certificado pelo(a) coordenador(a) Anita Maria da Rocha Fernandes em 22/03/2023., Descrição: Qualificação e atualização da infraestrutura de pesquisa em Inteligência Artificial da Escola do Mar, Ciência e Tecnologia da Universidade do Vale do Itajaí, visando fomentar pesquisa de ponta e desenvolver soluções a serem aplicadas em vários setores produtivos, bem como nas demais Escolas da universidade. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Raimundo Celeste Ghizoni Teive - Integrante / Felipe Viel - Integrante / Rudimar Luís Scaranto Dazzi - Integrante / Wemerson Delcio Parreira - Integrante / Eduardo Alves da Silva - Integrante / Anita Maria da Rocha Fernandes - Coordenador.

• 2021 - 2021

  Avaliação das ferramentas de desenvolvimento da GOWIN Semiconductor (Apoio: Alphatech), Descrição: Análise das ferramentas de desenvolvimento da GOWIN Semiconductor em comparação com as ferramentas equivalentes das empresas Altera/Intel e Xilinx/AMD, caracterizando os custos e desempenho da implementação de projetos de diferentes complexidades em dispositivos similares desses três fabricantes. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Walter Antônio Gontijo - Integrante.

• 2018 - 2018

  Teste e validação de IP Core para OBCs de pequenos satélites (Apoio: BIC de Montpellier), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 22/06/2018., Descrição: Teste e validação de um IP Core compatível com os padrões CCSDS, desenvolvido pela empresa NanoRaven, para uso no sistema de comunicação de satélites. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Felipe Viel - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.

• 2008 - 2011

  CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Projeto certificado pela empresa Intelbras S/A em 26/11/2012., Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Douglas Rossi de Melo - Integrante / Cesar Albenes Zeferino - Coordenador / Marcelo Daniel Berejuck - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Thiago Felski Pereira - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.

Prêmios