Jucemar Luis Monteiro

Jucemar Monteiro é estudante de doutorado na Universidade Federal do Rio Grande do Sul. Possui bacharelado em Ciências da Computação pela Universidade Federal de Santa Catarina (2011), tem especialização no fluxo de projeto de circuitos integrados digital pelo Programa CI-Brasil (2012) e mestrado em Microeletrônica pela Universidade Federal do Rio Grande do Sul (2014). Fez doutorado Sanduíche (Visiting Research Student) na Universidade de Calgary (10/2015-04/2016) orientado pela Professora Laleh Behjat. Os principais tópicos de pesquisa dele são algoritmos de posicionamento de circuitos integrados considerando timing e roteabilidade. Ele ganhou o auxílio 2015 Canadian Emerging Leaders in the Americas Program (ELAP) e também foi premiado como primeiro e segundo lugares, respectivamente, em 2014 e 2015 na competição internacional ICCAD Timing-Driven Placement.

Informações coletadas do Lattes em 06/04/2019

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em andamento em Microeletrônica

2014 - Atual

Universidade Federal do Rio Grande do Sul
Orientador: Marcelo de Oliveira Johann
com Coorientador: Laleh Behjat. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.

Mestrado em Microeletrônica

2012 - 2014

Universidade Federal do Rio Grande do Sul
Título: Um Algoritmo de Posicionamento Analítico Detalhado Guiado por Otimizações dos Caminhos Críticos,Ano de Obtenção: 2014
Orientador: Marcelo de Oliveira Johann
Coorientador: José Luís Almada Güntzel. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Circuitos integrados; Ferramenta CAD para microeletrônica; Ferramentas para posicionamento de células; Posicionamento analítico.Grande área: Ciências Exatas e da Terra

Graduação em Ciências da Computação

2007 - 2011

Universidade Federal de Santa Catarina
Título: Hierarchical Add One Carry Select Adder: Um Somador Select-Adder com Cadeia de Carry Logarítmica
Orientador: José Luís Almada Güntzel

Ensino Médio (2º grau)

2003 - 2006

Instituto Federal de Santa Catarina

Seção coletada automaticamente pelo Escavador

Formação complementar

2011 - 2012

CI-Brasil. (Carga horária: 2080h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Alemão

Compreende Razoavelmente, Fala Pouco, Lê Pouco, Escreve Pouco.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Ferramentas CAD para microeletrônica.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Projeto de Circuitos Integrados.

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Projeto de arquitetura rápida de somador.

Seção coletada automaticamente pelo Escavador

Organização de eventos

REIS, R. A. L. ; Becker, J. ; GUNTZEL, J. L. A. ; Atienza, D. ; JOHANN, M. O. ; WILKE, G. ; MEINHARDT, Cristina ; MONTEIRO, J. L. ; Brisolara, L. . 17th IEEE\IFIP International Conference on Very Large Scale Integration (VLSI-SOC). 2009. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em eventos

2016 IEEE Computer Society Annual Symposium on VLSI.Routing-aware Incremental Timing-driven Placement. 2016. (Simpósio).

Design Automation Conference. An Incremental Timing-Driven Placement Flow Considering Routability. 2016. (Congresso).

Emerging Leaders in the Americas Program (ELAP) Democracy Study Tour. 2016. (Encontro).

International Symposium on Physical Design.Drive Strength Aware Cell Movement Techniques for Timing Driven Placement. 2016. (Simpósio).

International Conference on Computer-Aided Design. 2015. (Congresso).

Design Automation Conference. UPlace: A Graphics User Interface-Enabled Placement Tool. 2014. (Congresso).

Design Automation Conference. Placement flow with Analitical Placers. 2014. (Congresso).

The 33rd International Conference on Computer-Aided Design. 2014. (Congresso).

The 33rd International Conference on Computer-Aided Design. 2014. (Congresso).

XVI Escola de Microeletrônica Sul. 2014. (Outra).

XXIX South Microelectronics Symposium.A More Accurate Algorithm for Fast Cut Line Selection in Global Placement. 2014. (Simpósio).

28th South Symposium on Microelectronics. 2013. (Simpósio).

XV Escola de Microeletrônica Sul. 2013. (Outra).

XXXII Congresso da Sociedade Brasileira de Computação. A1CSAH: um Somador Rápido de Alta Eficiência Energética. 2012. (Congresso).

13ª Escola de Microeletrônica. 2011. (Outra).

26th South Symposium on Microelectronics.Cell-Based VLSI Implementations of the Add One Carry Select Adder. 2011. (Simpósio).

Design & Test Summer School in Latin America. 2010. (Outra).

11ª Escola de Microeletrônica. 2009. (Outra).

17th IEEE\IFIP International Conference on Very Large Scale Integration (VLSI-SOC). 2009. (Congresso).

24th South Symposium on Microelectronics (SIM).A Comparison of Carry Lookahead Mapped with CMOS Static Gates. 2009. (Seminário).

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Adriel Mota Ziesemer Junior

Reis, Ricardo; Reis, André Inácio;ZIESEMER, Adriel; JOHANN, M.. Algoritmo de Posicionamento Analítico Detalhado Guiado a Caminhos Críticos. 2014. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Djones Vinicius Lettnin

GUNTZEL, J.; BATISTA, E.;LETTNIN, D. V.. Hierarchical Add One Carry Select Adder: Um Somador Select-Adder com Cadeia de Carry Logarítimca. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina.

Andre Inácio Reis

REIS, R. A. L.REIS, A. I.; ZIESEMER JUNIOR, A. M.. Algorítmo de Posicionamento Analítico-Detalhado Guiado a Caminhos Críticos. 2014. Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

Andre Inácio Reis

REIS, R. A. L.REIS, A. I.; ZIESEMER JUNIOR, A. M.. Algorítmo de Posicionamento Analítico-Detalhado Guiado a Caminhos Críticos. 2014. Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

José Luis Almada Guntzel

Giintzel, Jose Luis; KAHNG, Andrew B.; BRENNER, Ulrich; JOHANN, MARCELO. Timing-driven Placement with Network Flow-based Legalization. 2017. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Foi orientado por

José Luis Almada Guntzel

Algoritmo de Posicionamento Analítico Detalhado Guiado a Caminhos Críticos; 2014; Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: José Luís Almada Güntzel;

José Luis Almada Guntzel

Hierarchical Add One Carry Select Adder (A1CSAH): Uma arquitetura somadora select adder com cadeia de carry logarítmica; 2011; Trabalho de Conclusão de Curso; (Graduação em Bacharelado em Ciências da Computação) - Universidade Federal de Santa Catarina; Orientador: José Luís Almada Güntzel;

José Luis Almada Guntzel

Projeto de circuitos aritméticos tolerantes a falhas transientes; 2009; Iniciação Científica; (Graduando em Bacharelado em Ciências da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: José Luís Almada Güntzel;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • MONTEIRO, JUCEMAR ; JOHANN, MARCELO ; BEHJAT, LALEH . An Optimized Cost Flow Algorithm to Spread Cells in Detailed Placement. ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS , v. 24, p. 1-16, 2019.

  • MONTEIRO, J. ; GUNTZEL, J. L. A. ; Agostini, L. . Uma Arquitetura Rápida de Somador Binário de Alta Eficiência Energética. Revista de Iniciação Científica, Porto Alegre - RS - Brazil, 30 set. 2012.

  • FLACH, GUILHERME ; FOGAÇA, MATEUS ; MONTEIRO, JUCEMAR ; JOHANN, MARCELO ; REIS, RICARDO . Rsyn. In: the 2017 ACM, 2017, Portland. Proceedings of the 2017 ACM on International Symposium on Physical Design - ISPD '17. New York: ACM Press, 2017. p. 33.

  • FLACH, GUILHERME ; FOGAÇA, MATEUS ; MONTEIRO, JUCEMAR ; JOHANN, MARCELO ; REIS, RICARDO . Drive Strength Aware Cell Movement Techniques for Timing Driven Placement. In: the 2016, 2016, Santa Rosa. Proceedings of the 2016 on International Symposium on Physical Design - ISPD '16. New York: ACM Press, 2016. p. 73.

  • MONTEIRO, JUCEMAR ; DARAV, NIMA KARIMPOUR ; FLACH, GUILHERME ; FOGACA, MATEUS ; REIS, RICARDO ; KENNINGS, ANDREW ; JOHANN, MARCELO ; BEHJAT, LALEH . Routing-Aware Incremental Timing-Driven Placement. In: 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016, Pittsburgh. 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 290.

  • FOGACA, MATEUS ; FLACH, GUILHERME ; MONTEIRO, JUCEMAR ; JOHANN, MARCELO ; REIS, RICARDO . Quadratic timing objectives for incremental timing-driven placement optimization. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. p. 620.

  • MONTEIRO, JUCEMAR ; FLACH, G. ; JOHANN, MARCELO ; GUNTZEL, JOSE L. A. . An analytical timing-driven algorithm for detailed placement. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS). p. 1.

  • FLACH, GUILHERME ; MONTEIRO, JUCEMAR ; FOGACA, MATEUS ; PUGET, JULIA ; BUTZEN, PAULO ; JOHANN, MARCELO ; REIS, RICARDO . An Incremental Timing-Driven flow using quadratic formulation for detailed placement. In: 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSISoC), 2015, Daejeon. 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), 2015. p. 1.

  • MONTEIRO, J. ; FLACH, G. A. ; PUGET, J. C. ; GUNTZEL, J. L. A. ; JOHANN, M. O. ; REIS, R. A. L. . A More Accurate Algorithm for Fast Cut Line Selection in Global Placement. In: XXIX South Microelectronics Symposium, 2014, Alegrete. 29th South Symposium on Microelectronics - SIM 2014, 2014.

  • MONTEIRO, J. L. ; Agostini, L. ; GUNTZEL, J. L. A. . A1CSAH: um Somador Rápido de Alta Eficiência Energética. In: XXXII Congresso da Sociedade Brasileira de Computação - XXXI Concurso de Trabalhos de Iniciação Científica, 2012, Curitiba - Paraná. A1CSAH: um Somador Rápido de Alta Eficiência Energética, 2012.

  • MONTEIRO, J. L. ; Campos, P. V. ; GUNTZEL, J. L. A. ; Agostini, L. . Cell-Based VLSI Implementations of the Add One Carry Select Adder. In: 26th South Symposium on Microelectronics, 2011, Novo Hamburgo, Brazil. 26th South Symposium on Microelectronics, 2011.

  • MONTEIRO, J. L. ; GUNTZEL, J. L. A. ; Agostini, L. . A1CSA: An energy-efficient fast adder architecture for cell-based VLSI design. In: 2011 18th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2011, Beirut. Electronics, Circuits and Systems (ICECS), 2011 18th IEEE International Conference on, 2011.

  • MONTEIRO, J. L. ; CAMPOS, C. E. ; RIBAS, R. ; GUNTZEL, J. L. A. . A Comparison of Carry Lookahead Mapped With CMOS Static Gates. In: 24º Simpósio Sul de Microeletrônica, 2009, Pelotas. SIM2009. Pelotas: Editora e Gráfica Universitária - PREC - UFPel, 2009. p. 59-62.

  • CAMPOS, C. E. ; MONTEIRO, J. L. ; RIBAS, R. ; GUNTZEL, J. L. A. . Evolution of XOR Circuits in 90nm CMOS Technology. In: 24º Simpósio Sul de Microeletrônica, 2009, Pelotas. SIM2009. Pelotas: Editora e Gráfica Universitária - PREC - UFPel, 2009. p. 55-58.

  • FLACH, G. ; FOGAÇA, MATEUS ; MONTEIRO, J. ; JOHANN, M. O. ; REIS, R. A. L. . Drive Strength Aware Cell Movement Techniques for Timing Driven Placement. 2016. (Apresentação de Trabalho/Simpósio).

  • MONTEIRO, J. ; Behjat, L. ; JOHANN, MARCELO . Routing-Aware Incremental Timing-Driven Placement. 2016. (Apresentação de Trabalho/Conferência ou palestra).

  • MONTEIRO, J. ; Darav, N. K. ; FLACH, G. A. ; FOGAÇA, MATEUS ; REIS, RICARDO ; Kennings, A. ; JOHANN, MARCELO ; Behjat, L. . An Incremental Timing-Driven Placement Flow Considering Routability. 2016. (Apresentação de Trabalho/Conferência ou palestra).

  • FLACH, G. A. ; MONTEIRO, J. ; PUGET, J. C. ; GUNTZEL, J. L. A. ; JOHANN, M. O. ; REIS, R. A. L. . UPlace: A Graphics User Interface-Enabled Placement Tool. 2014. (Apresentação de Trabalho/Congresso).

  • MONTEIRO, J. ; GUNTZEL, J. L. A. ; JOHANN, M. O. . Placement Flow with Analytical Placers. 2014. (Apresentação de Trabalho/Congresso).

  • MONTEIRO, J. L. ; Agostini, L. ; GUNTZEL, J. L. A. . A1CSAH: um Somador Rápido de Alta Eficiência Energética. 2012. (Apresentação de Trabalho/Congresso).

  • MONTEIRO, J. L. ; Campos, P. V. ; GUNTZEL, J. L. A. ; Agostini, L. . Cell-Based VLSI Implementations of the Add One Carry Select Adder. 2011. (Apresentação de Trabalho/Simpósio).

  • MONTEIRO, J. L. ; CAMPOS, C. E. ; RIBAS, R. ; GUNTZEL, J. L. A. . A Comparison of Carry Lookahead Mapped With CMOS Static Gates. 2009. (Apresentação de Trabalho/Simpósio).

Seção coletada automaticamente pelo Escavador

Outras produções

FLACH, GUILHERME ; FOGAÇA, MATEUS ; MONTEIRO, J. . Rsyn: An Extensible Physical Synthesis Framework. 2017.

Seção coletada automaticamente pelo Escavador

Prêmios

2016

2016 Emerging Leaders in the Americas Program (ELAP) Democracy Study Tour, Canadian Bureau for International Education (CBIE) - Canada.

2016

A. Richard Newton Young Student Fellow Award, 53rd Design Automation Conference.

2015

2015 CAD Contest at ICCAD (Incremental Timing-driven Placement) - Second place, The International Conference on Computer-Aided Design.

2015

2015-2016 Emerging Leaders in the Americas Program (ELAP), Department of Foreign Affairs, Trade and Development (DFATD) - Canada.

2014

A. Richard Newton Young Student Fellow Award, 51st Design Automation Conference.

2014

2014 CAD Contest at ICCAD (Incremental Timing-driven Placement) - First place, The International Conference on Computer-Aided Design.

2012

XXXI Concurso de Trabalhos de Iniciação Científica - Segundo Colocado, Sociedade Brasileira de Computação.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Endereço profissional

  • Universidade Federal do Rio Grande do Sul, Instituto de Informática. , Av. Bento Gonçalves, 9500 ? Prédio 43412 (prédio 67), sala 67-217, Agronômia, 91501970 - Porto Alegre, RS - Brasil

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2014 - Atual

    Universidade Federal do Rio Grande do Sul

    Vínculo: Bolsista, Enquadramento Funcional: Bolsista Doutorado, Carga horária: 40, Regime: Dedicação exclusiva.

  • 2012 - 2014

    Universidade Federal do Rio Grande do Sul

    Vínculo: Bolsista, Enquadramento Funcional: Bolsista Demanda Social (DS) CAPES, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Mestrado no Programa de Microeletrônica (PGMicro) em ferramentas de posicionamento para circuitos integrados. A pesquisa está focada em posicionadores analíticos.

  • 2011 - 2012

    Universidade Federal do Rio Grande do Sul

    Vínculo: Bolsista DTS-G, Enquadramento Funcional: Bolsista, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Bolsista de Desenvolvimento Tecnológico em Semicondutores do CNPq - Nível G do Programa Nacional de Formação de Projetistas de Circuitos Integrados (CI Brasil). A fim de inserir o país no cenário internacional de Circuitos Integrados, uma das principais estratégias do CI-Brasil foi a criação do Programa Nacional de Formação de Projetistas de Circuitos Integrados (PNF-PCI). Criado em 2008, em parceria com a Cadence Design Systems, uma das líderes mundias no segmento, o objetivo é oferecer ao país profissionais especializados em projetar circuitos integrados, ou chips, como são popularmente conhecidos. Treinamento realizado com as ferramentas da Cadence para o fluxo de projeto standard-cells. Foram desenvolvidas as atividades de especificação funcional e estrutura, verificação funcional, síntese lógica, static timing analysis, design for testability, síntese física, verificação formal e tapeout. No treinamento foi projetado um circuito integrado mixed-signal para camada físcia do padrão IEEE 802.15.4.

  • 2008 - 2010

    Universidade Federal do Rio Grande do Sul

    Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Iniciação Científica ITI-A, Carga horária: 12, Regime: Dedicação exclusiva.

    Outras informações:
    Bolsista do Projeto SisRas. Sistemas Computacionais com capacidade de confiabilidade, disponibilidade e utilidade (RAS). Orientador: Prof. Dr. José Luis Almada Güntzel. Área de atuação: Projeto de somadores rápidos tolerantes a falhas transientes.

  • 2010 - 2011

    Universidade Federal de Pernambuco

    Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Iniciação Científica ITI-A, Carga horária: 12, Regime: Dedicação exclusiva.

    Outras informações:
    Bolsista do projeto Brazil-IP. O projeto é um consórcio de universidades brasileira com o intuito de produzir circuitos integrados. Orientador: Prof. Dr. José Luís Almada Güntzel. Área de atuação: projeto de um IP de uma DCT-2D com o fluxo de projeto CMOS. Uma arquitetura rápida (logarítmica) de somador foi proposta durante a realização do projeto. A descrição de tal arquitetura intitulada A1CSAH foi publicada como artigo no ICECS 2011 e ela também foi premiada com o segundo melhor trabalho de iniciação científica no Concurso de Trabalhos de Iniciação Científica realizado pela Sociedade Brasileira de Computação no ano de 2012.