Vinícius dos Santos Livramento

Possui graduação em Ciências da computação pela Universidade Federal de Santa Catarina (2008) e mestrado em Programa de Pós Grad. em Ciências da Computação pela Universidade Federal de Santa Catarina (2013). Tem experiência na área de Ciência da Computação, com ênfase em Arquitetura de Sistemas de Computação, atuando principalmente nos seguintes temas: relaxação lagrangeana, circuitos artificiais, automação de projeto eletrônico (eda), gate sizing e timing-driven placement.

Informações coletadas do Lattes em 21/12/2018

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Pós Graduação em Engenharia de Automação e Sistemas

2013 - 2016

Universidade Federal de Santa Catarina
Título: Timing Optimization During the Physical Synthesis of Cell-Based VLSI Circuits
Orientador: em University of Texas at Austin ( David Z. Pan)
com Luiz Cláudio Villar dos Santos. Coorientador: José Luís Almada Güntzel. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Automação de projeto eletrônico (EDA); Fluxo de projeto standard cell; Timing Optimization; Relaxação lagrangeana; Network Flow.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Microeletrônica.

Mestrado em Programa de Pós Grad. em Ciências da Computação

2010 - 2013

Universidade Federal de Santa Catarina
Título: Sizing Discreto Baseado em Relaxação Lagrangeana para Minimização de Leakage em Circuitos Digitais,Ano de Obtenção: 2013
José Luís Almada Güntzel.Coorientador: Marcelo de Oliveira Johann. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Automação de projeto eletrônico (EDA); Fluxo de projeto standard cell; Sizing discreto de portas; Relaxação lagrangeana.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Microeletrônica.

Graduação em Ciências da computação

2004 - 2008

Universidade Federal de Santa Catarina
Título: Modelagem do Processador DSP TMS 320C4x
Orientador: Luiz Cláudio Villar dos Santos
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Italiano

Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Microeletrônica.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Computed-Aided Design.

Seção coletada automaticamente pelo Escavador

Organização de eventos

GUNTZEL, J. L. ; REIS, R. ; WILKE, G. ; JOHANN, M. ; LIVRAMENTO, V. S. . 17th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2009). 2009. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em eventos

Design Automation Conference. Clock-Tree-Aware Incremental Timing-Driven Placement Based on Dynamic Net-Weighting. 2016. (Congresso).

International Conference on Computer-Aided Design. International Conference on Computer-Aided Design. 2016. (Congresso).

ACM/IEEE International Conference on Computer-Aided Design. 2015. (Congresso).

ACM International Symposium on Physical Design.Timing-Driven Placement Based on Dynamic Net-Weighting for Efficient Slack Histogram Compression. 2015. (Simpósio).

ACM/IEEE DESIGN, AUTOMATION & TEST IN EUROPE (DATE2013). Fast and Efficient Lagrangian Relaxation-Based Discrete Gate Sizing. 2013. (Congresso).

IEEE Circuits and Systems Society Workshops. 2013. (Oficina).

19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). Lagrangian Relaxation-Based Discrete Gate Sizing for Leakage Power Minimization. 2012. (Congresso).

24th Symposium on Integrated Circuits and Systems Design (SBCCI 2011). 2011. (Simpósio).

48th Design Automation Conference (DAC 2011). 2011. (Congresso).

IEEE International Symposium on Circuits and Systems (ISCAS 2011).An Energy-Efficient 8x8 2-D DCT for Battery-Powered Portable Devices. 2011. (Simpósio).

23rd Symposium on Integrated Circuits and Systems Design (SBCCI 2010).A High Throughput Multiplierless Low Power 8x8 2-D DCT IP for Portable Multimedia Applications. 2010. (Simpósio).

17th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2009). 2009. (Congresso).

22nd Symposium on Integrated Circuits and Systems Design (SBCCI 2009).. 2009. (Congresso).

21th Symposium on Integrated Circuits and Systems Design (SBCCI 2008).. 2008. (Congresso).

ARTIST2 South-American School for Embedded Systems. 2008. (Oficina).

Forum Internacional Software Livre. 2007. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em bancas

Aluno: Tiago Augusto Fontana

GUNTZEL, J. L.;LIVRAMENTO, VINICIUS; PILLA, L. L.. Geração de Árvore de Relógio para Avaliação do Posicionamento de Circuitos Integrados. 2016. Trabalho de Conclusão de Curso (Graduação em Ciências da computação) - Universidade Federal de Santa Catarina.

Aluno: Renan de Oliveira Netto

LIVRAMENTO, V. S.; GUNTZEL, J. L.; SANTOS, L.. Avaliação do Impacto das Reconvergências na Qualidade da Solução de Gate Sizing Discreto Baseado em Programação Dinâmica. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina.

Aluno: Chrystian de Souza Guth

LIVRAMENTO, V. S.; GUNTZEL, J. L.; FONSECA, R.. Análise de Timing Estática e a Avaliação do Impacto do Atraso das Interconexões em Circuitos Digitais. 2013. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina.

Aluno: Ismael Seidel

GUNTZEL, J. L.;LIVRAMENTO, V. S.; LETTNIN, D. V.. Investigação de Padrões de Subamostragem em Métrica de Similaridade de Imagem. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina.

Aluno: Carlos Eduardo Campos

GUNTZEL, J. L.;LIVRAMENTO, V. S.; LETTNIN, D. V.. Projeto de um Controlador de Acesso Direto a Memória de Multi Canais. 2011. Trabalho de Conclusão de Curso (Graduação em Ciências da computação) - Universidade Federal de Santa Catarina.

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Djones Vinicius Lettnin

GUNTZEL, J.;LETTNIN, D. V.; SANTOS, L. C. V.; LUBASZEWSKI, M. S.; JOHANN, M. O.. SIZING DISCRETO BASEADO EM RELAXAÇÃO LAGRANGEANA PARA MINIMIZAÇÃO DE LEAKAGE EM CIRCUITOS DIGITAIS. 2013. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

Márcio Bastos Castro

CASTRO, M.; MORAES, F. G.; BAMPI, S.; CAMPONOGARA, E.; WILKE, G. R.; GUNTZEL, J. L.; SANTOS, L. C. V.. Timing Optimization During the Physical Synthesis of Cell-based VLSI Circuits. 2016. Tese (Doutorado em Programa de Pós-Graduação em Engenharia de Automação e Sistemas (PGEAS)) - Universidade Federal de Santa Catarina.

Laércio Lima Pilla

CAMPONOGARA, E.;PILLA, L. L.; WILKE, G. R.. Power and Performance Optimization During the Physical Synthesis of Systems-On-Chip. 2015. Exame de qualificação (Doutorando em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina.

luiz Claudio Villar dos Santos

GUNTZEL, J. L. A.; LUBASZEWSKI, M. S.; JOHANN, M. O.;SANTOS, L. C. V.; LETTNIN, D. V.. Sizing Discreto Baseado em Relaxação Lagrangeana para Minimização de Leakage em Circuitos Digitais. 2013. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

Seção coletada automaticamente pelo Escavador

Orientou

Tiago Augusto Fontana

Geração de Árvore de Relógio para Avaliação do Posicionamento de Circuitos Integrados; 2016; Trabalho de Conclusão de Curso; (Graduação em Ciências da computação) - Universidade Federal de Santa Catarina; Orientador: Vinícius dos Santos Livramento;

Renan de Oliveira Netto

Avaliação do Impacto das Reconvergências na Qualidade da Solução de Gate Sizing Discreto Baseado em Programação Dinâmica; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Vinícius dos Santos Livramento;

Pedro Veit Michel

Análise da Tecnologia FinFET no Contexto do Fluxo de Projeto Standard Cell; 2014; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade Federal de Santa Catarina; Orientador: Vinícius dos Santos Livramento;

Chrystian de Souza Guth

Análise de Timing Estática e a Avaliação do Impacto do Atraso das Interconexões em Circuitos Digitais; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciências da computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Vinícius dos Santos Livramento;

Seção coletada automaticamente pelo Escavador

Foi orientado por

José Luis Almada Guntzel

Sizing Discreto Baseado em Relaxação Lagrangeana para Minimização de Leakage em Circuitos Digitais; 2013; Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: José Luís Almada Güntzel;

José Luis Almada Guntzel

Timing Optimization During the Physical Synthesis of Cell-Based VLSI Circuits; 2017; Tese (Doutorado em Pós Graduação em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: José Luís Almada Güntzel;

luiz Claudio Villar dos Santos

Timing Optimization During the Physical Synthesis of Cell-Based VLSI Circuits; 2016; Tese (Doutorado em Pós Graduação em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Luiz Cláudio Villar dos Santos;

luiz Claudio Villar dos Santos

Modelagem do processador TMS 320C5x para uma plataforma de SoCs; 2008; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina; Orientador: Luiz Cláudio Villar dos Santos;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • LIVRAMENTO, VINICIUS ; LIU, D. ; CHOWDHURY, S. ; YU, B. ; XU, X. ; PAN, D. Z. ; GÜNTZEL, JOSÉ LUÍS ; SANTOS, LUIZ C. V. DOS . Incremental Layer Assignment Driven by an External Signoff Timing Engine. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , v. 1, p. 1-1, 2016.

  • LIVRAMENTO, VINICIUS ; NETTO, RENAN ; GUTH, CHRYSTIAN ; GÜNTZEL, JOSÉ LUÍS ; SANTOS, LUIZ C. V. DOS . Clock-Tree-Aware Incremental Timing-Driven Placement. ACM Transactions on Design Automation of Electronic Systems , v. 21, p. 1-27, 2016.

  • LIVRAMENTO, V. S. ; GUTH, C. ; GUNTZEL, J. L. ; JOHANN, M. . A Hybrid Technique for Discrete Gate Sizing Based on Lagrangian Relaxation. ACM Transactions on Design Automation of Electronic Systems , v. 19, p. 1-25, 2014.

  • LIVRAMENTO, V. S. ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; PIMENTEL, E. S. B. ; GUNTZEL, J. L. . Evaluating the Impact of Architectural Decisions on the Energy Efficiency of FDCT/IDCT Configurable IP Cores.. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 7, p. 23-36, 2012.

  • XU, XIAOQING ; LIN, YIBO ; LIVRAMENTO, VINICIUS ; PAN, DAVID Z. . Concurrent Pin Access Optimization for Unidirectional Routing. In: the 54th Annual Design Automation Conference 2017, 2017, Austin. Proceedings of the 54th Annual Design Automation Conference 2017 on - DAC '17. New York: ACM Press, 2017. p. 1.

  • LIU, D. ; LIVRAMENTO, V. S. ; CHOWDHURY, S. ; DING, D. ; VO, H. ; SHARMA, A. ; PAN, D. Z. . Streak: Synergistic Topology Generation and Route Synthesis for On-Chip Performance-Critical Signal Groups. In: Design Automation Conference, 2017, Austin. ACM/IEEE Design Automation Conference, 2017.

  • FONTANA, TIAGO ; NETTO, RENAN ; LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; ALMEIDA, SHEINY ; PILLA, LAÉRCIO ; GÜNTZEL, JOSÉ LUÍS . How Game Engines Can Inspire EDA Tools Development. In: the 2017 ACM, 2017, Portland. Proceedings of the 2017 ACM on International Symposium on Physical Design - ISPD '17, 2017. p. 25.

  • FONTANA, T. ; ALMEIDA, S. ; NETTO, R. ; LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; PILLA, LAÉRCIO ; GÜNTZEL, JOSÉ LUÍS . Exploiting Cache Locality to Speedup Register Clustering. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2017, Fortaleza. 2017 30th Symposium on Integrated Circuits and Systems Design (SBCCI), 2017.

  • NETTO, RENAN ; LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; DOS SANTOS, LUIZ C.V. ; GUNTZEL, JOSE LUIS . Evaluating the impact of circuit legalization on incremental optimization techniques. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016. p. 1.

  • NETTO, R. ; GUTH, C. ; LIVRAMENTO, V. S. ; CASTRO, M. ; PILLA, L. ; GUNTZEL, J. L. . Exploiting Parallelism to Speed Up Circuit Legalization. In: International Conference on Electronics Circuits and Systems, 2016, Monaco. International Conference on Electronics Circuits and Systems, 2016.

  • NETTO, RENAN ; LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; SANTOS, LUIZ C. V. DOS ; GUNTZEL, JOSE LUIS . Speeding up Incremental Legalization with Fast Queries to Multidimensional Trees. In: 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016, Pittsburgh. 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 36.

  • GUTH, CHRYSTIAN ; LIVRAMENTO, VINICIUS ; NETTO, RENAN ; FONSECA, RENAN ; GÜNTZEL, JOSÉ LUÍS ; SANTOS, LUIZ . Timing-Driven Placement Based on Dynamic Net-Weighting for Efficient Slack Histogram Compression. In: the 2015 Symposium, 2015, Monterey. Proceedings of the 2015 Symposium on International Symposium on Physical Design - ISPD '15. p. 141.

  • LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; NETTO, RENAN ; GUNTZEL, JOSE LUIS ; DOS SANTOS, LUIZ C.V. . Exploiting non-critical Steiner tree branches for post-placement timing optimization. In: 2015 IEEE/ACM International Conference on ComputerAided Design (ICCAD), 2015, Austin. 2015 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). p. 528.

  • LIVRAMENTO, VINICIUS S. ; GUTH, CHRYSTIAN ; GUNTZEL, JOSE LUIS ; JOHANN, MARCELO O. . Fast and Efficient Lagrangian Relaxation-Based Discrete Gate Sizing. In: Design Automation and Test in Europe, 2013, Grenoble. Design, Automation & Test in Europe Conference & Exhibition (DATE), 2013. p. 1855-6.

  • DOS S. LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; GUNTZEL, JOSE LUIS ; JOHANN, MARCELO O. . Evaluating the impact of slew on delay and power of neighboring gates in discrete gate sizing. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS). p. 1-4.

  • DOS S. LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; GUNTZEL, JOSE LUIS ; JOHANN, MARCELO O. . Lagrangian relaxation-based Discrete Gate Sizing for leakage power minimization. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). p. 468-471.

  • LIVRAMENTO, V. S. ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; GUNTZEL, J. L. . An Energy-Efficient 8x8 2-D DCT VLSI Architecture for Battery-Powered Portable Devices. In: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS2011), 2011, Rio De Janeiro, Brazil. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS. New Jersey, USA: Piscataway, 2011. p. 587-590.

  • LIVRAMENTO, VINÍCIUS DOS SANTOS ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; GÜNTZEL, JOSE LUIS ALMADA . An energy-efficient FDCT/IDCT configurable IP core for mobile multimedia platforms. In: 24th Symposium on Integrated Circuits and Systems Design (SBCCI2011), 2011, João Pessoa. 24th Symposium on Integrated Circuits and Systems Design (SBCCI2011). p. 149-154.

  • LIVRAMENTO, V. S. ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; GUNTZEL, J. L. . A High Throughput Multiplierless Low Power 8x8 2-D DCT IP for Portable Multimedia Applications. In: 10th Microelectronics StudentsForum (SForum2010), 2010, São Paulo, Brazil. 10th Microelectronics StudentsForum (SForum2010), 2010. p. 1-4.

  • GUTH, C. ; LIVRAMENTO, VINICIUS ; NETTO, RENAN ; FONSECA, R. ; GÜNTZEL, JOSÉ LUÍS ; SANTOS, LUIZ . Timing-Driven Placement Based on Dynamic Net-Weighting for Efficient Slack Histogram Compression. 2015. (Apresentação de Trabalho/Simpósio).

  • LIVRAMENTO, V. S. ; GUTH, C. ; GUNTZEL, J. L. ; JOHANN, M. . Fast and Efficient Lagrangian Relaxation-Based Discrete Gate Sizing. 2013. (Apresentação de Trabalho/Congresso).

  • LIVRAMENTO, V. S. ; GUTH, C. ; GUNTZEL, J. L. ; JOHANN, M. . Lagrangian Relaxation-Based Discrete Gate Sizing for Leakage Power Minimization. 2012. (Apresentação de Trabalho/Conferência ou palestra).

  • LIVRAMENTO, V. S. ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; GUNTZEL, J. L. . An Energy-Efficient 8x8 2-D DCT for Battery-Powered Portable Devices. 2011. (Apresentação de Trabalho/Simpósio).

  • LIVRAMENTO, V. S. ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; GUNTZEL, J. L. . A High Throughput Multiplierless Low Power 8x8 2-D DCT IP for Portable Multimedia Applications. 2010. (Apresentação de Trabalho/Congresso).

Seção coletada automaticamente pelo Escavador

Prêmios

2017

Terceira melhor tese de doutorado no Concurso de Teses de Dissertações SBC, Sociedade Brasileira de Computação.

2017

Melhor tese de doutorado na Categoria Projeto (Design), CAD e Teste de Circuitos Integrados no Concurso de Teses e Dissertações SBMICRO CEITEC S.A., Sociedade Brasileira de Microeletrônica e CEITEC S.A..

2015

First Place no 2015 CAD Contest (Problem C: Incremental Timing-Driven Placement), International Conference on Computer-Aided Design 2015, IBM, IEEE CAS, CEDA, ACM SIGDA.

2015

Co-autor de trabalho indicado a BEST PAPER no ISPD 2015 (International Symposium on Physical Design), Association for Computer Machinery (ACM).

2014

Fifth Place no 2014 CAD Contest (Problem B: Incremental Timing-Driven Placement), no ICCAD 2014), International Conference on Computer-Aided Design 2014, IBM, IEEE CAS, CEDA, ACM SIGDA.

2013

First Place no ISPD 2013 Discrete Gate Sizing Contest, ACM ISPD - International Symposium on Physical Design 2013, Intel.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Endereço profissional

  • Universidade Federal de Santa Catarina, Centro Tecnológico, Departamento de Informática e Estatística.. , Campus Universitário, Centro Tecnológico, Departamento de Informática e Estatística, Laboratório de Automação do Projeto de Sistemas, Sala 308, Trindade, 88010-970 - Florianopolis, SC - Brasil - Caixa-postal: 476, URL da Homepage:

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2008 - 2010

    Universidade Federal de Pernambuco

    Vínculo: Bolsista DTI-3, Enquadramento Funcional: Pesquisador e Desenvolvedor, Carga horária: 40

    Outras informações:
    Coordenador Local do Projeto Brazil-IP no Laboratório de Automação de Projetos e Sistemas (LAPS).

  • 2010 - 2012

    Universidade Federal de Santa Catarina

    Vínculo: Bolsista de Mestrado, Enquadramento Funcional: Pesquisador e Desenvolvedor, Carga horária: 40, Regime: Dedicação exclusiva.

  • 2007 - 2008

    Universidade Federal de Santa Catarina

    Vínculo: Colaborador, Enquadramento Funcional: Pesquisador e Desenvolvedor, Carga horária: 20

    Outras informações:
    Projeto realizado no antigo Laboratório de Automação de Projetos e Sistemas (LAPS).

  • 2016 - 2016

    University of Texas at Austin, UT Austin

    Vínculo: Bolsista, Enquadramento Funcional: Estágio de Doutorado Sanduíche no UTDA Lab, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Pesquisa e desenvolvimento de uma ferramenta para "Incremental Timing-Driven Layer Assignment". Agência financiadora: Capes

    Atividades

    • 01/2017 - 08/2017

      Estágios , Cadence Design Systems, .,Estágio realizado, Internship at High-Performance Clock Tree group.