Cristiano Lopes dos Santos

possui graduação em Engenharia Elétrica (ênfase em Eletrônica) pela Universidade Federal de Santa Maria (2003), mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (2005) e doutorado em Microeletrônica pela Universidade Federal do Rio Grande do Sul. Possui mais de 10 anos de experiência em atividades de pesquisa e desenvolvimento na indústria de semicondutores. Principais áreas de interesse: microeletrônica, projeto e verificação física, análises térmica e de dissipação de calor, circuitos 3D.

Informações coletadas do Lattes em 17/06/2019

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Microeletrônica

2009 - 2014

Universidade Federal do Rio Grande do Sul
Título: Heat dissipation and thermal analysis for 3D ICs
Orientador: Ricardo Augusto da Luz Reis
Palavras-chave: 3D integration; 3D ICs; heat dissipation; thermal analysis; Thermal mitigation.Grande área: EngenhariasSetores de atividade: Pesquisa e desenvolvimento científico.

Mestrado em Computação

2003 - 2005

Universidade Federal do Rio Grande do Sul
Título: Verificação e Otimização de Atraso durante a Síntese Física de Circuitos Integrados CMOS,Ano de Obtenção: 2005
Ricardo Augusto da Luz Reis.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Microeletrônica; Circuitos CMOS; Síntese Física; Otimização; Timing; Dimensionamento de transistores. Grande área: EngenhariasGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Ferramentas de CAD.

Graduação em Engenharia Elétrica - ênfase em Eletrônica

1998 - 2002

Universidade Federal de Santa Maria
Título: Desenvolvimento de um Algoritimo para Dimensionamento de Transistores em uma Ferramenta de Geração Automática de Layout
Orientador: João Baptista Martins

Seção coletada automaticamente pelo Escavador

Pós-doutorado

2015

Pós-Doutorado. , Laboratoire d'Électronique des Technologies de l'Information, LETI, França. , Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. , Grande área: Outros

Seção coletada automaticamente pelo Escavador

Formação complementar

2006 - 2006

Curso de Curta Duração. , X-FAB Semiconductor Foundries AG, X-FAB, Alemanha.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Francês

Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica/Especialidade: Síntese Física de Circuitos Integrados.

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica.

Seção coletada automaticamente pelo Escavador

Participação em eventos

SMBICRO 2005. 2005. (Simpósio).

19º SIM.19º Simpósio Sul de Microeletrônica. 2004. (Simpósio).

ABINEE TSC SUL. 2004. (Seminário).

Desafios da Microeletônica: o papel do CEITEC. 2004. (Seminário).

SBCCI 2004. 2004. (Simpósio).

SBMICRO 2004.19th Symposium on Microeletronics Technology and Devices. 2004. (Simpósio).

Student Forum on Microelectronics. 4th Student Forum on Microeletronics. 2004. (Congresso).

VI EMICRO. VI Escola Regional de Microeletrônica - Curso Avançado. 2004. (Congresso).

18th Symposium on Microeletronics Technology and Devices.18th Symposium on Microeletronics Technology and Devices. 2003. (Simpósio).

18º SIM.18º Simpósio Sul de Microeletrônica. 2003. (Simpósio).

SBCCI 2003.16th Symposium on Integrated Circuits and System Design. 2003. (Simpósio).

Student Forum 2003. 3th Student Forum on Microeletronics. 2003. (Congresso).

IV EMICRO. IV Escola Regional de Microeletrônica - Curso Avançado. 2002. (Congresso).

16º SIM. 2001. (Simpósio).

III EMICRO. III Escola Regional de Microeletônica - Curso Básico. 2001. (Congresso).

IX Semana Acadêmica do Centro de Tecnologia.IX Semana Acadêmica do Centro de Tecnologia. 2000. (Seminário).

VIII Semana Acadêmica do Centro de Tecnologia.VIII Semana Acadêmica do Centro de Tecnologia. 1999. (Seminário).

XIV CRICTE. XIV Congresso Regional de Ciência e Tecnologia. 1999. (Congresso).

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Fernando Gehm Moraes

REIS, Ricardo Augusto da LuzMORAES, Fernando Gehm; BAMPI, Sérgio; MARTINS, João Batista. Verificação e Otimização de Atraso durante a Síntese Física de Circuitos Integrados CMOS. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Eduardo Antonio César da Costa

TODRI-SANIAL, A.;COSTA, E. A. C.; WIRTH, G. I.. Heat Dissipation and Thermal Analysis for 3D ICs. 2014. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Eduardo Antonio César da Costa

TODRI-SANIAL, A.;COSTA, E. A. C.; WIRTH, G. I.. Heat Dissipation and Thermal Analysis for 3D ICs. 2014. Exame de qualificação (Doutorando em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

João Baptista dos Santos Martins

MARTINS, J. B. S.; BAMPI, Sergio; MORAES, Fernando Gehm. Verificação e Otimização de Atraso Durante a Síntese Física de Circuitos Integrados CMOS. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Foi orientado por

Ricardo Augusto da Luz Reis

Verificaçao e Otimizaçao de Atraso Durante a Sintese Fisica de Circuitos Integrados CMOS; 2005; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul,; Orientador: Ricardo Augusto da Luz Reis;

José Luis Almada Guntzel

Verificação e Otimização de Atraso Durante a Síntese Física de Circuitos Integrados CMOS; 2005; 95 f; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: José Luís Almada Güntzel;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • COUDRAIN, PERCEVAL ; SOUARE, PAPA ; COLONNA, JEAN-PHILIPPE ; LOPES DOS SANTOS, CRISTIANO ; VIVET, PASCAL ; PRIETO, RAFAEL ; BEN-JAMAA, HAYKEL ; FIORI, VINCENT ; DUTOIT, DENIS ; DE CRECY, FRANCOIS ; DUMAS, SYLVAIN ; CHANCEL, CHRISTIAN ; FARCY, ALEXIS ; LATTARD, DIDIER ; CHERAMY, SEVERINE ; LE PAILLEUR, LAURENT . Experimental Insights into Thermal Dissipation in TSV-Based 3D Integrated Circuits. IEEE DES TEST , v. PP, p. 1-1, 2015.

  • Oliveira, Leonardo L. ; Santos, Cristiano ; Ferrão, Daniel ; Costa, Eduardo ; Monteiro, José ; Martins, João Baptista ; Bampi, Sergio ; REIS, RICARDO . A Comparison of Layout Implementations of Pipelined and Non-Pipelined Signed Radix-4 Array Multiplier and Modified Booth Multiplier Architectures. In: IFIP International Federation for Information Processing. (Org.). Vlsi-Soc: From Systems To Silicon. 1ed.Boston: Springer US, 2007, v. 240, p. 25-39.

  • VIVET, PASCAL ; THONNART, YVAIN ; LEMAIRE, ROMAIN ; BEIGNE, EDITH ; BERNARD, CHRISTIAN ; DARVE, FLORIAN ; LATTARD, DIDIER ; MIRO-PANADES, IVAN ; Santos, Cristiano ; CLERMIDY, FABIEN ; CHERAMY, SEVERINE ; PETROT, FREDERIC ; FLAMAND, ERIC ; MICHAILOS, JEAN . 8.1 A 4×4×2 homogeneous scalable 3D network-on-chip circuit with 326MFlit/s 0.66pJ/b robust and fault-tolerant asynchronous 3D links. In: 2016 IEEE International SolidState Circuits Conference (ISSCC), 2016, San Francisco. 2016 IEEE International Solid-State Circuits Conference (ISSCC), 2016. p. 146-147.

  • WEIS, CHRISTIAN ; JUNG, MATTHIAS ; EHSES, PETER ; Santos, Cristiano ; VIVET, PASCAL ; GOOSSENS, SVEN ; KOEDAM, MARTIJN ; WEHN, NORBERT . Retention Time Measurements and Modelling of Bit Error Rates of WIDE I/O DRAM in MPSoCs. In: Design, Automation and Test in Europe, 2015, Grenoble. Design, Automation & Test in Europe Conference & Exhibition (DATE), 2015. New Jersey: IEEE Conference Publications, 2015. p. 495-500.

  • PRIETO, R. ; COLONNA, J.P. ; COUDRAIN, P. ; Santos, C. ; VIVET, P. ; CHERAMY, S. ; CAMPOS, D. ; FARCY, A. ; AVENAS, Y. . Thermal measurements on flip-chipped system-on-chip packages with heat spreader integration. In: 2015 31st Thermal Measurement, Modeling & Management Symposium (SEMITHERM), 2015, San Jose. 2015 31st Thermal Measurement, Modeling & Management Symposium (SEMI-THERM), 2015. p. 221-227.

  • WEIS, CHRISTIAN ; JUNG, MATTHIAS ; NAJI, OMAR ; WHEN, NORBERT ; Santos, Cristiano ; VIVET, PASCAL ; HANSSON, ANDREAS . Thermal Aspects and High-Level Explorations of 3D Stacked DRAMs. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI, 2015. p. 609-614.

  • Santos, Cristiano ; PRIETO, RAFAEL ; VIVET, PASCAL ; COLONNA, JEAN-PHILIPPE ; COUDRAIN, PERCEVAL ; REIS, RICARDO . Graphite-based heat spreaders for hotspot mitigation in 3D ICs. In: 2015 International 3D Systems Integration Conference (3DIC), 2015, Sendai. 2015 International 3D Systems Integration Conference (3DIC), 2015. p. TS10.4.1-TS10.4.4.

  • Santos, Cristiano ; VIVET, PASCAL ; MATTER, GENE ; PELTIER, NICOLAS ; KAISER, SYLVIAN ; REIS, RICARDO . Thermal modeling methodology for efficient system-level thermal analysis. In: 2014 IEEE Custom Integrated Circuits Conference CICC 2014, 2014, San Jose. Proceedings of the IEEE 2014 Custom Integrated Circuits Conference. p. 1-4.

  • Santos, Cristiano ; VIVET, PASCAL ; REIS, RICARDO . Thermal impact of 3D stacking and die thickness: Analysis and characterization of a memory-on-logic 3D circuit. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). p. 718-721.

  • Santos, Cristiano ; SOUARE, PAPA MOMAR ; DE CRECY, FRANCOIS ; COUDRAIN, PERCEVAL ; COLONNA, JEAN-PHILIPPE ; VIVET, PASCAL ; BORBELY, ANDRAS ; REIS, RICARDO ; BEN JAMAA, HAYKEL ; FIORI, VINCENT ; FARCY, ALEXIS . Using TSVs for thermal mitigation in 3D circuits: Wish and truth. In: 2014 International 3D Systems Integration Conference (3DIC), 2014, Kinsdale. 2014 International 3D Systems Integration Conference (3DIC). p. 1-8.

  • Santos, Cristiano ; VIVET, PASCAL ; COLONNA, JEAN-PHILIPPE ; COUDRAIN, PERCEVAL ; REIS, RICARDO . Thermal performance of 3D ICs: Analysis and alternatives. In: 2014 International 3D Systems Integration Conference (3DIC), 2014, Kinsdale. 2014 International 3D Systems Integration Conference (3DIC). p. 1-7.

  • SANTOS, CRISTIANO ; VIVET, PASCAL ; DUTOIT, DENIS ; GARRAULT, PHILIPPE ; PELTIER, NICOLAS ; REIS, RICARDO . System-level thermal modeling for 3D circuits: Characterization with a 65nm memory-on-logic circuit. In: 2013 IEEE International 3D Systems Integration Conference (3DIC), 2013, San Francisco. 2013 IEEE International 3D Systems Integration Conference (3DIC). p. 1-6.

  • SANTOS, CRISTIANO ; REIS, RICARDO ; GODOI, GUILHERME ; BARROS, MARCOS ; DUARTE, FABIO . Multi-bit flip-flop usage impact on physical synthesis. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • LAZZARI, C. ; SANTOS, C. L. ; ZIESEMER, A. ; ANGHEL, L. ; REIS, R. . Efficient timing closure with a transistor level design flow. In: IFIP VLSISoC 2007, 2007, Atlanta. Very Large Scale Integration, 2007. VLSI - SoC 2007. IFIP International Conference on, 2007. p. 312-315.

  • LAZZARI, CRISTIANO ; SANTOS, CRISTIANO ; REIS, RICARDO . A New Transistor-Level Layout Generation Strategy for Static CMOS Circuits. In: 2006 13th IEEE International Conference on Electronics, Circuits and Systems, 2006, Nice. 2006 13th IEEE International Conference on Electronics, Circuits and Systems. p. 660-663.

  • Santos, C. ; FERRAO, D. ; REIS, R. ; GUNTZEL, J.L. . Incremental Timing Optimization for Automatic Layout Generation. In: 2005 IEEE International Symposium on Circuits and Systems, 2005, Kobe. 2005 IEEE International Symposium on Circuits and Systems. v. 4. p. 3567-3570.

  • Santos, C. ; FERRAO, D. ; LAZZARI, C. ; WILKE, G. ; GUNTZEL, J.L. ; REIS, R. . Effects of using a pin-to-pin delay model on a library-free transistor/gate sizing scheme. In: , 2005, Covington. . v. 1. p. 315-318.

  • FONSECA, R. ; SANTOS, C. L. ; FERRÃO, D. ; REIS, R. . Signal Delay in RC Interconnect. In: 20º Simpósio Sul de Microeletrônica, 2005, Santa Cruz do Sul, 2005.

  • OLIVEIRA, L. L. ; SANTOS, C. L. ; FERRÃO, D. ; MONTEIRO, J. ; MARTINS, J. ; BAMPI, S. ; REIS, R. . A Comparison of Layout Implementations of Pipelined And Non-Pipelined Signed Radix-4 Array Multiplier And Modified Booth Multiplier Architectures. In: VLSI-SoC - IFIP International Conference on Very Large Scale Integration System-on-Chip, 2005, Pert. Proceedings of VLSI-SoC, 2005.

  • FERRÃO, D. ; SANTOS, C. L. ; WILKE, Gustavo ; GÜNTZEL, J. L. ; REIS, R. ; LUBASZEWSKI, M. . Path Delay Fault Test Generation Using Exact Floating Mode Sensitization. In: 5th IEEE Latin-American Test Workshop (LATW 2004), 2004, Cartagena. 5th IEEE Latin-American Test Workshop, LATW 2004. Proceedings., 2004.

  • SANTOS, G. B. V. ; SANTOS, C. L. ; HENTSCHKE, R. ; GIRARDI, A. ; REIS, R. . Uma Ferramenta para Geração Automática de Módulos de Memória ROM. In: Iberchip 2004, 2004, Cartagena. Proceedings, 2004.

  • SANTOS, C. L. ; FERRÃO, D. ; WILKE, Gustavo ; GÜNTZEL, J. L. ; REIS, R. . Delay/Area Optimization with Transistor Sizing. In: 19º Simpósio Sul de Microeletrônica, 2004, São Miguel das Missões. South Symposium on Microelectronics, 2004. p. 80-85.

  • BASTIAN, F. ; LAZZARI, C. ; SANTOS, C. L. ; WILKE, Gustavo ; GÜNTZEL, J. L. ; REIS, R. . A New Parametrizable Folding Algorithm Applied to an Automatic Layout Generation Tool. In: 19º Simpósio Sul de Microeletrônica, 2004, São Miguel das Missões. South Symposium on Microelectronics, 2004. p. 71-74.

  • Santos, C. ; WILKE, G. ; LAZZARI, C. ; REIS, R. ; GUNTZEL, J.L. . A transistor sizing method applied to an automatic layout generation tool. In: 16th Symposium on Integrated Circuits and Systems Design. SBCCI 2003, 2003, Sao Paulo. 16th Symposium on Integrated Circuits and Systems Design, 2003. SBCCI 2003. Proceedings.. p. 303-307.

  • SANTOS, C. L. ; WILKE, Gustavo ; LAZZARI, C. ; GÜNTZEL, J. L. ; REIS, R. . A Sizing Algorithm Applied to an Automatic Layout generator. In: 18º Simpósio Sul de Microeletrônica, 2003, Novo Hamburgo. South Symposium on Microelectronics, 2003. p. 85-88.

  • BASTIAN, F. ; LAZZARI, C. ; SANTOS, C. L. ; REIS, R. . A Parametrizable Transistor Folding Algorithm Applied to an Automatic Full-Custom Layout Generation Tool. In: IV Student Forum on Microelectronics, 2004, Porto de Galinhas, Ipujoca. IV Student Forum on Microelectronics, 2004.

  • Santos, Cristiano . Heat Dissipation and Thermal Analysis for 3D ICs. 2015. (Apresentação de Trabalho/Conferência ou palestra).

  • Santos, C. ; VIVET, P. ; GARRAULT, P. ; PELTIER, N. ; REIS, R. . System Level Thermal Modelling for 3D IC: A Memory-on-Logic 3D Test Case Study. 2014. (Apresentação de Trabalho/Congresso).

  • Santos, C. ; VIVET, P. ; GARRAULT, P. ; PELTIER, N. ; KAISER, S. . Thermal Modeling Methodology for Fast and Accurate System-Level Analysis: Application to a Memory-on-Logic 3D Circuit. 2014. (Apresentação de Trabalho/Congresso).

  • Santos, C. ; VIVET, P. ; PELTIER, N. ; REIS, R. . Efficient Thermal Modeling Methodology for System-Level Thermal Exploration of 3D ICs. 2014. (Apresentação de Trabalho/Congresso).

Histórico profissional

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2012 - 2014

    Commissariat à l'Energie Atomique - Grenoble

    Vínculo: Bolsista, Enquadramento Funcional: Pesquisador - colaborador externo, Carga horária: 40, Regime: Dedicação exclusiva.

    Atividades

    • 08/2012 - 03/2014

      Estágios , Laboratoire d'électronique des technologies de l'information, .,Estágio realizado, Thermal Analysis of 3D ICs.

  • 2008 - 2012

    Freescale Semicondutores Brasil

    Vínculo: Celetista formal, Enquadramento Funcional: Engenheiro de Projetos, Carga horária: 40, Regime: Dedicação exclusiva.

    Atividades

    • 09/2008 - 08/2012

      Pesquisa e desenvolvimento , Pesquisa e desenvolvimento, .,Linhas de pesquisa

  • 2005 - 2008

    Centro de Excelência em Tecnologia Eletrônica Avançada

    Vínculo: Bolsista, Enquadramento Funcional: Projetista, Carga horária: 40, Regime: Dedicação exclusiva.

    Atividades

    • 05/2005 - 08/2008

      Pesquisa e desenvolvimento , Centro de Excelência Em Tecnologia Eletrônica Avançada, .,Linhas de pesquisa