Arquitetura de chaveamento pcie

Número do pedido da patente:
BR 10 2012 031799 0 A2

Data do depósito:
13/12/2012

Data da publicação:
29/10/2013

Inventores:

Ederson Cichaczewski

Enézio Satoru Yoshida Tristão

Rafael Kohler Costa

Robson Adur

Raphael Mendes Motta

Classificação:
G06F 1/16

Detalhes de equipamento para processamento de dados n?o abrangidos pelo grupos e ; / Detalhes ou disposi??es estruturais;

;

Nome do depositante:
Positivo Informática S/A

Nome do procurador:
Natan Baril

ARQUITETURA DE CHAVEAMENTO PCIE. Circuito que se utiliza de resistores 0R (0, 0Ohm) para permitir que na montagem da placa mãe, escolha-se, por meio de chaveamento entre chipset e portas PCI express (PCIe), a conexão de n barramentos do chipset a (n+1) periféricos dentre um conjunto majorado de possibilidades de montagem de interfaces, sem incorrer nos inconvenientes da falta de integridade de sinais, ruídos, interferências e problemas similares.