Adenor de Oliveira Leme

Outras informações:
Desenvolvimento e manutenção de ambientes de verificação (testbenches) para verificação funcional utilizando SystemVerilog e UVM.Verificação funcional de sistemas-em-chip (SoCs)Criação de casos de teste diretos e randomizados para garantir máxima cobertura de código e funcional.Verificação/simulação de "netlist" (gate-leve simulations).Documentação dos ambientes de verificação, bem como dos casos de teste implementados e seus resultados.Implementação de melhorias em ambientes de verificação existentes para melhorar a qualidade do teste.Revisão de cobertura de código e cobertura funcional.Desenvolvimento de "scripts" de automação utilizando Python e Shell Script.Atualização e manutenção de ferramentas e "scripts" internos usados no processo de verificação funcional.Manutenção de ferramentas de automação e integração.

Outras informações:
Desenvolvimento e manutenção de ambientes de verificação (testbenches) para verificação funcional utilizando SystemVerilog e UVM.Verificação funcional de sistemas-em-chip (SoCs)Criação de casos de teste diretos e randomizados para garantir máxima cobertura de código e funcional.Verificação/simulação de "netlist" (gate-leve simulations).Documentação dos ambientes de verificação, bem como dos casos de teste implementados e seus resultados.Implementação de melhorias em ambientes de verificação existentes para melhorar a qualidade do teste.Revisão de cobertura de código e cobertura funcional.

Outras informações:
Desenvolvimento e manutenção de ambientes de verificação (testbenches) para verificação funcional utilizando SystemVerilog e UVM.Verificação funcional de sistemas-em-chip (SoCs)Criação de casos de teste diretos e randomizados para garantir máxima cobertura de código e funcional.Verificação/simulação de "netlist" (gate-leve simulations).Documentação dos ambientes de verificação, bem como dos casos de teste implementados e seus resultados.Implementação de melhorias em ambientes de verificação existentes para melhorar a qualidade do teste.Revisão de cobertura de código e cobertura funcional.Desenvolvimento de "scripts" de automação utilizando Python e Shell Script.Atualização e manutenção de ferramentas e "scripts" internos usados no processo de verificação funcional.Manutenção de ferramentas de automação e integração.

Outras informações:
Fase 1: Treinamento em implementação e verificação do fluxo ASIC. Implementação RTL do processor MIPS monociclo de 32 bits e do microprocessador Charrua processador multiciclo de 16 bits utilizando a linguagem Verilog. Sínteses lógica e física de ambos os microprocessadores e verificação funcional utilizando eRM e eLanguage.Fase 2: Atuação como engenheiro de verificação de um bloco interno do Projeto Potiguara utilizando eRM e eLanguage. O bloco isolador de canais, parte do macro bloco Decodificador, responsável por isolar em 8 diferente canais, 8 mensagens moduladas em uma única forma de onda.

Outras informações:
Suporte a usuários, reparo e manutenção de computadores e redes de computadores.