Leonardo Sasaki Takahashi
Tem experiência na área de Engenharia Elétrica, com ênfase em Circuitos Elétricos, Magnéticos e Eletrônicos, atuando principalmente nos seguintes temas: Microeletrônica, Projeto de Circuitos Integrados Digitais e Processamento Digital de Sinais.
Informações coletadas do Lattes em 27/10/2023
Acadêmico
Formação acadêmica
Aperfeiçoamento em Formação de Projetista de Circuito Integrado
2008 - 2009
Cadence Design Systems, Inc.
Orientador: Sem orientador
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico.
Graduação em Engenharia Elétrica
2001 - 2006
Universidade de São Paulo
Bolsista do(a): Fundação de Amparo à Pesquisa do Estado de São Paulo.
Idiomas
Inglês
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Francês
Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente.
Japonês
Compreende Razoavelmente, Fala Pouco, Lê Pouco, Escreve Pouco.
Áreas de atuação
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Telecomunicações.
Outras produções
TAKAHASHI, L. S. ; TOMA, M. . Interface de Comunicação Serial I2C. 2007.
TAKAHASHI, L. S. ; TOMA, M. . Modem digital FSK. 2007.
TAKAHASHI, L. S. ; TOMA, M. . Unidade de Controle Digital de Sensor Industrial. 2007.
Histórico profissional
Endereço profissional
-
Universidade de São Paulo, Escola Politécnica. , Av. Prof. Luciano Gualberto, 158 Travessa 3, PSI, Cidade Universitaria, 05424-970 - Sao Paulo, SP - Brasil - Caixa-postal: 66318
Experiência profissional
2009 - Atual
Freescale Semicondutores BrasilVínculo: Celetista, Enquadramento Funcional: Digital IP Verification Engineer, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações:
Atuando em atividades relacionadas a verificação funcional de IP's digitais; Elaboração de especificação de IP's digitais; Elaboração de estratégias de verificação e desenvolvimento de testes funcionais; Implementacao de testbench e padroes de verificacao em Verilog e SystemVerilog. Atualmente esta esta engajado em 2 projetos da divisao de MSG (Microcontroller Solutions Group).
2008 - 2009
Centro de Treinamento 1 - Programa CI-BrasilVínculo: Bolsista, Enquadramento Funcional: Digital IC Designer (FASE II), Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações:
Desenvolvimento de módulo watchdog em nível RTL(Verilog) e síntese. Implementação digital de um standard wireless device (floor planning, power planning, partitioning, placement, routing, build and edit constraints, timing analysis for setup and hold, power analysis, signal integrity analysis, library checking, etc).
2006 - 2008
Associação do Laboratório de Sistemas Integráveis TecnológicoVínculo: Colaborador, Enquadramento Funcional: Engenheiro Projetista de Circuitos Integrados, Carga horária: 40, Regime: Dedicação exclusiva.
2005 - 2005
Universidade de São PauloVínculo: Livre, Enquadramento Funcional: bolsista de iniciação científica-FAPESP, Carga horária: 12
Outras informações:
Projeto de Formatura
Atividades
-
06/2005 - 12/2005
Estágios , Escola Politécnica, Departamento de Engenharia de Sistema Eletrônicos.,Estágio realizado, Simulação computacional de cristais fotônicos.
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Leonardo Sasaki Takahashi e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?