Leandro Heleno Möller

Formação complementar

Idiomas

Áreas de atuação

Participação em eventos

Orientou

Produções bibliográficas

• MÄÄTTÄ, Sanna ; MÖLLER, Leandro Heleno ; INDRUSIAK, Leandro Soares ; OST, Luciano ; GLESNER, Manfred ; NURMI, Jari ; MORAES, Fernando Gehm . Joint Validation of Application Models and Multi-Abstraction Network-on-Chip Platforms. International Journal of Embedded and Real-Time Communication Systems , v. 1, p. 86-101, 2010.

• PALMA, José Carlos Sant'anna ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; MORAES, Fernando Gehm ; CALAZANS, Ney Laert Vilar . Core Communication Interface for FPGAs. Jics Journal Of Integrated Circuits And System, Porto Alegre, v. 1, n.1, p. 44-51, 2004.

• MORAES, Fernando Gehm ; CALAZANS, Ney Laert Vilar ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; OST, Luciano . HERMES: an Infrastructure for Low Area Overhead Packet-switching Networks on Chip.. Integration (Amsterdam. Print) , v. 38, p. 69-93, 2004.

• MÖLLER, Leandro Heleno ; GREHS, Ismael Augusto ; CARVALHO, Ewerson Luiz de Souza ; SOARES, Rafael ; CALAZANS, Ney Laert Vilar ; MORAES, Fernando Gehm . NoC-based Infrastructure to Enable Dynamic Self Reconfigurable Systems. In: Jih-Sheng Shen (National Chung Cheng University, Taiwan); Pao-Ann Hsiung (National Chung Cheng University, Taiwan). (Org.). Dynamic Reconfigurable Network-on-Chip Design: Innovations for Computational Processing and Communication. Hershey, Pennsylvania (USA): IGI Global, 2010, v. , p. 86-101.

• MORAES, Fernando Gehm ; CALAZANS, Ney Laert Vilar ; MÖLLER, Leandro Heleno ; BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza . Dynamic and Partial Reconfiguration in FPGA SoCs: Requirements and Tools.. In: Patrick Lysaght; Wolfgang Rosenstiel. (Org.). New Algorithms, Architectures and Applications for Reconfigurable Computing. New York: Springer Verlag, 2005, v. , p. 157-170.

• INDRUSIAK, Leandro Soares ; OST, Luciano ; MORAES, Fernando Gehm ; MÄÄTTÄ, Sanna ; NURMI, Jari ; MÖLLER, Leandro Heleno ; GLESNER, Manfred . Evaluating the Impact of Communication Latency on Applications Running Over On-Chip Multiprocessing Platforms: a Layered Approach. In: International Conference on Industrial Informatics (INDIN), 2010. International Conference on Industrial Informatics (INDIN). Osaka, 2010. p. 148-153.

• MÖLLER, Leandro Heleno ; RODRIGUES, Andre ; MORAES, Fernando Gehm ; INDRUSIAK, Leandro Soares ; GLESNER, Manfred . Instruction Set Simulator for MPSoCs based on NoCs and MIPS Processors. In: International Workshop on Reconfigurable Communication-Centric Systems-on-Chip (ReCoSoC), 2010, Karlsruhe. Instruction Set Simulator for MPSoCs based on NoCs and MIPS Processors., 2010. p. 7-12.

• MÖLLER, Leandro Heleno ; FISCHER, Peter ; MORAES, Fernando Gehm ; INDRUSIAK, Leandro Soares ; GLESNER, Manfred . Improving QoS of Multi-Layer Networks-on-Chip with Partial and Dynamic Reconfiguration of Routers. In: International Conference on Field Programmable Logic and Applications (FPL), 2010, Milan. Improving QoS of Multi-Layer Networks-on-Chip with Partial and Dynamic Reconfiguration of Routers, 2010. p. 229-233.

• MÖLLER, Leandro Heleno ; JESUS, Hélio V. ; MORAES, Fernando Gehm ; INDRUSIAK, Leandro Soares ; HOLLSTEIN, Thomas ; GLESNER, Manfred . Graphical Interface for Debugging RTL Networks-on-Chip. In: Biennial Baltic Electronics Conference (BEC), 2010, Tallinn. Biennial Baltic Electronics Conference, 2010. p. 181-184.

• MÄÄTTÄ, Sanna ; INDRUSIAK, Leandro Soares ; OST, Luciano ; MÖLLER, Leandro Heleno ; GLESNER, Manfred ; MORAES, Fernando Gehm ; NURMI, Jari . Characterising embedded applications using a UML profile. In: International Symposium on System-on-Chip (ISSOC), 2009, Tampere. International Symposium on System-on-Chip (ISSOC), 2009. p. 172-175.

• MÖLLER, Leandro Heleno ; INDRUSIAK, Leandro Soares ; GLESNER, Manfred . NoCScope: A graphical interface to improve Networks-on-Chip monitoring and design space exploration. In: International Design and Test Workshop (IDT), 2009, Riyadh. International Design and Test Workshop (IDT), 2009. p. 1-6.

• YU, H. ; LEONG, Philip H. W. ; HINKELMANN, Heiko ; MÖLLER, Leandro Heleno ; GLESNER, Manfred ; ZIPF, Peter . Towards a Unique FPGA-Based Identification Circuit Using Process Variations. In: International Conference on Field Programmable Logic and Applications (FPL), 2009, Prague. International Conference on Field Programmable Logic and Applications (FPL), 2009. p. 397-402.

• VARYANI, Sameer ; INDRUSIAK, Leandro Soares ; LUI, Tianlun ; OST, Luciano ; MÖLLER, Leandro Heleno ; GLESNER, Manfred . Experimental Review of Task Mapping Algorithms for NoC-based Multiprocessor Systems-on-Chip. In: International Workshop on Reconfigurable Communication-Centric Systems-on-Chip (ReCoSoC), 2008, Barcelona. International Workshop on Reconfigurable Communication-Centric Systems-on-Chip (ReCoSoC), 2008.

• INDRUSIAK, Leandro Soares ; OST, Luciano ; MÖLLER, Leandro Heleno ; MORAES, Fernando Gehm ; GLESNER, Manfred . Applying UML Interactions and Actor-Oriented Simulation to the Design Space Exploration of Network-on-Chip Interconnects. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2008, Montpellier. IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2008. p. 491-494.

• MÄÄTTÄ, Sanna ; INDRUSIAK, Leandro Soares ; OST, Luciano ; MÖLLER, Leandro Heleno ; NURMI, Jari ; GLESNER, Manfred ; MORAES, Fernando Gehm . Validation of executable application models mapped onto network-on-chip platforms. In: International Symposium on Industrial Embedded Systems (SIES), 2008, Montpellier. International Symposium on Industrial Embedded Systems (SIES), 2008.

• OST, Luciano ; MORAES, Fernando Gehm ; MÖLLER, Leandro Heleno ; INDRUSIAK, Leandro Soares ; GLESNER, Manfred ; MÄÄTTÄ, Sanna ; NURMI, Jari . A simplified executable model to evaluate latency and throughput of networks-on-chip. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2008, Gramado. Symposium on Integrated Circuits and Systems Design (SBCCI), 2008. p. 170-175.

• MÖLLER, Leandro Heleno ; GREHS, Ismael Augusto ; CARVALHO, Ewerson Luiz de Souza ; SOARES, Rafael ; CALAZANS, Ney Laert Vilar ; MORAES, Fernando Gehm . A NoC-based Infrastructure to Enable Dynamic Self Reconfigurable System. In: International Workshop on Reconfigurable Communication-Centric Systems-on-Chip (ReCoSoC), 2007, Montpellier. International Workshop on Reconfigurable Communication-Centric Systems-on-Chip (ReCoSoC), 2007. p. 23-30.

• MÖLLER, Leandro Heleno ; GREHS, Ismael Augusto ; CALAZANS, Ney Laert Vilar ; MORAES, Fernando Gehm . Reconfigurable Systems Enabled by a Network-on-Chip. In: International Conference on Field Programmable Logic and Applications (FPL), 2006, Madrid. International Conference on Field Programmable Logic and Applications (FPL), 2006. p. 1042-1046.

• MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; CALAZANS, Ney Laert Vilar ; MORAES, Fernando Gehm . A Multiprocessing System Enabled by a Network on Chip. In: Design, Automation and Test in Europe (DATE), 2005, Munique. Design, Automation and Test in Europe (DATE), 2005. v. 1. p. 502-507.

• MÖLLER, Leandro Heleno ; MORAES, Fernando Gehm ; CALAZANS, Ney Laert Vilar . Processadores Reconfiguráveis: Estado da Arte. In: Workshop IBERCHIP, 2005, Salvador. Workshop IBERCHIP, 2005. p. 110-113.

• MESQUITA, Daniel ; MORAES, Fernando Gehm ; PALMA, José Carlos Sant'anna ; MÖLLER, Leandro Heleno ; CALAZANS, Ney Laert Vilar . Remote and Partial Reconfiguration of FPGAs: Tools and Trends. In: Reconfigurable Architectures Workshop (RAW), 2003, Nice. Reconfigurable Architectures Workshop (RAW), 2003.

• MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; MORAES, Fernando Gehm . Desenvolvimento de um Sistema Multiprocessado para Dispositivos FPGAs. In: Workshop IBERCHIP, 2003, Havana. Workshop IBERCHIP, 2003.

• MORAES, Fernando Gehm ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; OST, Luciano ; CALAZANS, Ney Laert Vilar . A Low Area Overhead Packet-switched Network on Chip: Architecture and Prototyping. In: International Conference on Very Large Scale Integration (VLSI-SOC), 2003, Darmstadt. International Conference on Very Large Scale Integration (VLSI-SOC), 2003. v. 1. p. 318-323.

• PALMA, José Carlos Sant'anna ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; MORAES, Fernando Gehm ; CALAZANS, Ney Laert Vilar . Core Communication Interface for FPGAs. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2002, Porto Alegre. Symposium on Integrated Circuits and Systems Design (SBCCI), 2002.

• MESQUITA, Daniel ; MORAES, Fernando Gehm ; PALMA, José Carlos Sant'anna ; MÖLLER, Leandro Heleno ; CALAZANS, Ney Laert Vilar . Reconfiguração Parcial e Remota de Cores FPGAs. In: Workshop IBERCHIP, 2001, Montevidéu. Workshop IBERCHIP, 2001.

• MÖLLER, Leandro Heleno ; CALAZANS, Ney Laert Vilar ; MORAES, Fernando Gehm ; BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza ; CAMOZZATO, Daniel . FiPRe: An Implementation Model to Enable Self-Reconfigurable Applications. In: International Conference on Field Programmable Logic and Applications (FPL), 2004, Antuérpia. International Conference on Field Programmable Logic and Applications (FPL). Heidelberg: Springer-Verlag, 2004. v. 3203. p. 1042-1046.

• MORAES, Fernando Gehm ; MESQUITA, Daniel ; PALMA, José Carlos Sant'anna ; MÖLLER, Leandro Heleno ; CALAZANS, Ney Laert Vilar . Development of a Tool-Set for Remote and Partial Reconfiguration of FPGAs. In: Design, Automation and Test in Europe (DATE), 2003, Munique. Design, Automation and Test in Europe (DATE), 2003. v. 1. p. 1122-1123.

• BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza ; MÖLLER, Leandro Heleno ; CAMOZZATO, Daniel ; CALAZANS, Ney Laert Vilar ; MORAES, Fernando Gehm . A Generic Model of Embedded System to Enable Dynamic Self-Reconfigurable Applications. In: South Symposium on Microelectronics (SIM), 2004, São Miguel das Missões. South Symposium on Microelectronics (SIM), 2004. p. 98-104.

• CARVALHO, Ewerson Luiz de Souza ; BRIÃO, Eduardo Wenzel ; MÖLLER, Leandro Heleno ; MÖLLER, Frederico Bartz ; MORAES, Fernando Gehm ; CALAZANS, Ney Laert Vilar . Controlling Configurations on Dynamic Reconfigurable Systems. In: South Symposium on Microelectronics (SIM), 2004, São Miguel das Missões. South Symposium on Microelectronics (SIM), 2004. p. 114-119.

• MORAES, Fernando Gehm ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; OST, Luciano Copello ; CALAZANS, Ney Laert Vilar . Networks on Chip: Architecture and Prototyping. In: 18th South Symposium On Microelectronics (SIM), 2003, Novo Hamburgo. 18th South Symposium on Microelectronics (SIM), 2003.

• MÖLLER, Leandro Heleno ; MESQUITA, Daniel ; MORAES, Fernando Gehm . Tool-Set for Remote and Partial Reconfiguration. In: 17th South Symposium on Microelectronics (SIM), 2002, Gramado. 17th South Symposium on Microelectronics (SIM), 2002. p. 127-130.

• MÖLLER, Leandro Heleno . Ferramentas de Reconfiguração Total, Parcial e Remota de Dispositivos FPGA Virtex. In: II Salão de Iniciação Científica, 2001, Porto Alegre. II Salão de Iniciação Científica, 2001.

• MÖLLER, Leandro Heleno . Sistemas Dinamicamente Reconfiguráveis com Comunicação Via Redes Intra-Chip 2005 (Dissertação de Mestrado).

• MÖLLER, Leandro Heleno ; MELLO, Aline Vieira de . Arquitetura Multiprocessada em SoCs:Estudo de Diferentes Topologias de Conexão 2003 (Trabalho de Conclusão de Graduação em Ciência da Computação).

Outras produções

Projetos de pesquisa

• 2003 - 2004

  RICHA - Redes de Interconexão Intra-Chip em Hardware., Descrição: Descrição: O projeto RICHA tem por tema de pesquisa o desenvolvimento de sistemas computacionais complexos, compostos por hardware e software. Para tal desafio, propõe-se dois eixos de ação específicos: (1) pesquisa em ferramentas e métodos para o desenvolvimento de núcleos de propriedade intelectual; (2) pesquisa e desenvolvimento de redes intra-chip. Este projeto está sendo executado no âmbito do Programa de Pós-Graduação em Ciência da Computação (PPGCC) da Faculdade de Informática da PUCRS. A linha de pesquisa "Sistemas Digitais e Arquitetura de Computadores" (SDAC) do PPGCC conta hoje com três pesquisadores em tempo integral: Fernando Gehm Moraes (coordenador deste projeto), Ney Laert Vilar Calazans e Fabiano Hessel. Espera-se que o presente projeto contribua para fomentar o crescimento da linha no Programa, aumentando o número de docentes e discentes atuando na linha SDAC. Almeja-se transferência da tecnologia desenvolvida para segmentos da indústria nacional cuja cadeia produtiva contenha projeto de sistemas computacionais, tais como automação e telecomunicações. Este projeto tem também relação direta com o Programa Nacional de Microeletrônica (PNM) e com o futuro "Centro de Excelência em Tecnologia Eletrônica Avançada" (CEITEC), pois os bolsistas e alunos envolvidos adquirem experiência no projeto e desenvolvimento de sistemas computacionais, tornando-os aptos a atuarem em design houses (empresas de projeto de circuitos integrados). O projeto de pesquisa RICHA tem dois objetivos principais: (i) desenvolvimento de interfaces padrão para núcleos de propriedade intelectual; (ii) técnicas de interconexão entre núcleos.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Leandro Heleno Möller - Integrante / Aline Vieira de Mello - Integrante / Fernando Gehm Moraes - Coordenador / Everton Alceu Carara - Integrante / Luciano Ost - Integrante / Thiago Wustro Wertonge - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

• 2003 - 2003

  Brazil-IP - Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s), Descrição: Descrição: O principal objetivo deste projeto é o estabelecimento de uma metodologia bem definida para o projeto de núcleos de propriedade intelectual (IPs) e o aumento da divulgação para a comunidade acadêmcia, sobretudo para estudantes de graduação e pós-graduação, dos temas do projeto. Estes incluem o projeto a validação, a síntese e a prototipação de IPs. Este esforço está sendo realizado no contexto de um consórcio que inclui 8 instituições brasileiras, com o suporte do MCT e do CNPq. Além de provder treinamento na tecnologia de IPs, o consórcio irá disponibilizar módulos IP, e a plataforma Fênix, voltada para servir de base à implementação de aplicações sem fio.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Leandro Heleno Möller - Integrante / Aline Vieira de Mello - Integrante / Ney Laert Vilar Calazans - Coordenador / Edson Ifarraguirre Moreno - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

• 2001 - 2003

  Desenvolvimento de métodos de projeto e prototipação de sistemas digitais, Descrição: Este projeto de pesquisa, intitulado "Desenvolvimento de métodos de projeto e prototipação de sistemas digitais", tem os seguintes objetivos gerais: (1) Desenvolvimento de ferramentas de CAD para a síntese automática de circuitos integrados; (2) Implementação de módulos de hardware, denominados cores, para aplicações de telecomunicações e a respectiva definição de uma metodologia para a implementação de cores de sistemas digitais; (3) Implementação de sistemas digitais utilizando reconfiguração dinâmica, e a respectiva especificação/implementação de ferramentas que auxiliem na utilização desta técnica de implementação de sistemas digitais complexos; (4) Formação de recursos humanos em projeto de circuitos digitais através do emprego de dispositivos reconfiguráveis do tipo FPGA e desenvolvimento de ferramentas de CAD.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Leandro Heleno Möller - Integrante / José Carlos Sant'anna Palma - Integrante / Aline Vieira de Mello - Integrante / Fernando Gehm Moraes - Coordenador / Daniel Mesquita - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 7

Prêmios