Eudes Prado Lopes Filho

Possui graduação em Engenharia Eletrônica e de Computação pela Universidade Federal do Rio de Janeiro (1989), mestrado em Engenharia Elétrica pela Universidade Federal do Rio de Janeiro (1992) e doutorado em Informatica-Microélectronique - Université Pierre et Marie Curie (1996). Atualmente Eudes é Gerente de Desenvolvimento de Negócios do Design Service Center (micro-eletrônica) da Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações. Tem experiência na área de Engenharia Elétrica, com ênfase em Micro-eletrônica. Possui dezessete anos de experiencia industrial em SoC design no Vale do Silício/CA - Estados Unidos, em Leuven - Bélgica na Europa e em Campinas /SP, no Brasil.

Informações coletadas do Lattes em 17/05/2023

Acadêmico

Formação acadêmica

Doutorado em Informatica-Microeletronica

1993 - 1996

Université Pierre et Marie Curie
Título: Sintese de Circuitos Programaveis Baseado em Grafos de Decisao Binaria (BDD)
Orientador: Alain Greiner
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Setores de atividade: Fabricação de equipamentos de informática, produtos eletrônicos e ópticos.

Mestrado em Engenharia Elétrica

1990 - 1992

Universidade Federal do Rio de Janeiro
Título: Sinntese Logica Multinivel,Ano de Obtenção: 1992
Antonio Carneiro Mesquita.Coorientador: Julio Salek Aude.

Graduação em Engenharia Eletrônica e de Computação

1986 - 1989

Universidade Federal do Rio de Janeiro
Título: Interface para Roteador de Hardware de Placas de Circuito Impresso
Orientador: Julio Salek Aude

Idiomas

Bandeira representando o idioma Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Bandeira representando o idioma Espanhol

Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente.

Bandeira representando o idioma Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Bandeira representando o idioma Francês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Ferramentas de Concepcao de Circuitos - EDA.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Telecomunicações/Especialidade: Sistemas de Telecomunicações.

Participação em eventos

SEMI South America 2014.Workforce Development Panel. 2014. (Simpósio).

Orientou

Arnaud Caron

Logic Synthesis for XILINX; X4000; 1996; Dissertação (Mestrado em Informatique) - Université Pierre et Marie Curie,; Orientador: Eudes Prado Lopes Filho;

Gustavo Henrique Monteiro de Barros Carneiro

Sistema de Navegação de veiculo autônomo baseado em visão; 1997; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação e Informação) - Universidade Federal do Rio de Janeiro; Orientador: Eudes Prado Lopes Filho;

Produções bibliográficas

  • PRADO LOPES FILHO, EUDES . ALLIGATOR: A FPGA Synthesis Tool. In: Anais do Congresso da Sociedade Brasileira de Microeletronica, 1995, Canela - RS. Congresso da Sociedade Brasileira de Microeletronica, 1995.

  • PRADO LOPES FILHO, EUDES . A Delay Optiization Method Limiting the routing Area Increase. In: VII Brazilian Symposium of Integrated Circuits - SBCCI 94´, 1994, Gramado. Proceedings of VII Brazilian Symposium of Integrated Circuits, 1994.

  • PRADO LOPES FILHO, EUDES . A Consistent Approach in Logic Synthesis for FPGA Achitectures. In: International Conference on ASIC, 1994, Pekin. Proceedings of the International Conference on ASIC - Beijing - 1994, 1994.

  • LOPES FILHO, E. P. . FPGA Synthesis Based on ROBDD Representation. In: International Conference on Microelectronics, 1994, Istambul. Proceedings of the International Conference on Microelectronics, 1994.

  • BURGUN, L. ; PRADO LOPES FILHO, EUDES . Multilevel Logic Optimization of Very High Complexity Circuits. In: EURO-DAC 94, 1994, Grenoble, France. Proceedings of EURO-DAC 94´, 1994.

  • SARWARY, S. ; PRADO LOPES FILHO, EUDES . FSM Synthesis on FPGA Architectures. In: IEEE International ASIC Conference, 1994, Rochester, NY, USA. Proceedings of the IEEE International ASIC Conference, 1994.

  • DICTUS, N. ; PRADO LOPES FILHO, EUDES . LAX: Logic Assistant under X. In: Congresso da Sociedade Brasileira de Microeletronica, 1994, Rio de Janeiro. Proceedings of the Brazilan Microelectronics Society, 1994.

  • PRADO LOPES FILHO, EUDES . Silence: A Multilevel Logic Synthesis Tool. In: Congresso da Sociedade Brasileira de Microeletronica, 1994, Rio de Janeiro. Proceedings of the Brazilan Microelectronics Society, 1994.

  • BURGUN, L. ; PRADO LOPES FILHO, EUDES . Evaluation&Improvements of Don't Care Minimization Techniques for Multi-ROBDD Representation. In: Congresso da Sociedade Brasileira de Microeletronica, 1994, Rio de Janeiro. Proceedings of the Brazilan Microelectronics Society, 1994.

  • SARWARY, S. ; LOPES FILHO, E. P. . A Unified Approach for FSM Synthesis on FPGA Architectures. In: Euromicro 94´, 1994, Liverpook, UK. Proceedings of Euromicro 94´, 1994.

  • AUDE, J. S. ; PRADO LOPES FILHO, EUDES . Arco: A Cost-Effective and Flexible Hardware Maze Router. In: Euromicro 93´, 1993, Barcelona. Proceedings of Euromicro 93´, 1993.

  • PRADO LOPES FILHO, EUDES ; SANTOS, C. M. P. . Multilevel Logic Synthesis Based on Ordered and Reduced Binary Decisions Diagrams. In: Congresso da Sociedade Brasileira de Microeletronica, 1993, Campinas. Proceedings of the Brazilan Microelectronics Society, 1993.

  • SARWARY, S. ; PRADO LOPES FILHO, EUDES . SYF : A FSM Synthesizer Using Stack. In: Congresso da Sociedade Brasileira de Microeletronica, 1993, Campinas. Proceedings of the Brazilan Microelectronics Society, 1993.

  • PRADO LOPES FILHO, EUDES . Applied Chip Finishing - CMOS090 -CMOS120 test cases Philips World-Wide Technology Conference - WWTC - Paris, November ? 2005. 2005. (Apresentação de Trabalho/Congresso).

Outras produções

PRADO LOPES FILHO, EUDES . DFM - Design For Manufacturing. 2012. (Curso de curta duração ministrado/Especialização).

PRADO LOPES FILHO, EUDES . Classical Design Flow for tape-out with UMC 90 nm technology via Europractice ? Physical Design. 2011. (Curso de curta duração ministrado/Especialização).

PRADO LOPES FILHO, EUDES . Physical Design Training - November 2010 - IMEC - DELFI - IMEC Training Center - SOC-59 -Physical design basics. 2010. .

Prêmios

2014

Premio de Equipe: "Destaques de Inovação" Tape-out do Testchip do Processador OTN, CPqD.

1994

The 94' Special Team Prize of The Seymour Cray Competition for participating in the development of the Alliance CAD Package, Seymour Cray.

1988

Menção Honrosa no Oitavo Concurso de Trabalhos de Iniciação Científica - CTIC/SBC, Sociedade Brasileira de Computação.

Histórico profissional

Endereço profissional

  • Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações, Vice-Presidência de Tecnologia. , Fundação CPqD - Centro de Pesquisa e Desenvolvimento em Telecomunicações, Polo II de Alta Tecnologia (Campinas), 13086902 - Campinas, SP - Brasil, Telefone: (19) 37054047, URL da Homepage:

Experiência profissional

2016 - Atual

Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações, CPqD

Vínculo: Colaborador, Enquadramento Funcional: Gerente de Desenvolvimento de Negócios, Carga horária: 40, Regime: Dedicação exclusiva.

2014 - 2016

Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações, CPqD

Vínculo: Colaborador, Enquadramento Funcional: Gerente do Design Service Center, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Gerente do Design Service Center sob a a Vice Presidência de Pesquisa e Desenvolvimento do CPqD. Lidera um grupo de 22

2013 - 2013

Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações, CPqD

Vínculo: , Enquadramento Funcional: Pesquisador specialista II, Carga horária: 40, Regime: Dedicação exclusiva.

2008 - 2012

Interuniversity Microelectronics Centre

Vínculo: Celetista, Enquadramento Funcional: SoC Design Engineer, Carga horária: 35, Regime: Dedicação exclusiva.

1999 - 2008

Philips Semiconductors/NXP

Vínculo: Colaborador, Enquadramento Funcional: Senior Design Engineer, Carga horária: 40

1989 - 1998

Universidade Federal do Rio de Janeiro

Vínculo: Servidor Público, Enquadramento Funcional: PESQUISADOR/Programador, Carga horária: 20, Regime: Dedicação exclusiva.