Victor Afonso dos Reis

Possui graduação em Engenharia Elétrica pela Universidade Estadual Paulista Júlio de Mesquita Filho (2020). Foi bolsista de iniciação científica da Fundação para o Desenvolvimento da UNESP (FUNDUNESP). Tem experiência na área de Engenharia Elétrica, com ênfase em Engenharia Elétrica, atuando principalmente nos seguintes temas: codificação de bloco, codificação de canal, códigos corretores de erro, reed-solomon, matlab, simulink, vhdl e fpga.

Informações coletadas do Lattes em 12/07/2025

Acadêmico

Formação acadêmica

Graduação em Engenharia Elétrica

2014 - 2020

Universidade Estadual Paulista Júlio de Mesquita Filho
Título: Estudo e descrição em VHDL do canal de comunicação do protocolo de comunicação Serial LpGBT
Orientador: Ailton Akira Shinoda
Bolsista do(a): Fundação para o Desenvolvimento da UNESP, FUNDUNESP, Brasil.

Formação complementar

2010 - 2010

C# - Básico. (Carga horária: 40h). , Deltafox-Cursos, serviços e sistemas, DELTAFOX, Brasil.

2009 - 2009

Lógica de programação. (Carga horária: 40h). , Deltafox-Cursos, serviços e sistemas, DELTAFOX, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Alemão

Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica.

Organização de eventos

TOKITA, A. K. ; GARAVELLI, B. ; LABELLA, C. ; ALVES, C. A. ; CORREA, G. S. ; ARAUJO, G. ; CARVALHO, M. A. ; OLIVEIRA, P. B. ; SAMED, P. ; BARRAVIEIRA, T. ; RIBEIRO, T. M. ; REIS, V. A. . X Ciclo de Palestras e Exposições sobre Energia. 2016. (Exposição).

LOUZANO, A. ; TOKITA, A. K. ; LABELLA, C. ; VASCONCELOS, F. B. ; SILVA, G. F. ; CARRIAO, I. S. ; BALDISSERA, J. V. O. ; MASSIMO, L. F. ; PELEGRINO, L. ; CARVALHO, M. A. ; BOVOLATO, M. C. ; PALMA, M. F. ; OLIVEIRA, P. B. ; SAMED, P. ; ROCHA, R. ; RIBEIRO, T. M. ; REIS, V. A. ; VIEIRA, V. A. S. . IX Ciclo de Palestras e Exposições sobre Energia. 2015. (Exposição).

Participação em eventos

Encontro Regional de Matemática Aplicada e Computacional.Análise de robustez e modelagem em máquina de estado da codificação 8b/10b. 2017. (Encontro).

XXVIII Congresso de Iniciação Científica da Unesp. Desenvolvimento da Codificação 8b/10b para Sistemas de Física de Altas Energias. 2016. (Congresso).

Sudeste PET 2015.Oficina e Robótica - Inserção dos ingressantes ao Curso de Engenharia Elétrica. 2015. (Encontro).

XXVII Congresso de Iniciação Científica da Unesp. DEENews - Aplicativo de Notícias para Android. 2015. (Congresso).

Produções bibliográficas

REIS, V. A. ; SANTOS, A. N. . Extração de Características da Fala para Reconhecimento de Emoções Utilizando Aprendizado de Máquina. 2020. (Apresentação de Trabalho/Seminário).
REIS, V. A. ; RAMALHO, L. A. ; SHINODA, A. A. . Análise de robustez e modelagem em máquina de estado da codificação 8b/10b. 2017. (Apresentação de Trabalho/Congresso).
REIS, V. A. ; RAMALHO, L. A. ; SHINODA, A. A. . Modelagem e Implementação em FPGA da Codificação 8b/10b. 2017. (Apresentação de Trabalho/Simpósio).
SHINODA, A. A. ; REIS, V. A. . Desenvolvimento da Codificação 8b/10b para Sistemas de Física de Altas Energias. 2016. (Apresentação de Trabalho/Congresso).
OLIVEIRA, S. A. ; REIS, V. A. . DEENews - Aplicativo de Notícias para Android. 2015. (Apresentação de Trabalho/Congresso).

Outras produções

REIS, V. A. . ESTUDO E DESENVOLVIMENTO DE UM MODELO DA CODIFICAÇÃO 64B66B EM AMBIENTE SIMULINK APLICADO À SISTEMAS DE ALTA VELOCIDADE. 2017. (Relatório de pesquisa).

REIS, V. A. ; BARRAVIEIRA, T. ; RIBEIRO, T. M. . Oficina de Projetos PET. 2016. (Curso de curta duração ministrado/Especialização).

REIS, V. A. ; SHINODA, A. A. . Desenvolmento e Estudo da Codificação 8b10b implementado em VHDL para Sistemas de Altas Energias. 2016. (Relatório de pesquisa).

Histórico profissional

Experiência profissional

2020 - 2020

NXP Semiconductors N.V.

Vínculo: Estágio, Enquadramento Funcional: Estágio em Integração RTL em SoC, Carga horária: 40

Outras informações:
Integração do projeto RTL do micro-controlador com base na arquitetura Arm (i.MX8).
 Suporte na depuração, correção e adaptação de soluções de design RTL para o projeto
especificado.
 Projeto RTL integrado com ferramenta de automação (Rabbit)
 Depuração de problemas de Reset Domain Crossing (RDC) e Clock Domain Crossing (CDC).
 Depuração, correção e adaptação do design de ultra baixo consumo de energia usando Unified Power Format(UPF).

2019 - 2019

Qualcomm

Vínculo: Estagiário, Enquadramento Funcional: Estágio em Engenharia de Telecomunicações, Carga horária: 30

Outras informações:
Análise de protocolo LTE e 5G e testes de dispositivos usando a ferramenta QXDM.
◦ Dispositivos Flash Qualcomm LTE com JTAG, QFIL.
◦ Desenvolvimento de scripts python para automatizar a geração de tabelas no excel.

2018 - 2019

Intel Corporation

Vínculo: Estágio, Enquadramento Funcional: Estagiário em Engenharia, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Soluções de integração, verificação e hardware para os modems G.Fast, VDSL e ADSL (Home Connected Division).
◦ Suporte à equipe de engenharia para execução de testes e definições, identifique e resolva problemas de projeto para problemas relatados por clientes ou testes internos.
◦ Uso de equipamentos de medição, teste e modificação, como analisador de espectro, osciloscópios, simuladores de loop e estações de solda.
◦ Automação de bancada de testes junto com a rede Spectrum, analisadores de impedância, osciloscópio, simuladores de linha, câmaras de temperatura, geradores de ruído e tráfego
Analisando e documentando dados medidos.
◦ Programação Matlab, interface com conexões GPIB, serial e TCP, além de relatórios automáticos.
◦ Análise de planilhas de dados, layouts e esquemas de hardware para investigações de problemas, testes e planejamento de soluções alternativas.
◦ Soluções alternativas e adaptações em placas para testes e medições.

2016 - 2018

Fundação para o Desenvolvimento da UNESP

Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Iniciação Científica

Outras informações:
Estudo, desenvolvimento e implementação das codificações 8b/10b e 64b/66b. Modelou-se as codificações no Matlab (SIMULINK) e posteriormente implementou-se em um FPGA (Xilinx Kintex 7) por meio do VHDL.

2015 - 2018

São Paulo Research and Analysis Center

Vínculo: Bolsista, Enquadramento Funcional: Estudante de Graduação

Outras informações:
Estudante/Pesquisador na área de instrumentação eletrônica para física de altas energias.

2014 - 2017

Programa de Educação Tutorial

Vínculo: Voluntário, Enquadramento Funcional: Voluntário

Outras informações:
A principal atividade desenvolvida no grupo foi a Oficina de Projetos na qual fui líder da atividade. Nesta atividade era desenvolvido projetos eletrônicos junto com os calouros do curso.