Daniel Borges De Lázari

Outras informações:
Realização de projeto de ASICs e FPGAs nas áreas de Imageamento via Satélite, Redes Ópticas, Computadores Portáteis, leitores de cartões e grandes painéis de LED

Outras informações:
Membro da divisão de Mobile and Wireless . Responsável pela arquitetura de computadores portáteis e pelo projeto de ASICs de baixo consumo. Tais computadores rodam Microsoft Windows CE, dispõe de leitores de códigos de barras, várias comunicações sem fio entre outras. Projetei ASICs para suportar diversos periféricos e funções de sistema. Incluídas interfaces para diversos sensores de imagem (CCD/CMOS), Cardbus/PCI, Audio Codecs e vários links seriais. Funções de sistema implementadas: controlador SDRAM, Bus Master, DMA, memórias, interrupções, interface para barramentos de várias CPUs (Intel XScale, Hitachi SH4, AMD Elan 486) e inovadores esquemas de gerenciamento de energia com controle automático de clocks (on/off e up/down). Responsável pela especificação de sistema, projeto em VHDL, integração/simulação de módulos Verilog, síntese, self-check TestBenches, Static Timing Analysis (STA), implementação/testes em FPGA, simulação gate-level em temperaturas extremas e teste do protótipo. Supervisionei o trabalho de outros em VHDL, TB e testes de sistema. Também integrei rádios WAN (GSM e Datatac). Como um membro ativo do programa Intel XScale VC (Validation Customer) desde Dez/00, colaborei na especificação dos chips, encontrei erros e limitações, reuni com os projetistas (Austin, TX) e tive muitas de minhas sugestões aprovadas e implementadas pela Intel.

Outras informações:
Experiência com lógica programável. Responsável pelo projeto digital completo de uma placa ISA para PC (Process Control Interface) e uma interface Fieldbus para PLC. Adquiri experiência com lógica programável, ferramentas de debug e interfaces do Intel i960 e Motorola HC11, NVRAM, Flash e modem Fieldbus. Implementei rotinas de testes para garantir funcionamento robusto do HW e suportei a produção. Projetei um arbitrador para memória dual-port (construída através de lógica e SRAM comum) entre um barramento síncrono (i960) e outro assíncrono (ISA) sem uso de semáforos, controlador compartilhado de interrupção (permite 8 cartões ISA usar somente 1 PC IRQ), memória dual-port com auto-incremento de endereço e muitos outros.