Francisco Romulo da Silva Araújo

Possui graduação em Tecnologia em Sistemas de Informação pelo Instituto Federal de Educação, Ciência e Tecnologia do Piauí (2008). Participou do Programa Nacional de Formação de Projetistas de Circuitos Integrados (09/2009-08/2011) - Programa CI Brasil - do Ministério da Ciência e Tecnologia (MCT) em parceria com a empresa americana Cadence Design Systems. Atualmente é aluno de mestrado da Universidade Federal da Paraíba e engenheiro de verificação - Freescale Semicondutores Brasil. Tem experiência na área de Microeletrônica, com ênfase na descrição e verificação de circuitos integrados digitais. Possui conhecimento nas linguagens de descrição e/ou verificação de hardware Verilog, e e SystemVerilog, ferramentas para verificação e depuração de circuitos digitais e do fluxo e ferramentas Cadence de projeto digital.

Informações coletadas do Lattes em 11/10/2022

Acadêmico

Formação acadêmica

Mestrado em andamento em Informática

2009 - Atual

Universidade Federal da Paraíba
Palavras-chave: Verificação; Verificação Formal; Verificação Funcional.Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação. Grande Área: Outros / Área: Microeletrônica.

Graduação em Tecnologia em Sistemas de Informação

2006 - 2008

Instituto Federal de Educação, Ciência e Tecnologia do Piaui

Formação complementar

2009 - 2010

IC Design Training - Phase 1. (Carga horária: 595h). , IC Brazil Program.

2007 - 2008

Técnico em Informática. , Universidade Federal do Piauí.

Idiomas

Inglês

Compreende Razoavelmente, Fala Razoavelmente, Lê Bem, Escreve Bem.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Outros / Área: Microeletrônica / Subárea: Projeto de Circuitos Integrados/Especialidade: Verificação Funcional.

Grande área: Outros / Área: Microeletrônica / Subárea: Projeto de Circuitos Integrados.

Grande área: Outros / Área: Microeletrônica.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação/Especialidade: Linguagens de Programação.

Participação em eventos

CHIP IN SAMPA - 23rd Symposium on Integrated Circuits and Systems Design, 25th Symposium on Microelectronics Technology and Devices and 10th Microelectronics Students Forum. 2010. (Simpósio).

CHIP ON THE DUNES - 22nd Symposium on Integrated Circuits and Systems Design, 24th Symposium on Microelectronics Technology and Devices and 9th Microelectronics Students Forum. 2009. (Simpósio).

Semana de Informática.Sport Pro: Ferramenta acadêmica de ensino-aprendizagem. 2008. (Outra).

Semana Nacional de Ciência e Tecnologia.Aplicação de FIFO no desenvolvimento de algoritmos para colorir regiões gráficas representadas sob a forma de matrizes de pontos. 2006. (Outra).

Produções bibliográficas

ARAÚJO, F. R. S. . Aplicação de FIFO no desenvolvimento de algoritmos para colorir regiões gráficas representadas sob a forma de matrizes de pontos. 2006. (Apresentação de Trabalho/Outra).

Outras produções

ARAÚJO, F. R. S. ; MELO, A. L. F. . SportPro. 2006.

Projetos de desenvolvimento

2010 - 2010

Digital Picture Frame, Descrição: Desenvolvimento de um circuito integrado de um porta-retrato digital composto por módulos parametrizáveis utilizando os padrões PS2, FAT16, BMP e VGA. A arquitetura foi projetada para exibir arquivos multimídia com extensão BMP através de uma interface VGA, permitindo a exibição de fotos digitais sem a necessidade de imprimi-las ou usar um computador. As imagens exibidas são acessadas de um sistema de arquivos FAT16 através de um dispositivo de memória conectado a uma porta USB. Somente memórias flash usando o sistema de arquivo FAT16 são reconhecidas, permitindo até 2GB de armazenamento de imagem. O sistema ler arquivos de imagem, computa e transfere-os para uma saída VGA. O chip suporta imagens bitmap com resolução de até 640x480 pixels e com color depth de 24 bits. As imagens menores são exibidas de forma centralizada (on a black background). A imagem de saída corrente é escolhida pela unidade de controle. O usuário controla o sistema pela unidade de controle através de um teclado (keyboard interface), permitindo a exibição das imagens de forma manual ou automática e contínua (slide show), onde é possível manipular o tempo de apresentação de imagens (controle de velocidade de exibição de slides). Durante o desenvolvimento foram utilizadas as ferramentas EDA da Cadence e o Process Design Kit da XFAB (180nm). O projeto teve a duração de 6 meses (03/2010 - 08/2010) e foi realizado durante a Etapa de Projeto (ETAPA II) do Programa CI-Brasil no CT-1/UFRGS em Porto Alegre. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Francisco Romulo da Silva Araújo - Integrante / Rodrigo Dias Flores - Coordenador / André Luiz Roque Rumaquella - Integrante / Mauro Lopes de Freitas - Integrante / Luciano Petry Breier - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2009 - 2010

Blackjack Design, Descrição: O blackjack ou 21 (vinte e um) é um jogo de cartas jogado por um jogador (player) e uma banca (dealer). O objetivo do jogo é conseguir o máximo de pontos sem ultrapassar 21. O Blackjack Design é a implementação do jogo blackjack em um circuito integrado utilizando ferramentas de EDA da Cadence Design Systems. Esse projeto foi desenvolvido durante a ETAPA I do programa de formação com o objetivo de exercitar as principais etapas do IC Design Flow em paralelo as disciplinas (teóricas e práticas) cursadas. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Francisco Romulo da Silva Araújo - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

Histórico profissional

Endereço profissional

Freescale Semicondutores Brasil Ltda.. , Condominio TechnoPark, Rodovia Anhanguera, km 104, Rua James Clerk Maxwell, 400, 13069-380 - Campinas, SP - Brasil, Telefone: (19) 37838691, URL da Homepage:

Experiência profissional

2010 - 2011

Freescale Semicondutores Brasil

Vínculo: Bolsista SDT do CNPq - Nível F, Enquadramento Funcional: Engenheiro de Verificação, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Realização da FASE III (On Job Training) do Programa CI Brasil no centro de projetos da Freescale Semicondutores Brasil em Campinas-SP, junto à equipe de Verificação de IP do grupo de microcontroladores. A prática industrial foi realizada na área de Verificação Funcional, tendo atuado no desenvolvimento de produtos de CI utilizando ferramentas e metodologias no estado da arte.

Atividades

09/2010 - 08/2011
Estágios , Grupo de Microcontroladores/Verificação de IP, .,Estágio realizado, Migração do ambiente de verificação da eTPU + NDEDI (debug interface) de Testbuilder para SystemVerilog: criação e adaptação de infra-estrutura de verificação (monitors, drivers, etc), simulação e depuração. Linguagens utilizadas: SystemVerilog e C++.
09/2010 - 08/2011
Estágios , Grupo de Microcontroladores/Verificação de IP, .,Estágio realizado, Verificação funcional do TSIv3: planejamento e codificação de padrões funcionais, criação e adaptação de infra-estrutura de verificação, verificação formal (SVA+IFV), simulação lógica e depuração do circuito sob verificação, análise de cobertura, etc.

2009 - 2010

Programa CI-Brasil - Centro de treinamento 1

Vínculo: Bolsista SDT do CNPq - Nível G, Enquadramento Funcional: Aluno/Projetista de Circuitos Integrados, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
A ETAPA I corresponde aos cursos de formação teórica e ao treinamento em ferramentas de apoio a produtividade - EDA. Durante 6 (seis) meses (09/2009 - 02/2010) foram cursadas disciplinas teóricas em conjunto com aulas práticas utilizando ferramentas comerciais da Cadence, além do desenvolvimento de um pequeno projeto, o Blackjack Design. A seguir são listadas as disciplinas e os cursos realizados nessa etapa: Digital Disciplines: BD01: Digital IC Architecture, BD02: Digital IC Design e BD03: Digital Physical Design. General Disciplines: BG01: Semiconductor Business Processes, BG02: IC Process and Devices, BG03: IC Packaging e BG04: Test and DFT. Lab Courses: Verilog Language and Application - v6.2, System Verilog, Incisive Simulation - v6.2, Incisive Comprehensive Coverage - v6.2, Specman Elite Basics for Verification Environment Users - v6.1.1, Specman Elite Basics for Verification Environment Developers - v6.1.1, Basic Static Timing Analysis - v1.0, Encounter Conformal Constraint Designer - v7.1, Encounter RTL Compiler - v7.1, Logic Equivalence Checking with Encounter Conformal EC - v7.1, Floorplanning and Physical Synthesis with First Encounter XL - v7.2, Detail Routing with NanoRoute Router - v7.1 e Low-Power Kit Training.

2009 - 2009

Universidade Federal da Paraíba

Vínculo: Livre, Enquadramento Funcional: Aluno de Mestrado, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Mestrando do Programa de Pós-Graduação em Informática (PPGI) na linha de pesquisa Sinais, Sistemas Digitais e Gráficos, atuando no Projeto de Circuitos Integrados Digitais. Durante o primeiro período letivo de 2009 foram integralizados metade dos créditos do mestrado. Em seguida, com a anuência da coordenação do PPGI, o mestrado foi interrompido temporariamente para a realização do Programa CI Brasil no CT-1/UFRGS em Porto Alegre.

2007 - 2007

Centro Federal de Educação Tecnológica do Piauí

Vínculo: Bolsista, Enquadramento Funcional: Monitor, Carga horária: 20

Outras informações:
Monitor da disciplina PROGRAMAÇÃO COMERCIAL durante 1 (um) semestre letivo (08/2007 - 12/2007) com apoio do Programa Institucional de Bolsas Acadêmicas - PIBAC/MONITORIAS/CEFET-PI, junto ao curso de Tecnologia em Análise e Desenvolvimento de Sistemas, sob orientação da Profª. Elane Cristina da Rocha Cardoso Saraiva. No decorrer da disciplina os alunos foram monitorados no desenvolvimento de aplicações comerciais com Banco de Dados, utilizando a linguagem de programação Object Pascal, o IDE Delphi, a linguagem SQL e alguns SGBDs.

2008 - 2009

Secretaria Municipal de Educação

Vínculo: Estagiário, Enquadramento Funcional: Analista de Informática/Suporte Técnico, Carga horária: 20

Outras informações:
Prestação de consultoria e suporte técnico relativo à aquisição, implantação e uso adequado dos recursos de rede, hardware e software do Pólo da Universidade Aberta do Brasil (UAB) na Universidade Federal do Piauí (UFPI).

Atividades

09/2008 - 02/2009
Estágios , Universidade Aberta do Brasil, .,Estágio realizado, Análise da utilização e do desempenho das redes para detectar problemas e promover correções no ambiente operacional.
03/2008 - 08/2008
Estágios , Universidade Aberta do Brasil, .,Estágio realizado, Realização de atividades envolvendo o projeto de redes, definição da topologia e das configurações necessárias, instalação, customização e manutenção dos recursos de rede.