JORGE LUIZ COSTA REIS
Mestre em Engenharia de Teleinformática pelo Programa de Pós Graduação em Engenharia de Teleinformática (PPGETI) da Universidade Federal do Ceará (UFC), concluído em 2023 e bacharel em Engenharia de Computação em 2020 pela Universidade Federal do Ceará (UFC). Áreas de interesse envolvem arquiteturas de Multiprocessadores em Chip (MPSoCs) e sistemas embarcados em geral como Arduino, dsPIC, raspberry pi, arquitetura ARM e RISC-V além de Verilog HDL e High-Level Synthesis para FPGAs.
Informações coletadas do Lattes em 04/05/2024
Acadêmico
Formação acadêmica
Mestrado em Engenharia de Teleinformática
2020 - 2023
Universidade Federal do Ceará
Título: Análise de falhas de coprocessadores compartilhados em um MPSoC para estender o ISA RISC-V, Ano de Obtenção: 2023
Jarbas Aryel Nunes da Silveira.
Graduação em Engenharia de Computação
2015 - 2020
Universidade Federal do Ceará
Título: UM DISPOSITIVO AUXILIAR NO COMBATE À COVID-19 : Medidor digital de pressão para equipamento de respiração assistida do tipo não invasivo
Orientador: Jarbas Aryel Nunes da Silveira
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Áreas de atuação
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Engenharia de Computação.
Produções bibliográficas
-
REIS, JORGE ; SILVEIRA, JARBAS ; MARCON, CÉSAR . Impact of failures in a MPSoC with shared coprocessors to extend the RISC-V ISA. In: LADC 2022: LatinAmerican Symposium on Dependable Computing, 2022, Fortaleza/CE Brazil. Proceedings of the 11th Latin-American Symposium on Dependable Computing, 2022. p. 29.
-
LIMA, PEDRO ; VIEIRA, CAIO ; REIS, JORGE ; ALMEIDA, ALEXANDRE ; SILVEIRA, JARBAS ; GOERL, ROGER ; MARCON, CESAR . Optimizing RISC-V ISA Usage by Sharing Coprocessors on MPSoC. In: 2020 IEEE Latin American Test Symposium (LATS), 2020, Maceio. 2020 IEEE Latin-American Test Symposium (LATS), 2020. p. 1.
Histórico profissional
Experiência profissional
2023 - Atual
MobitVínculo: Celetista, Enquadramento Funcional: Projetista de Sistemas Embarcados, Carga horária: 44, Regime: Dedicação exclusiva.
Outras informações:
Pesquisa e compra de componentes, elaboração de esquema elétrico, criação de footprint de componentes e layout de PCB com o Altium Designer. Investigação e correção de problemas de hardware analisando esquema elétrico de PCBs. Teste de módulos medidores de velocidade utilizados em sistemas embarcados Linux em laboratório e em campo e produção de documentação sobre os casos de teste e resultados
2020 - 2023
Laboratório de Engenharia de Sistemas de Computação - UFCVínculo: Bolsista, Enquadramento Funcional: Engenheiro de Firmware
Outras informações:
Participação em três projetos: Desenvolvimento de um equipamento para monitoramento da qualidade do ar, desenvolvimento de Equipamento eletromédico com lasers e LEDs e desenvolvimento de um Ventilador pulmonar para tratamentos capilares. As atividades envolvem a pesquisa e escolha dos componentes eletrônicos, desenvolvimento do firmware em Python e C++, elaboração de esquema elétrico, criação de footprint de componentes e layout de PCB nas ferramentas Altium Designer e EasyEDA, execução de simulações de circuitos elétricos com o LTspice, definição dos parâmetros de entrada para os casos de teste e validação dos equipamentos e produção de documentação da implementação com diagramas de blocos do esquema elétrico, firmware, etc.
2019 - 2019
Laboratório de Engenharia de Sistemas de Computação - UFCVínculo: Bolsista, Enquadramento Funcional: Pesquisador/programador, Carga horária: 20
Outras informações:
Pesquisa e desenvolvimento de um Multiprocessor System on chip em Verilog, com processadores implementando a arquitetura RISC-V interligados por meio de uma NoC genérica. As atividades envolveram o desenvolvimento de coprocessadores de multiplicação e divisão para estender o ISA do processador de RV32I para RV32IM, o desenvolvimento de benchmarks de processamento digital de imagens, o desenvolvimento de testes e validação dos submódulos do circuito em Verilog HDL no XILINX Vivado, o desenvolvimento de um ambiente de testes em C++ para validar o funcionamento do MPSoC completo no simulador open-source Verilator e a produção de um artigo publicado na conferência internacional LATS2020
2017 - 2018
Laboratório de Engenharia de Sistemas de Computação - UFCVínculo: Bolsista, Enquadramento Funcional: Pesquisador/Monitor, Carga horária: 20
Outras informações:
Pesquisa sobre High-Level Synthesis(HLS) para FPGAs e desenvolvimento de atividades práticas para a disciplina Sistemas Eletrônicos Digitais Reconfiguráveis envolvendo aplicações de processamento digital de imagens utilizando C++ e openCV para testar em FPGAs XILINX. Pesquisa sobre arquitetura ARM focando nas microarquiteturas ARMV6-M, ARMV7-M e ARMV8-M para o desenvolvimento de atividades práticas para a disciplina de Sistemas Microprocessados, usando Verilog HDL para síntese em FPGAs XILINX e C/C++ em placas de desenvolvimento STM32(Cortex M0 e M4)
2019 - 2019
Instituto AtlanticoVínculo: Bolsista, Enquadramento Funcional: Estagiário, Carga horária: 30
Outras informações:
Desenvolvimento de firmware de bootloader via UART para dsPIC33E utilizando C/C++ no MPLAB X IDE entre dsPICs e entre dsPIC e microcontrolador ARM. Desenvolvimento de firmware de protocolo de comunicação UART e sistema de arquivos na plataforma MBED OS para microcontrolador ARM cortex-M. Elaboração de documentação semanal de implementação e utilização para validação e testes pelo cliente.
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de JORGE LUIZ COSTA REIS e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?