Luciano Mendes Almeida

Pós-doutorado

Formação complementar

Idiomas

Áreas de atuação

Participação em eventos

Participação em bancas

Produções bibliográficas

• ITOCAZU, VITOR TATSUO ; ALMEIDA, LUCIANO MENDES ; SONNENBERG, VICTOR ; AGOPIAN, PAULA GHEDINI DER ; BARRAUD, SYLVAIN ; VINET, MAUD ; FAYNOT, OLIVER ; MARTINO, JOAO ANTONIO . Comparison between nMOS and pMOS -Gate Nanowire down to 10 nm width as a function of back gate bias. Semiconductor Science and Technology , v. 34, p. 1, 2019.

• SASAKI, K.R.A. ; NICOLETTI, T. ; ALMEIDA, L.M. ; DOS SANTOS, S.D. ; NISSIMOFF, A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J.A. . Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications. Solid-State Electronics , v. 97, p. 30-37, 2014.

• ALMEIDA, LUCIANO MENDES ; SASAKI, KÁTIA REGINA AKEMI ; CAILLAT, CHRISTIAN ; AOULAICHE, MARC ; COLLAERT, NADINE ; JURCZAK, MALGORZATA ; SIMOEN, EDDY ; CLAEYS, COR ; MARTINO, JOÃO ANTONIO . Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM. Solid-State Electronics , v. 90, p. 149-154, 2013.

• SIMOEN, E. (Eddy Simoen) ; ANDRADE, M. G. C. ; ALMEIDA, L. M. ; AOULAICHE, M. ; CAILLAT, C. ; Jurczak, M. ; CLAEYS, C. . On the variability of the low-frequency noise in UTBOX SOI nMOSFETs. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 8, p. 71-77, 2013.

• ALMEIDA, L. M. ; SASAKI, K. R. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . One Transistor Floating Body RAM Performance on UTBOX Devices Using The BJT Effect. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 7, p. 113-120, 2012.

• LUQUE RODRIGUEZ, ABRAHAM ; JIMENEZ TEJADA, JUAN A. ; RODRIGUEZ-BOLIVAR, SALVADOR ; MENDES ALMEIDA, LUCIANO ; AOULAICHE, MARC ; CLAEYS, COR ; SIMOEN, EDDY . Dependence of GenerationRecombination Noise With Gate Voltage in FD SOI MOSFETs. IEEE Transactions on Electron Devices , v. 59, p. 2780-2786, 2012.

• NICOLETTI, TALITHA ; AOULAICHE, MARC ; ALMEIDA, LUCIANO M. ; SANTOS, SARA D. ; MARTINO, JOÃO A. ; VELOSO, ANABELA ; JURCZAK, MALGORZATA ; SIMOEN, EDDY ; CLAEYS, COR . The Dependence of Retention Time on Gate Length in UTBOX FBRAM With Different Source/Drain Junction Engineering. IEEE Electron Device Letters , v. 33, p. 940-942, 2012.

• Aoulaiche, M ; NICOLETTI, T. ; ALMEIDA, L. M. ; SIMOEN, E. (Eddy Simoen) ; VELOSO, A. ; PIETER, B. ; G. Groeseneken ; Jurczak, M. . Junction field effect on the retention time for one Transistor Floating Body RAM memory. I.E.E.E. Transactions on Electron Devices , v. 59, p. 2167-2172, 2012.

• MESQUITA, V. ; AGOPIAN, P. ; ALMEIDA, L. M. ; BORDALLO, C. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J.A. . Influence of Proton Radiation and Strain on nFinFET Zero Temperature Coefficient. In: SBMicro2016 - The 31st Symposium on Microelectronics Technology and Devices 2016, 2016, Belo Horizonte. Microelectronics Technology and Devices SBMicro2016, 2016.

• MACAMBIRA, C. ; ITOCAZU, V. ; ALMEIDA, L. M. ; MARTINO, J. A. ; SIMOEN, E. ; CLAEYS, C. . Ground plane influence on Zero-Temperature-Coefficient for different silicon thicknesses in SOI UTBB MOSFET. In: SBMicro2016 - The 31st Symposium on Microelectronics Technology and Devices 2016, 2016, Belo Horizonte. Microelectronics Technology and Devices SBMicro2011, 2016. p. 1-4.

• ALMEIDA, L. M. ; AGOPIAN, P. G. D. ; MARTINO, J.A. ; BARRAUD, S. ; VINET, M. ; FAYNOT, O. . Back gate bias influence on SOI -gate nanowire down to 10 nm width. In: IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference, 2016, San Francisco. Proceedings of 2016 - SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), 2016.

• MARTINO, JOAO ; MESQUITA, VINICIUS ; MACAMBIRA, CHRISTIAN ; ITOCAZU, VITOR ; ALMEIDA, LUCIANO ; AGOPIAN, PAULA ; SIMOEN, EDDY ; CLAEYS, COR . Zero Temperature Coefficient behavior for advanced MOSFETs. In: 2016 13th IEEE International Conference on SolidState and Integrated Circuit Technology (ICSICT), 2016, Hangzhou. 2016 13th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 2016. p. 785.

• LUQUE RODRIGUEZ, ABRAHAM ; ANDRADE, M. G. C. ; AOULAICHE, M. ; ALMEIDA, L.M. ; CLAEYS, COR ; TEJADA, J. A. J. ; Jurczak, M. ; SIMOEN, E. . Deffect analysis in UTBOX SOI nMOSFETs by low-frequency noise. In: EuroSOI Proceedings of 8th Workshop of the Thematic Network on Silicon on Insulator Technology Devices and Circuits, 2012, Montpellier. EuroSOI 2012, 2012. v. 1. p. 49-50.

• SIMOEN, E. ; ANDRADE, M. G. C. ; ALMEIDA, L.M. ; AOULAICHE, M. ; CAILLAT, C. ; Jurczak, M. ; CLAEYS, C. . On the Variability of the Low-Frequency Noise in UTBOX SOI nMOSFETs Device Characterization and Modeling. In: SBMicro 2012 - 27th International Symposium on Microelectronics Technology and Devices, 2012, Brasília. SBMicro 2012, 2012. v. 49. p. 51-58.

• SIMOEN, E. ; LUQUE RODRIGUEZ, ABRAHAM ; JIMENEZ TEJADA, JUAN A. ; AOULAICHE, M. ; ALMEIDA, L.M. ; CAILLAT, CHRISTIAN ; VELOSO, A. ; Jurczak, M. ; CLAEYS, COR . On the correlation between the retention time of FBRAM and the low-frequency noise of UTBOX SOI nMOSFETs. In: Solid-State Device Research Conference (ESSDERC), 2012 Proceedings of the European, 2012, Bordeaux. ESSDERC 2012, 2012. v. 1. p. 338-341.

• AOULAICHE, M. ; COLLAERT, N. ; BLOMME, P. ; SIMOEN, E. ; ALTIMIME, L. ; GROESENEKEN, G. ; Jurczak, M. ; MENDES ALMEIDA, L. ; CAILLAT, CH. ; MAHATME, N.N. . Effect of interface states on 1T-FBRAM cell retention. In: 2012 IEEE International Reliability Physics Symposium (IRPS), 2012, Anaheim. 2012 IEEE International Reliability Physics Symposium (IRPS), 2012. v. 1. p. MY.1.1-MY.1.4.

• SASAKI, K. R. A. ; ALMEIDA, L.M. ; MARTINO, J. A. . Impact of the Extension Region Concentration on the UTBOX 1T-FBRAM. In: Microelectronics Technology and Devices SBMicro 2012, 2012, Brasília. The Electrochemical Society. Pennington, New Jersey: ECS Transactions, 2012. v. 49. p. 281-287.

• ALMEIDA, L. M. ; AOULAICHE, M. ; SASAKI, K. R. A. ; NICOLETTI, T. ; DE ANDRADE, M. G. C. ; COLLAERT, N. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. ; Jurczak, M. . Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices. In: 2012 13th International Conference on Ultimate Integration on Silicon (ULIS), 2012, Grenoble. 2012 13th International Conference on Ultimate Integration on Silicon (ULIS). p. 61-64.

• NICOLETTI, T. ; SANTOS, S. ; ALMEIDA, L. ; MARTINO, J. A. ; AOULAICHE, M. ; VELOSO, A. ; Jurczak, M. ; SIMOEN, E. ; CLAEYS, C. . The impact of gate length scaling on UTBOX FDSOI devices: The digital/analog performance of extension-less structures. In: 2012 13th International Conference on Ultimate Integration on Silicon (ULIS), 2012, Grenoble. 2012 13th International Conference on Ultimate Integration on Silicon (ULIS), 2012. p. 121-124.

• SASAKI, K. R. A. ; ALMEIDA, L. M. ; MARTINO, J A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. . Temperature influence on UTBOX 1T-DRAM using GIDL for writing operation. In: 2012 International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), 2012, Playa del Carmen. 2012 8th International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), 2012. v. 1. p. 1-4.

• ALMEIDA, L.M. ; SASAKI, K. R. A. ; Aoulaiche, M ; COLLAERT, N. ; SIMOEN, E. ; CLAEYS, COR ; MARTINO, J. A. ; Jurczak, M. . The dependence of sense margin and retention time on front and back gate bias in UTBOX FBRAM. In: EUROSOI 2012 VIII Workshop of the Thematic Network on Silicon On Insulator Technology, Devices and Circuits, 2012, Montpellie. EUROSOI 2012 - Conference Proceedings, 2012. v. 1. p. 23-24.

• ANDRADE, MARIA G. ; ALMEIDA, LUCIANO M. ; MARTINO, JOAO A. ; AOULAICHE, MARC ; SIMOEN, EDDY ; CLAEYS, COR . Gateless 1T-DRAM on n-Channel Bulk FinFETs. In: China Semiconductor Technology International Conference 2012 (CSTIC 2012), 2012, Shanghai. v. 44. p. 3-8.

• SASAKI, K. R. A. ; ALMEIDA, L.M. ; MARTINO, J. A. . Comparison of GIDL and BJT effect for Writing Operation in UTBOX 1T-DRAM at high temperatures. In: Seminatec 2012 - VII Workshop on Semiconductors and Micro & Nano Technology, 2012, São Bernardo do Campo. Proceedings of the VII Workshop on Semiconductors and Micro & Nano Technology, 2012. v. 1. p. 39-40.

• NICOLETTI, T. ; SANTOS, S. D. ; ALMEIDA, L. M. ; MARTINO, J. A. ; SIMOEN, E. ; CLAEYS, C. . Rotated SOI MuGFETs at High Temperatures. In: EUROSOI 2011 VII Workshop of the Thematic Network on Silicon On Insulator Technology, Devices and Circuits, 2011, 2011, Granada. EUROSOI 2011 Conference Proceedings, 2011. p. 83-84.

• ALMEIDA, L.M. ; SASAKI, K. R. A. ; Aoulaiche, M ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Analysis of UTBOX 1T-DRAM Memory Cell at High Temperatures. In: 26th Symposium on Microelectronics Technology and Devices, 2011, João Pessoa. Microelectronics Technology and Devices SBMicro2011. Pennington, NJ, EUA: The Electrochemical Society, 2011. v. 39. p. 61-68.

• ALMEIDA, L. M. ; MARTINO, J. A. ; SIMOEN, E. ; CLAEYS, C. . Improved Analytical Model for ZTC Bias Point for Strained Tri-gates FinFETs. In: 25th Symposium on Microelectronics Technology and Devices, 2010, São Paulo. Microelectronics Technology and Devices SBMicro2010. Pennington: The Electrochemical Society, 2010. v. 31. p. 385-392.

• MARTINO, J. A. ; CAMILLO, L. M. ; ALMEIDA, L. M. ; SIMOEN, E. ; CLAEYS, C. . Zero-Temperature-Coefficient of Planar and MuGFET SOI Devices. In: 10th IEEE International Conference on Solid-State and Integrated Circuit Technology, 2010, Shanghai. 10th IEEE International Conference on Solid-State and Integrated Circuit Technology Proceedings, 2010. p. 1753-1756.

• ALMEIDA, L. M. ; BELLODI, Marcello . Study of Circular Gate Devices SOI nMOSFET at High Temperatures. In: High Temperature Electronics Conference (HiTEC 2008), 2008, Albuquerque, NM. International Conference and Exhibition on High Temperature - IMAPS, 2008.

• BELLODI, Marcello ; ALMEIDA, L. M. . Drain Leakage Current Behavior in Circular Gate SOI nMOSFET Operating from Room Temperature up to 573K. In: Analytical and Diagnostic Techniques for Semiconductor Materials, Devices, and Processes/ VII Symposium, 2007, Washington, DC. Analytical and Diagnostic Techniques for Semiconductor Materials, Devices, and Processes 7. Pennigton: The Electrochemical Society, Inc., 2007. v. 11. p. 71-84.

• ALMEIDA, L. M. ; BELLODI, Marcello . Study of the Drain Leakage Current Behavior in Circular Gate SOI nMOSFET Using 0.13um SOI CMOS Technology at High Temperatures. In: Microelectronics Technology and Devices, 2007, Rio de Janeiro. Microelectronics Technology and Devices - SBMICRO 2007. Pennington: The Eletrochemical Society, 2007. v. 9. p. 397-404.

• ALMEIDA, L. M. ; BELLODI, Marcello . Leakage Current in Submicron Partially Depleted SOI nMOSFETS. In: 6th Microelectronics Student Forum, 2006, Ouro Preto. 6th Microelectronics Student Forum - SForum 2006, 2006.

• ALMEIDA, L. M. ; BELLODI, Marcello . Study of Geometrical Drain Bias Terminal Influence in Circular Gate SOI nMOSFET Devices at High Temperatures. In: SEMINATEC 2008 ? Workshop on Semiconductors and Micro & Nano ? Technology, 2008, São Paulo. SEMINATEC 2008 ? Workshop on Semiconductors and Micro & Nano ? Technology, 2008.

• ALMEIDA, L. M. ; BELLODI, Marcello . Drain Leakage Current Behavior in Circular Gate SOI nMOSFET at High Temperatures. In: III Seminatec Workshop on Semiconductors and Micro & Nano Technology, 2007, Campinas. III Seminatec Workshop on Semiconductors and Micro & Nano Technology 2007, 2007. p. 66-66.

Projetos de pesquisa

• 2012 - 2016

  Caracterização elétrcia e simulação de transistores SOI avançados para aplicações como célula de memória dinâmica composta por um só transistor (sem capacitor), Descrição: Este projeto de pesquisa (CNPq - Universal, n. 48042/2012-4) tem como finalidade o estudo do comportamento de transistores SOI avançados fabricados com as tecnologias SOI CMOS planares de óxido enterrado ultrafino (UTBOX) e de múltiplas portas (MuGFETs: FinFET por exemplo) aplicados na implementação de células de memória dinâmica contendo um só transistor (1T-DRAM), sem a necessidade de uso do capacitor de armazenamento (capacitorless), normalmente utilizado em células de memória DRAM convencionais. O estudo será feito em temperatura ambiente e em 85°C. Desta forma, neste projeto será estudado a aplicação destas estruturas avançadas como célula 1T-DRAM, de forma a avaliar quais estruturas são mais promissoras para a função.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (5) Doutorado: (4) . , Integrantes: Luciano Mendes Almeida - Integrante / Talitha Nicoletti - Integrante / Sara Dereste dos Santos - Integrante / Kátia Regina Akemi Sasaki - Integrante / MARTINO, J.A. - Coordenador / Maria Glória Cano de Andrade - Integrante / Victor Sonnenberg - Integrante / Milene Galeti - Integrante / Paula Ghedini der Agopian - Integrante / Michele Rodrigues - Integrante / Albert Nissimoff - Integrante.

• 2012 - 2016

  Fabricação e caracterização elétrica de transistores SOI de múltiplas portas (3D), Projeto certificado pelo(a) coordenador(a) João Antonio Martino em 14/12/2014., Descrição: Este projeto (CNPq-Produtividade em Pesquisa, n.310545/2011-0) tem como finalidade o estudo de transistores construídos em lâminas de silício sobre isolante SOI (Silicon-On-Insulator) de múltiplas portas (MuGFET) através do projeto, fabricação e caracterização elétrica desta estrutura. Este tipo de transistor tem uma estrutura de canal tri-dimensional (3D) e apresenta-se como uma alternativa tecnológica para os circuitos integrados sub 22 nm. Na parte de caracterização será dada ênfase ao estudo do transistor (MuGFET) aplicado na implementação de células de memória dinâmica contendo um só transistor (1T-DRAM), sem a necessidade de uso do capacitor de armazenamento (capacitorless) normalmente utilizado em memórias convencionais.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (5) . , Integrantes: Luciano Mendes Almeida - Integrante / Talitha Nicoletti - Integrante / Sara Dereste dos Santos - Integrante / João Antonio Martino - Coordenador / Kátia Regina Akemi Sasaki - Integrante / Maria Glória Cano de Andrade - Integrante / Paula Ghedini der Agopian - Integrante / Albert Nissimoff - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

• 2012 - 2014

  Estudo de transistores SOI MOSFET avançados para aplicações como célula de memória dinâmica de um único transistor (capacitorless), Projeto certificado pelo(a) coordenador(a) João Antonio Martino em 14/12/2014., Descrição: Este projeto de cooperação internacional (CNPq-Brasil/FWO-Bélgica, n.490236/2011-1) visa à obtenção de auxílio financeiro para viabilizar missões de pesquisadores brasileiros da Escola Politécnica da Universidade de São Paulo (EPUSP) ao Interuniversity Microeletronic Center (imec) da Universidade Católica de Leuven (KULeuven), Leuven, Bélgica. A finalidade deste projeto é de estudar o comportamento de diversos transistores SOI avançados para funcionar como uma célula de memória dinâmica (DRAM) composta por apenas um transistor, sem a presença do capacitor (capacitorless) de armazenamento de informação normalmente encontrado neste tipo de memória.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (6) . , Integrantes: Luciano Mendes Almeida - Integrante / Talitha Nicoletti - Integrante / Sara Dereste dos Santos - Integrante / João Antonio Martino - Coordenador / Cor Claeys - Integrante / Eddy Simoen - Integrante / Kátia Regina Akemi Sasaki - Integrante / Maria Glória Cano de Andrade - Integrante / Paula Ghedini der Agopian - Integrante / Albert Nissimoff - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Fonds voor Wetenschappelijk Onderzoek - Vlaanderen - Auxílio financeiro.

• 2009 - 2013

  Projeto, fabricação e caracterização de trnasistores FinFETs, Projeto certificado pelo(a) coordenador(a) João Antonio Martino em 14/12/2014., Descrição: Este projeto de pesquisa (FAPESP-Temático, Processo 2008/05792-4) tem como finalidade o projeto, fabricação, caracterização elétrica e modelagem de transistores construídos em lâminas de silício sobre isolante SOI (Silicon-On-Insulator) de múltiplas portas, como canal vertical, denominado FinFET.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (9) / Doutorado: (7) . , Integrantes: Luciano Mendes Almeida - Integrante / Talitha Nicoletti - Integrante / Sara Dereste dos Santos - Integrante / João Antonio Martino - Coordenador / Kátia Regina Akemi Sasaki - Integrante / Sebastião Gomes dos Santos Filho - Integrante / Antonio Carlos Seabra - Integrante / José Alexandre Diniz - Integrante / Marcello Antonio Pavanello - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio financeiro.