Alana Joyce de Moraes Holanda

Outras informações:
Projeto de Implantação da Design House do CTI em Fortaleza, a DH CTI-NE, que faz parte do Edital Apoio a Projetos de Pesquisa CI Brasil Programa de Capacitação em Projetos de Circuitos Integrados. As atividades iniciadas foram preparatórias para o desenvolvimento de futuros projetos da DH, voltadas para o estudo do processador tolerante a falhas LEON3FT, distribuído juntamente com a biblioteca da Gaisler GRLIB IP, utilizada para fazer testes de implementação deste processador em placas FPGA. Além destes, estudo sobre o uso de ferramentas voltadas para o ambiente de trabalho; ModelSim Xilinx, ISE Design Suite, Cygwin, Quartus II Altera.

Outras informações:
Desenvolvimento de um chip de expansão de capacidade de depuração e calibração. Este chip foi projetado para ser encapsulado juntamente a outros dois chips que fazem parte de uma família de microcontroladores usados em motores automotivos, provendo facilidades de depuração e calibração. Neste projeto executei as seguintes tarefas; Floorplan, Placement, Análises de temporização e de potência.

Outras informações:
Programa Nacional de Formação de Projetista de Circuitos Integrados - CI Brasil - MCT Curso de treinamento profissional na área de Semicontudores, com bolsa CNPq. Ministrado pela NSCAD Microeletrônica, localizada no Centro de Treinamento 1 - CT1, na UFRGS, em parceria com a Empresa Cadence Design Systems. O Curso é dividido em três etapas: Fase I - Duração: 09/2009 - 02/2010. Aula práticas e teóricas sobre Semicondutores, utilizando ferramentas comerciais CADENCE, Desenvolvimento do Projeto Blackjack Design. Disciplinas e cursos realizados nessa etapa: Digital Disciplines: BD01: Digital IC Architecture, BD02: Digital IC Design e BD03: Digital Physical Design. General Disciplines: BG01: Semiconductor Business Processes, BG02: IC Process and Devices, BG03: IC Packaging e BG04: Test and DFT. Lab Courses: Verilog Language and Application - v6.2, System Verilog, Incisive Simulation - v6.2, Incisive Comprehensive Coverage - v6.2, Specman Elite Basics for Verification Environment Users - v6.1.1, Specman Elite Basics for Verification Environment Developers - v6.1.1, Basic Static Timing Analysis - v1.0, Encounter Conformal Constraint Designer - v7.1, Encounter RTL Compiler - v7.1, Logic Equivalence Checking with Encounter Conformal EC - v7.1, Floorplanning and Physical Synthesis with First Encounter XL - v7.2, Detail Routing with NanoRoute Router - v7.1 e Low-Power Kit Training. Fase II - Duração: 03/2010 - 08/2011. Projeto de um circuito integrado de características comerciais, realizado em ambiente tutorado, com infra-estrutura semelhante à estrutura típica de um Design House: com uso de ferramentas Cadence de projeto digital, Process Design Kit real (XFAB 180nm), ferramentas de controle de versão e gerenciamento de projetos. O projeto realizado consistiu na especificação, implementação e verificação funcional de um porta-retrato digital (Digital Picture Frame), utilizando os padrões PS2, FAT16, BMP e VGA. Fase III - Estágio supervisionado.

Outras informações:
Aplicações Embarcadas Multimídia Utilizando Plataforma Multiprocessador - LPS - Laboratório de Processamento de Sinais

Outras informações:
Participação no Desenvolvimento de Interface de Programação de Aplicativos para o dispositivo de criptografia PINPAD - Banco do Brasil

Outras informações:
Atividades executadas: Prática de soldagem em placas eletrônicas (Cross e SMD); Testes em componentes eletrônicos; Análise, manutenção e programação de rádios móveis e portáteis; Acompanhamento na programação de centrais HIPATH; Programação de Rede de Dados ALVARION (Sistema Wi Max); Confecção de cabos (coaxial e par trançado).