Wlamir Aldreen Morais Belchior

Formação complementar

Idiomas

Áreas de atuação

Projetos de desenvolvimento

• 2008 - Atual

  Projeto em Microeletrônica, Descrição: Projeto de um circuito integrado em diversos níveis sendo: Front End - Especificação executável (em C++), Data flow, Comportamental e a Nível de Registradores em SystemC e a Nível de registradores em Verilog, além da implementação em uma FPGA da altera, que simula um protótipo do circuito que será implementado no silício. Síntese lógica utilizando a ferramenta Cadence RTL Compiler e verificação dos modelos comportamental em verilog e sintetizado utilizando a ferramenta Cadence Nclaunch. Back End: Desenvolvimento do projeto físico: Floorplanning, placement, CTS (Clock Tree Syntesis), roteamento, análise de tempo e geração do formato GDSII utilizando a ferramenta Cadence First Encounter. Verificação das regras de projeto e verificação LVS (layout versus schematic) através da ferramenta Cadence Virtuoso.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Especialização: (4) / Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Wlamir Aldreen Morais Belchior - Integrante / Diógenes Cecílio da Silva Júnior - Coordenador / Fabrício Parreira - Integrante / Ronan Cristiano Souza - Integrante / Vinícius Vargas - Integrante / Angelo Cirino - Integrante., Financiador(es): CNPQ - Bolsa.

• 2007 - 2008

  Projeto em Microeletrônica, Descrição: Projeto de um circuito integrado em diversos níveis sendo: Front End - Especificação executável (em C++), Data flow, Comportamental e a Nível de Registradores em SystemC e a Nível de registradores em Verilog, além da implementação em uma FPGA da altera, que simula um protótipo do circuito que será implementado no silício. Síntese lógica utilizando a ferramenta Cadence RTL Compiler e verificação dos modelos comportamental em verilog e sintetizado utilizando a ferramenta Cadence Nclaunch. Back End: Desenvolvimento do projeto físico: Floorplanning, placement, CTS (Clock Tree Syntesis), roteamento, análise de tempo e geração do formato GDSII utilizando a ferramenta Cadence First Encounter. Verificação das regras de projeto e verificação LVS (layout versus schematic) através da ferramenta Cadence Virtuoso.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Especialização: (9) Doutorado: (1) . , Integrantes: Wlamir Aldreen Morais Belchior - Integrante / Diógenes Cecílio da Silva Júnior - Coordenador / Fabrício Parreira - Integrante / Anderson Souza - Integrante / Édilus Penido - Integrante / Frank Sill - Integrante / Lilian Floresta - Integrante / Hércules Carvalho - Integrante / Rodrigo Souza - Integrante / Ronan Cristiano Souza - Integrante / Vinícius Vargas - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Bolsa.