Rodrigo Pascoal Zeli

Possui graduação em Ciências de Computação com ênfase em Sistemas Embarcados pela Universidade de São Paulo (2010) e especialização em microeletrônica pelo Programa CI Brasil (2011). Atualmente é Projetista Digital Sênior na IDEA Sistemas Eletrônicos. Tem experiência na área de projeto de circuitos digitais, atuando em sua especificação, descrição em RTL, simulação, síntese lógica/física e análise de consumo. Tem interesse nos temas: Técnicas de baixo consumo de potência para circuitos digitais e Otimização/Automação do fluxo de projeto digital.

Informações coletadas do Lattes em 01/10/2022

Acadêmico

Formação acadêmica

Especialização em IC BRAZIL PROGRAM

2011 - 2011

Ministério da Ciência, Tecnologia e Inovações
Título: Não se aplica
Orientador: Não se aplica
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.

Graduação em Bacharelado em Ciências de Computação

2006 - 2010

Universidade de São Paulo

Curso técnico/profissionalizante

2001 - 2003

Colégio Técnico Industrial "Prof. Isaac Portal Roldán"

Formação complementar

2021 - 2021

Joules Power Calculator v19.1. (Carga horária: 8h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2020 - 2020

Genus Synthesis Solution with Stylus Common UI v19.1. (Carga horária: 8h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2020 - 2020

Advanced Synthesis with Genus Stylus Common UI v19.1. (Carga horária: 8h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2017 - 2017

Genus Synthesis Solution v16.2. (Carga horária: 8h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2017 - 2017

Advanced Synthesis with Genus Synthesis Solution v15.2. (Carga horária: 8h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2017 - 2017

Test Synthesis Using Genus Synthesis Solution v16.1. (Carga horária: 8h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2010 - 2010

Designing with VHDL. (Carga horária: 21h). , Anacom, ANACOM, Brasil.

2010 - 2010

ARM Embedded Systems Design. (Carga horária: 28h). , Anacom, ANACOM, Brasil.

2009 - 2009

Ênfase em Sistemas Embarcados. (Carga horária: 360h). , Universidade de São Paulo, USP, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Pouco, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: MICROELETRÔNICA.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Sistemas Embarcados.

Participação em eventos

BeMicro Seminar - Altera. 2010. (Oficina).

9ª Escola Regional de Alto Desempenho. 2009. (Congresso).

V Southern Programmable Logic Conference. 2009. (Congresso).

Workshop LPC2478. 2009. (Oficina).

Produções bibliográficas

ZELI, RODRIGO ; SILVEIRA, REINALDO ; QURESHI, QADEER . SoC Memory Test Optimization using NXP MTR Solutions. In: 2019 IEEE Latin American Test Symposium (LATS), 2019, Santiago. 2019 IEEE Latin American Test Symposium (LATS), 2019. p. 1.
SILVEIRA, REINALDO ; QURESHI, QADEER ; ZELI, RODRIGO . Flexible architecture of memory BISTs. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. p. 1.
ZELI, R. P. . Optimal Memory Test solutions with MTR2020. 2020. (Apresentação de Trabalho/Conferência ou palestra).
ZELI, R. P. ; SILVEIRA, R. ; QURESHI, Q. . SoC Memory Test Optimization using NXP MTR Solutions. 2019. (Apresentação de Trabalho/Simpósio).
ZELI, R. P. . Balancing Area and Test Time using MTR sequential MBIST. 2016. (Apresentação de Trabalho/Seminário).
ZELI, R. P. ; SILVA, J. L. . ChipCFlow - Uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - Organização de memória. 2009. (Apresentação de Trabalho/Congresso).
ZELI, R. P. ; SILVA, J. L. . ChipCFlow - Organização de memória. 2009. (Apresentação de Trabalho/Congresso).
ZELI, R. P. ; SILVA, J. L. . Transmissão e recepção de imagens via GSM em Ambiente Reconfigurável aplicado a um robô móvel. 2008. (Apresentação de Trabalho/Congresso).
ZELI, R. P. ; SILVA, J. L. . Implementação do processo de comunicação GSM em ambiente reconfigurável aplicado a um robô móvel. 2008. (Apresentação de Trabalho/Simpósio).

Projetos de pesquisa

2009 - 2010

ChipCFlow - Organização de memória, Descrição: A Ferramenta ChipCFow vem sendo desenvolvida nos últimos dois anos, e trata-se de uma ferramenta de compilação que executa algoritmos através do Modelo de Arquitetura a Fluxo de Dados associado ao conceito de arquiteturas reconfiguráveis, com o objetivo de acelerar a execução de programas de aplicação escritos em C, aproveitando ao máximo o paralelismo considerado natural nesse modelo e as características do hardware reconfigurável. Uma das bases para isso é possuir uma organização de memória capaz de atender aos requisitos de velocidade e demanda da ferramenta. Este projeto consiste na criação de um protótipo da organização de memória que será utilizada na ferramenta ChipCFlow.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Rodrigo Pascoal Zeli - Coordenador / Jorge Luiz e Silva - Integrante., Financiador(es): Pró Reitoria de Graduação da Universidade de São Paulo - Bolsa., Número de produções C, T & A: 2

Projetos de desenvolvimento

2008 - 2009

Transmissão e Recepção de imagens via GSM em ambiente reconfigurável, aplicado a um Robô Móvel, Descrição: O projeto consiste em integrar um circuito reconfigurável FPGA (Field Programmable Gate Array) a um transmissor GSM, de modo que o FPGA automatize e gerencie o processo de comunicação GSM para o recebimento e envio de imagens.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) . , Integrantes: Rodrigo Pascoal Zeli - Coordenador / Jorge Luiz e Silva - Integrante., Financiador(es): Pró-Reitoria de Graduação da Universidade de São Paulo - Bolsa., Número de produções C, T & A: 2
2008 - 2009

Transmissão e Recepção de imagens via GSM em ambiente reconfigurável, aplicado a um Robô Móvel, Descrição: O projeto consiste em integrar um circuito reconfigurável FPGA (Field Programmable Gate Array) a um transmissor GSM, de modo que o FPGA automatize e gerencie o processo de comunicação GSM para o recebimento e envio de imagens.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) . , Integrantes: Rodrigo Pascoal Zeli - Coordenador / Jorge Luiz e Silva - Integrante., Financiador(es): Pró-Reitoria de Graduação da Universidade de São Paulo - Bolsa., Número de produções C, T & A: 2

Histórico profissional

Endereço profissional

Idea Sistemas Eletrônicos. , Avenida Alan Turing, 776, Cidade Universitária, 13083898 - Campinas, SP - Brasil, Telefone: (19) 33053813, URL da Homepage:

Experiência profissional

2021 - Atual

Idea Sistemas Eletrônicos

Vínculo: Celetista, Enquadramento Funcional: Projetista de Circuitos Digitais Sênior, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Responsável pelo desenvolvimento de circuitos digitais síncronos de alta qualidade para sistemas e comunicação, atuando na especificação, modelagem arquitetural, documentação, descrição em RTL, checagens de qualidade (sintaxe, CDC, ...), síntese lógica/física, inserção de DFT, análise de consumo e integração de sistemas.

2015 - 2021

NXP Semiconductors N.V.

Vínculo: Celetista, Enquadramento Funcional: Projetista de Circuitos Digitais Sênior, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Responsável pelo desenvolvimento de circuitos digitais síncronos de alta qualidade para teste e reparo de módulos de memória, atuando na especificação, modelagem arquitetural, documentação, descrição em RTL, checagens de qualidade (sintaxe, CDC, ...), síntese lógica, otimização sistêmica e automação do fluxo de projeto.

2013 - 2015

Freescale Semicondutores Brasil

Vínculo: Celetista, Enquadramento Funcional: Projetista de Circuitos Digitais, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Responsável pelo desenvolvimento de circuitos digitais síncronos de alta qualidade para teste e reparo de módulos de memória, atuando na especificação, documentação, descrição em RTL, checagens de qualidade (sintaxe, CDC, ...), síntese lógica e automação do fluxo de projeto.

2012 - 2013

Centro de Pesquisas Avançadas Wernher Von Braun

Vínculo: Celetista, Enquadramento Funcional: Projetista de Circuitos Digitais Junior, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Responsável pelo desenvolvimento de circuitos digitais síncronos de baixo consumo usados em circuitos integrados de sinal misto (tags RFID passivas), atuando na especificação, descrição em RTL, síntese lógica, análise de consumo, backend digital e avaliação de circuitos em bancada.

2009 - 2011

Enalta Inovações Tecnológicas para a Agricultura

Vínculo: Colaborador, Enquadramento Funcional: Programador de Sistemas, Carga horária: 44

2008 - 2009

Universidade de São Paulo

Vínculo: Bolsista de Iniciação, Enquadramento Funcional: Bolsista, Carga horária: 20