Frederico de Faria
Possui graduação em Engenharia Elétrica ênfase Microeletrônica pela Escola Politécnica da Universidade de São Paulo (1999). Atualmente é mestrando da Escola Politécnica da Universidade de São Paulo. Tem experiência na área de Engenharia Elétrica, com ênfase em Circuitos Eletrônicos.
Está na fase final de conclusão do Mestrado strictu senso (integral) em Microeletrônica pela Escola Politécnica da USP, cuja linha de pesquisa consiste na análise de desempenho no tempo de sistemas eletronicos embarcados.
Informações coletadas do Lattes em 31/12/2025
Acadêmico
Formação acadêmica
Mestrado em Engenharia Elétrica Ênfase Microeletrônica
2005 - 2007
Escola Politécnica da Universidade de São Paulo
Wang Jiang Chau.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico. Palavras-chave: Microeletrônica; Projeto de circuitos integrados; sistemas embarcados; anáĺise de desempenho.Grande área: Outros / Área: Microeletrônica / Subárea: Microeletrônica. Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos. Setores de atividade: Outro.
Graduação em Engenharia Elétrica ênfase Microeletrônica
1994 - 1999
Escola Politécnica da Universidade de São Paulo
Orientador: Francisco Javier Jamírez Fernández
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Alemão
Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.
Áreas de atuação
Grande área: Outros / Área: Microeletrônica / Subárea: Microeletrônica.
Grande área: Outros / Área: Microeletrônica / Subárea: Circuitos Eletrônicos.
Grande área: Outros / Área: Microeletrônica / Subárea: Hardware.
Produções bibliográficas
-
FARIA, F. ; CHAU, W. J. ; STRUM, M. . A system-level performance evaluation methodology for network processors based on Network Calculus analytical modeling. In: IEEE Computer Society Annual International Symposium on VLSI 2007, 2007, Porto Alegre. Proceedings on IEEE Computer Society Annual Symposium on VLSI 2007, 2007.
-
FARIA, F. ; CHAU, W. J. ; STRUM, M. . Performance Evaluation of a Network Processor's Bus Arbiter Policies Using Worst-Case Deterministic Analytical Methodologies. In: IBERCHIP, 2006, San José. Proceedings on XII Iberchip, 2006.
Projetos de desenvolvimento
-
1999 - 2004
Projetos de engenharia. Engenheiro Júnior, integrante de equipe de desenvolvimento de aplicativo de Comérico Eletrônico (desenvolvimento de protocolo inovador de comunicação entre aplicativos sobre TCP/IP), realizado em Mountain View, CA, EUA., Descrição: 1999-2000 Engenheiro Júnior, integrante de equipe de desenvolvimento de aplicativo de Comérico Eletrônico (desenvolvimento de protocolo inovador de comunicação entre aplicativos sobre TCP/IP), realizado em Mountain View, CA, EUA. 2000-2004 Pesquisa e desenvolvimento em sistemas de plataforma RISC utilizando sistema operacional UNIX Solaris. Desenvolvimento de ferramenta em C para o cálculo de índices de disponibilidade de sistemas orientados a telecomunicações para adequação às exigências da Anatel. Desenvolvimento de ferramentas para cálculo de índice de disponibilidade no tempo de servidores RISC. Desenvolvimento de ferramentas para cálculo de índice de disponibilidade no tempo de servidores RISC com sistema operacional UNIX Solaris. Desenvolvimento de ferramentas para cálculo de índice de disponibilidade no tempo de diversos servidores RISC *EM REDE* com sistema operacional UNIX Solaris rodando aplicativos orientados a telecomunicações (rede de telefonia fixa e celular). Desenvolvimento de ferramenta em C para cálculo de latência (mínima e máxima) para comunicação de sistemas avançados de armazenamento de dados remotos (entre localidades). Desenvolvimento de sistema em C para simular situações de desastre entre servidores RISC com sistema operacional UNIX Solaris ligados e configurados para trabalhar em ALTA DISPONIBILIDADE (SUPERIOR A 99.99%) Desenvolvimento de ferramentas em C para gerência de aplicativos de telecomunicações ( HOME LOCATION REGISTER) rodando em servidores RISC TOLERANTE A FALHAS. Além destas atividades também constava das responsabilidades funcionais a determinação de arquitetura de sistemas a serem usadas em soluções, como a enumeração de servidores, sistemas de armazenamento de dados, aplicativos e topologia de redes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Frederico de Faria - Coordenador., Financiador(es): Sun Microsystems do Brasil - Outra.
Histórico profissional
Endereço profissional
-
Escola Politécnica da Universidade de São Paulo, Departamento Engenharia Elétrica, Laboratório de Microeletrônica. , Avenida Professor Luciano Gualberto, travessa 3 nº380 Prédio Eng Elétrica - Bloco C - Lab. Microeletrônica, Butantã, 05508900 - Sao Paulo, SP - Brasil, URL da Homepage:
Experiência profissional
2004 - 2006
Escola Politécnica da Universidade de São PauloVínculo: Bolsista, Enquadramento Funcional: Mestrando, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações:
Bolsista Lab. Microeletrônica POLI/USP
Atividades
-
10/2004
Extensão universitária , Departamento Engenharia Elétrica, Laboratório de Microeletrônica.,Atividade de extensão realizada, Pesquisa e desenvolvimento em análise de desempenho de sistema eletrônicos embarcados . O grau de inonvação da pesquisa culminou na aceitação de artigo em congresso de renome internacional (IEEE - CS - ISVLSI)..
1999 - 2004
Sun Microsystems do BrasilVínculo: Celetista, Enquadramento Funcional: Engenheiro, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações:
Engenheiro atuando na área de Informática, no desenvolvimento de soluções de software e hardware inovadoras para Operadoras de Telecomunicações de modo a oferecer sistemas de software e hardware para atender as novas demandas de mercado e exigências da agência reguladora ANATEL.
Atividades
-
07/2000 - 09/2004
Serviços técnicos especializados , Engenharia, São Paulo.,Serviço realizado, Engenheiro de desenvolvimento de sistemas de hardware para plataforma RISC. Pesquisa e desenvolvimento em sistemas inovadores na plataforma RISC utilizando sistema operacional UNIX Solaris. Desenvolvimento de ferramenta em C para o cálculo de índice.
-
08/1996 - 12/1998
Estágios , Engenharia, São Paulo.,Estágio realizado, Estágio.
2007 - 2007
Fundação Armando Álvares PenteadoVínculo: , Enquadramento Funcional: Professor Colaborador - Noturno, Carga horária: 3
Outras informações:
Curso Noturno - Engenharia 4 ano.
Atividades
-
02/2007
Ensino, Engenharia Elétrica, Nível: Graduação,Disciplinas ministradas, Laboratório de Microprocessadores
2008 - 2009
CTPIM - Centro Tecnológico do Polo Industrial de ManausVínculo: Celetista, Enquadramento Funcional: Pesquisador de Tecnologias Avançadas, Carga horária: 40, Regime: Dedicação exclusiva.
2008 - 2009
NXP SemiconductorsVínculo: Celetista, Enquadramento Funcional: Engenheiro de Projetos, Carga horária: 40, Regime: Dedicação exclusiva.
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Frederico de Faria e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?