Julio César Saldaña Pumarica
Doutorado em Engenharia Elétrica na área de concentração de Microeletrônica pela USP (2016). Mestrado en Engenharia Elétrica na área de concentração de Sistemas Eletrônicos pela USP (2010). Graduação em Engenharia Eletrônica pela Pontificia Universidad Católica del Perú (1999). 12 anos de experiência em projeto de circuitos integrados. Atualmente é projetista senior de circuitos integrados analógicos na Design House da Associação do Laboratório de Sistemas Integráveis Tecnológico. Também realiza atividades de gerenciamento de projetos, definição de especificações de sistema mediante discussão com clientes, treinamento interno, elaboração de documentação interna e externa, pesquisa para novos projetos e elaboração de propostas de projetos.
Informações coletadas do Lattes em 16/06/2022
Acadêmico
Formação acadêmica
Doutorado em Engenharia Elétrica
2011 - 2016
Universidade de São Paulo
Título: Sistemas de detecção e classificação de impulsos elétricos de sinais neurais extracelulares
Emilio Del Moral Hernandez. Palavras-chave: Interfaces Neurais Implantáveis; Detecção de spikes; Separação de spikes.Grande área: OutrosGrande Área: Engenharias / Área: Engenharia Biomédica / Subárea: Bioengenharia / Especialidade: Processamento de Sinais Biológicos.
Mestrado em Engenharia Elétrica
2007 - 2010
Universidade de São Paulo
Título: Projeto de Modelos Neurais Pulsados em CMOS,Ano de Obtenção: 2010
Emilio Del Moral Hernandez.Palavras-chave: Circuitos Integrados; Microelectrónica; Neurocomputação.Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos.
Graduação em Engenharia Eletrônica
1991 - 1999
Pontifícia Universidade Católica del Peru
Título: Diseño de Circuito Integrado para acondicionamiento de señales ECG
Orientador: Carlos Bernardino Silva Cárdenas
Formação complementar
2010 - 2010
RF Training. (Carga horária: 60h). , Laboratoire de l'Intégration du Matériau au Système, IMS, França.
2004 - 2004
Diseño de ICs para disp. Médicos Implantables. (Carga horária: 50h). , Campus Virtual Iberoamericano de Tecnologías, CVIT, Espanha.
2004 - 2004
Docencia Universitaria, diseño de cursos activos y. (Carga horária: 120h). , Centro para el Magisterio Universitario, MAGISPUCP, Peru.
2003 - 2003
Introducción al diseño de Circuitos Integrados. (Carga horária: 70h). , Campus Virtual Iberoamericano de Tecnologías, CVIT, Espanha.
2003 - 2003
El Mercado de las Microtecnologías. (Carga horária: 40h). , Campus Virtual Iberoamericano de Tecnologías, CVIT, Espanha.
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Organização de eventos
PUMARICA, J. C. S. . XIII Workshop Iberchip. 2007. (Congresso).
Participação em eventos
XIII Workshop Ierchip. CODIFICADOR CMOS ORIENTADO AL RECONOCIMIENTO DE PATRONES CON INDEPENDENCIA DE ESCALA. 2007. (Congresso).
XII Workshop Iberchip. Rutinas para la Optimización del Diseño de Bloques Analógicos de Bajo Consumo de Potencia. 2006. (Congresso).
XI Workshop Iberchip. Programa para la Síntesis Automática de un OTA Miller. 2005. (Congresso).
X Workshop Inerchip. Diseño de un Amplificador de Instrumentación CMOS Orientado a la Adquisición de ECG Utilizando la Metodología de Diseño gm/Id. 2004. (Congresso).
Orientou
Diseño de un amplificador operacional CMOS para aplicaciones en sistemas de medida de señales neuronales; Início: 2017; Trabalho de Conclusão de Curso (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; (Orientador);
Diseño de un amplificador de ganancia programable para aplicaciones en sistemas de medida de señales neuronales; Início: 2017; Trabalho de Conclusão de Curso (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; (Orientador);
Diseño de un controlador para un amplificador de potencia Clase E que opera a 13; 56 MHz aplicado a implantes neuronales; Início: 2017; Trabalho de Conclusão de Curso (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; (Orientador);
DISEÑO DE UN CIRCUITO ESTIMADOR DE LA TASA DE DISPAROS DE UN DETECTOR DE IMPULSOS ELÉCTRICOS NEURONALES; 2017; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Diseno de un conversor analógico digital de arquitectura SAR para uso en señales neuronales; 2017; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Diseño de un amplificador de ganancia programable con disipación de potencia adaptada a la ganancia para sistemas de adquisición de señales neuronales; 2017; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Diseño de un amplificador de ganancia programable con reducción de offset para la recepción de señales neuronales; 2017; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
DISEÑO Y SIMULACIÓN DE UN CIRCUITO QUE ADAPTA LA FRECUENCIA DE RESONANCIA A LA FRECUENCIA DE ENTRADA EN UN ACOPLAMIENTO INDUCTIVO PARA TRANSFERENCIA INALÁMBRICA DE ENERGÍA DE UNA INTERFAZ CEREBRO-MÁQUINA; 2017; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
DISEÑO DE UN DETECTOR DE IMPULSOS ELÉCTRICOS PARA INTERFACES NEURONALES IMPLANTABLES INALÁMBRICAS; 2017; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Diseño de un circuito integrado CMOS que varía la impedancia del receptor de un enlace inductivo de una interfaz neuronal implantada; 2015; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Diseño de una bomba de carga en tecnología CMOS; 2014; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Diseño de un circuito de protección contra extracción de información secreta en tarjetas inteligentes; 2013; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Diseño de un generador de números aleatorios para aplicaciones de criptografía en tarjetas inteligentes; 2013; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Diseño de un amplificador operacional clase AB en tecnología CMOS; 2011; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Diseño en CMOS de un filtro pasa-bajo con frecuencia de corte de 150 Hz para la adquisición de señales del electrocardiograma; 2011; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Comparación de estructuras de linealización de transconductores en tecnología CMOS; 2011; Trabalho de Conclusão de Curso; (Graduação em Ingenieria Electronica) - Pontificia Universidad Católica del Perú; Orientador: Julio César Saldaña Pumarica;
Produções bibliográficas
-
SALDANA-PUMARICA, JULIO ; SILVA-CARDENAS, CARLOS ; DEL-MORAL-HERNANDEZ, EMILIO . A CMOS implementation of the discrete time nonlinear energy operator based on a transconductor-squarer circuit. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 395.
-
SALDANA-PUMARICA, JULIO ; HERNANDEZ, E. M. . A CMOS Implementation of the Discrete Time Nonlinear Energy Operator Based on Current Squarer Circuit. In: XXII Iberchip workshop, 2016, Florianopolis. XXII Iberchip workshop, 2016.
-
OSINAGA, JAVIER ; SALDANA, JULIO ; VAN NOIJE, WILHELMUS . A floating voltage regulator with output level sensor for applications with variable high voltage supply in the range of 8.5 V to 35 V. In: 2016 Argentine Conference of MicroNanoelectronics, Technology and Applications (CAMTA), 2016, Neuquen. 2016 Argentine Conference of Micro-Nanoelectronics, Technology and Applications (CAMTA), 2016. p. 50.
-
RODRIGUEZ, LUIS ; RAYGADA, ERICK ; SILVA, CARLOS ; SALDANA, JULIO . Design of a CMOS cross-coupled voltage doubler. In: 2016 IEEE ANDESCON, 2016, Arequipa. 2016 IEEE ANDESCON, 2016. p. 1.
-
DE BARROS SOLDERA, JEFFERSON DANIEL ; SALDANA, JULIO CESAR ; PENTEADO, CESAR GIACOMINI ; HERNANDEZ, HUGO DANIEL ; ACOSTA, RAUL ; PORRAS, FERNANDO CHAVEZ ; VALERIO, MARCOS A. ; DOS ANJOS, ANGELICA ; TREVISAN, PAULO H. . On-chip 4to20mA reconfigurable current loop transmitter for smart sensor applications. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012. p. 1.
-
PUMARICA, J. C. S. ; Carlos Silva ; HERNANDEZ, E. M. . CODIFICADOR CMOS ORIENTADO AL RECONOCIMIENTO DE PATRONES CON INDEPENDENCIA DE ESCALA. In: XIII Workshop Ierchip, 2007, Lima. XIII WORKSHOP IBERCHIP. Lima: Editorial HOZLO S.R.L., 2007. v. XIII.
-
PUMARICA, J. C. S. ; HERNANDEZ, E. M. ; Carlos Silva . CMOS encoder for scale-independent pattern recognition. In: 20th annual conference on Integrated circuits and systems design, 2007, Copacabana, Rio de Janeiro. Proceedings of the 20th annual conference on Integrated circuits and systems design, 2007. v. 1. p. 241-244.
-
PUMARICA, J. C. S. ; Carlos Silva . Rutinas para la Optimización del Diseño de Bloques Analógicos de Bajo Consumo de Potencia. In: XII Workshop Iberchip, 2006, San José. Proceedings of the XII Workshop Iberchip 2006, 2006.
-
PUMARICA, J. C. S. ; Carlos Silva . Programa para la Síntesis Automática de un OTA Miller. In: XI Workshop Iberchip, 2005, Salvador de Bahia. Proceedings of the XI Workshop Iberchip, 2005.
-
PUMARICA, J. C. S. ; Miguel Angel Benito Orellana . Diseño de un Amplificador de Instrumentación CMOS Orientado a la Adquisición de ECG Utilizando la Metodología de Diseño gm/Id. In: X Workshop Inerchip, 2004, Cartagena de Indias. Proceedings of the X Workshop Iberchip, 2004.
-
PUMARICA, J. C. S. ; HERNANDEZ, E. M. . A CMOS Implementation of the Discrete Time Nonlinear Energy Operator Based on Current Squarer Circuit. 2016. (Apresentação de Trabalho/Congresso).
-
PUMARICA, J. C. S. ; Carlos Silva ; HERNANDEZ, E. M. . A CMOS Implementation of the Discrete Time Nonlinear Energy Operator Based on a Transconductor-Squarer Circuit. 2016. (Apresentação de Trabalho/Congresso).
Histórico profissional
Endereço profissional
-
Associação do Laboratório de Sistemas Integráveis Tecnológico. , Rua Paes Leme Nº 524, 9º Andar, Conj.95 e 96, Pinheiros, 05424-904 - Sao Paulo, SP - Brasil, Telefone: (11) 35210848, Fax: (11) 30915664
Experiência profissional
1999 - 2002
SGS del PERUVínculo: Celetista formal, Enquadramento Funcional: Técnico em Electrônica, Carga horária: 40, Regime: Dedicação exclusiva.
Atividades
-
12/1999 - 02/2002
Serviços técnicos especializados , MEDLAB - Laboratório de Análises Clínicos, .,Serviço realizado, Suporte técnico em sistemas - Projeto de Circuitos para Instrumentação Analítica.
2007 - Atual
Associação do Laboratório de Sistemas Integráveis TecnológicoVínculo: Colaborador, Enquadramento Funcional: Projetista Senior de Circuitos Integrados, Carga horária: 40, Regime: Dedicação exclusiva.
Atividades
-
07/2007
Serviços técnicos especializados , Design House, .,Serviço realizado, Projeto de Circuitos Integrados Analógicos.
2004 - 2007
Pontificia Universidad Católica Del PerúVínculo: Celetista formal, Enquadramento Funcional: Professor, Carga horária: 8
2003 - 2007
Pontificia Universidad Católica Del PerúVínculo: Celetista formal, Enquadramento Funcional: Chefe do Laboratório de Microelectrônica, Carga horária: 40
1999 - 2003
Pontificia Universidad Católica Del PerúVínculo: Colaborador, Enquadramento Funcional: Projetista de Circuitos Integrados Analógicos, Carga horária: 20
Atividades
-
03/2004 - 06/2007
Ensino, Engenharia Eletrônica, Nível: Graduação,Disciplinas ministradas, Desenho Eletrônico, Circuitos Digitales, Microelectrônica
-
08/2003 - 06/2007
Direção e administração, Seção de Eletricidade e Eletrônica, .,Cargo ou função, Chefe de Laboratório.
-
08/2003 - 06/2007
Pesquisa e desenvolvimento , Seção de Eletricidade e Eletrônica, .,Linhas de pesquisa
-
08/1999 - 06/2007
Serviços técnicos especializados , Grupo de Microelectrónica, .,Serviço realizado, Projeto de Circuitos Integrados Analógicos.
-
08/1999 - 07/2003
Pesquisa e desenvolvimento , Grupo de Microelectrónica, .,Linhas de pesquisa
-
08/1999 - 07/2003
Ensino, Engenharia Eletrônica, Nível: Graduação,Disciplinas ministradas, Projeto de Circuitos Integrados Analógicos
2006 - 2006
Laboratório de Sistemas IntegráveisVínculo: Professor vistante, Enquadramento Funcional: Projeto en CMOS de modelos Neurais, Carga horária: 40, Regime: Dedicação exclusiva.
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Julio César Saldaña Pumarica e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?