An Hue Ta
Possui graduação em Electrical Engineering pela California Polytechnic State University(1995). Tem experiência na área de Engenharia Elétrica, com ênfase em Circuitos Elétricos, Magnéticos e Eletrônicos.
Informações coletadas do Lattes em 10/11/2022
Acadêmico
Formação acadêmica
Formação complementar
2006 - 2006
AMS behavioral modeling workshop. (Carga horária: 40h). , Cadence Design Systems, Inc., CDN, Estados Unidos.
2006 - 2006
SpectreRF. (Carga horária: 40h). , Cadence Design Systems, Inc., CDN, Estados Unidos.
2005 - 2005
Mixed-Signal Design and Verification. (Carga horária: 40h). , Mentor Graphics Corporation.
2002 - 2002
low noise analog IC design. (Carga horária: 40h). , MEAD microelectronics.
2001 - 2001
practice aspects of analog Mixed signal IC design. (Carga horária: 40h). , MEAD microelectronics.
1999 - 1999
PLLs, Oscillators, and Frequency synthesizers. (Carga horária: 40h). , MEAD microelectronics.
1999 - 1999
Design of Analog Integrated Circuits. (Carga horária: 40h). , MASSACHUSETTS INSTITUTE OF TECHNOLOGY.
1998 - 1998
Extensão universitária em analog BJT and JFET circuit anaysis and design. (Carga horária: 80h). , National Semiconductor.
1998 - 1998
Extensão universitária em analysis and design of high frequency amplifier. (Carga horária: 80h). , National Semiconductor.
1997 - 1997
Extensão universitária em analog MOS transistor circuit analysis and design. (Carga horária: 80h). , National Semiconductor.
1997 - 1997
Extensão universitária em Bipolar semiconductor device modeling. (Carga horária: 80h). , National Semiconductor.
1997 - 1997
Extensão universitária em Linear circuit analysis review and applications. (Carga horária: 80h). , National Semiconductor.
1997 - 1997
Extensão universitária em Feedback amplifier analysis and design. (Carga horária: 80h). , National Semiconductor.
1997 - 1997
transistor-level design of analog IC. (Carga horária: 40h). , MEAD microelectronics.
1995 - 1995
Analog IC Design. (Carga horária: 80h). , California Polytechnic State University.
1995 - 1995
digital computer subsystems. (Carga horária: 80h). , California Polytechnic State University.
1994 - 1994
linear control systems. (Carga horária: 80h). , California Polytechnic State University.
1994 - 1994
Electromagnetic filed concepts and applications. (Carga horária: 80h). , California Polytechnic State University.
1994 - 1994
VLSI design and layout. (Carga horária: 80h). , California Polytechnic State University.
1994 - 1994
digital system design. (Carga horária: 80h). , California Polytechnic State University.
1994 - 1994
professional writing: arguments and reports. (Carga horária: 80h). , California Polytechnic State University.
1993 - 1993
CMOS design. (Carga horária: 80h). , California Polytechnic State University.
1993 - 1993
Communication systems. (Carga horária: 80h). , California Polytechnic State University.
1993 - 1993
probability and random signal principles. (Carga horária: 80h). , California Polytechnic State University.
1993 - 1993
Digital Signal Processing. (Carga horária: 80h). , California Polytechnic State University.
1992 - 1992
Digital design principles and practices. (Carga horária: 80h). , California Polytechnic State University.
1992 - 1992
Operation and modeling transistors. (Carga horária: 80h). , California Polytechnic State University.
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Chinês
Compreende Bem, Fala Bem, Lê Pouco, Escreve Pouco.
Vietnamita
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Áreas de atuação
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos.
Outras produções
TA, A. H. ; outros membros no grupo . Projeto de CI para GSM handsets (wide range multiband multimode handsets). 2009.
TA, A. H. ; outros membros no grupo . Projeto de uma etiqueta eletronica usando RFID. 2006.
TA, A. H. ; outros membros no grupo . Projeto de um CI defibrillador e de um CI para Marca-passo. 2005.
TA, A. H. ; outros membros no grupo . Projeto de um transceptor GSM/CDMA multiband /multimode para telefonia celular. 2005.
TA, A. H. ; outros membros no grupo . Transceptor Bluetooth802.11b/g para headset. 2001.
TA, A. H. ; outros membros no grupo . Transceptor Hot-link com resgate dos dados. 2000.
TA, A. H. ; outros membros no grupo . Projeto de uma biblioteca standard cells analogica incluindo Bandaps, Oscilador a Xtal , Opamp, Comparador. 1998.
TA, A. H. ; outros membros no grupo . CI para uso em defibrilador medico. 1997.
Histórico profissional
Endereço profissional
-
Centro de Tecnologia da Informação Renato Archer. , Rod. D. Pedro I (SP-65), km 143,6, 13069-901 - Campinas, SP - Brasil, Telefone: (19) 37466000, URL da Homepage:
Experiência profissional
2006 - 2009
Cadence Design Systems, Inc.Vínculo: Celetista formal, Enquadramento Funcional: Engenheiro principal de aplicação e projeto, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações:
Forneceu Metodologia e Serviços de Projeto a fregueses da Cadence Supervisionou fregueses projetar circuitos de RF (LNA, Mixer, VCO, etc ) Rodou Análise de ruido de Substrato em LNA Ajudou fregueses a projetar verificação desde o nível de transistor até simulações de sistema Investigaram fluxo de projeto de freguês e sugeriu a nova metodologia de projeto Escreveu Projeto Specs, projetou, simulou e layoutou Receptor de LVDS de DigRF & driver para operar com tensoes de IO tanto de 1.8V como 1.2V Projetou circuitos de RF construindo blocos: LNA e mixer Projetou, simulou e layoutou uma Memória intermediária Bidirecional de IO Trabalhou com freguês para estabelecer padrões para simulação Mixed-signal de um chip completo Escreveu e verificou modelos comportamentais VerilogAMS para o WLAN 802.11b Transceiver e Frac-N PLL e então os comparou com o projeto a nivel de transistor Rodou anailse de Jitter e análise de ruido de Fase em VCO e em DLL. Visitou freguês para serviço de VCAD de pre-vendas e exploracao técnica Forneceu apoio técnico e conselhos a membros da equipe de RFIC especialmente em RF/Análogico/mixed-signal. Forneceu sugestoes e proveu apoio com relacao a circuitos de RF e simulacao de piores casos de PLL durante definição, desenvolvimento, e fases de instalação do software da Cadence.
Atividades
-
06/2006 - 08/2009
Pesquisa e desenvolvimento , Cadence Design Systems, .,Linhas de pesquisa
2005 - 2006
Altierre Corp.Vínculo: Celetista formal, Enquadramento Funcional: Engenheiro Senior de Projeto, Carga horária: 40
Outras informações:
Agiu como lider Técnico em RF & equipe Analógica de projeto Projetou RFID de extremo low-power e chips para etiquetas que foi instalada num supermercado na cidade de Fremont em 2008 de maio Administrou desenvolvimento de um transceiver de RFID low-power em processo de CMOS 0.18um Arquitetura de transceiver de Bluetooth de GFSK (Co-Projetou e Especificou) Arquitetura e gerência de um RFID com dissipação low-power e com menor numero de componentes externos para reducao do custo integração dos blocos do Floorplan para chip de Analógico/RF Projetou demodulator de GFSK para receptor de Baixo SE Floorplanned e projetou Built-in Self-test no chip Supervisionou um engenheiro analógico projetando BPF, Limiter/RSSI e circuitos de referência Projetou PLL Fracionário-N incluindo VCO com baixo ruido de fase ,o PFD, charge pump e o Prescaler/Divisor Projetou umconversor A/D de 8 bits a capacitor chaveado de baixa potencia, oscilador de XTAL, circuito de bandgap . Apoiou o desenvolvimento de uma Biblioteca de Célula Digital para uso geral pelo grupo RF/ANALÓGICO Construiu modelos de verilogA para o Receptor construindo blocos e simulação de sistema de radio tanto usando um modelo comportamental como a nivel de transistores e os comparou as Especificações
Atividades
-
06/2005 - 05/2006
Pesquisa e desenvolvimento , Altierre Corp, .,Linhas de pesquisa
2005 - 2005
RFCO CorpVínculo: Celetista formal, Enquadramento Funcional: Projetista senior Mixed-signal, Carga horária: 40
Outras informações:
Depurou e verificou um projeto de um PLL Fracionário basead em sigma-delta, Inspecionou, e simulou todos os blocos de um receptor CDMA para multi-modo multi-banda para celular, incluindo o LNA, os mixer do up/downconverter, VGA, Amplificadores intermediarios de RF, Trabalhou com dois consultores de Cadênce projetando modelos de verilogA/verilogAMS para blocos do receptor tais como LNA, Mixer, VCO, PFD, charge-punp,
Atividades
-
02/2005 - 05/2005
Pesquisa e desenvolvimento , RFCO Corp, .,Linhas de pesquisa
2001 - 2005
Saint Jude MedicalVínculo: Celetista formal, Enquadramento Funcional: Projetista Senior de CI Analogico, Carga horária: 40
Outras informações:
Projetou os Chips Hercules (um chip Analogico de extrema baixa potencia) , Xena ( um CI Digital de apoio) e Thor (um circuito driver de media tensao). Este chips-set foi usado em múltiplos produtos de defibrillator atualmente no mercado. Este chip-set tambem tem sido usando em múltiplo s produtos de Bradycardia e de Taquicardia Projetou circuito de power management com consumo extremamente baixo para uso em marca-passos e defibrillatores incluiondo os blocos: reguladores de Capacitor Chaveado, as referencias de voltagem & referências de corrente, detectores de bateria baixa , amplificadores, level-shifters, etc Projetou um oscilador de XTAL 32KHz com muito baixo consumo Projetou um oscilador de anel com 6 freqüências selecionaveis de 0.5M a 10MHz Trabalhou na integração top-level para um IC complexo que inclui um nucleo analógico e um nucleo digital, incluindo SRAM e ROM Projetou VCO programável e circuitos de deteccao de nivel de bateria sensor de movimento de modo a detectar o movimento de paciente que tem defibrillator ou marca-passo implantado Depurou e reparou um produto previamente existente no Mercado na parte de um oscilador a XTAL com problemas de projeto Depurou e melhorou o consumo de corrente de um produto existente
Atividades
-
10/2001 - 01/2005
Pesquisa e desenvolvimento , Saint-Jude Medical, .,Linhas de pesquisa
2000 - 2001
zeevoVínculo: Celetista formal, Enquadramento Funcional: Projetista senior Mixed-signal, Carga horária: 40
Outras informações:
Depurou e simulou Conversor A/D pipeline de 6 bit para receptor de Bluetooth/802.11b Analisou e Simulou um circuito de Cancelamento de Offset DC no caminho de transmissao. Projetou blocos periféricos Analógicos para tensao 1.8V em um processo 0.18um TSMC tais como Bandgaps, Reguladores, fontes de corrente constante & PTAT e uma multiplexador analógico de teste. supervisão do layout do CI & caracterizacao do silício no laboratório
Atividades
-
04/2000 - 09/2001
Pesquisa e desenvolvimento , Zeevo, .,Linhas de pesquisa
1998 - 2000
Cypress SemiconductorVínculo: Celetista formal, Enquadramento Funcional: Projetista de CI, Carga horária: 40
Outras informações:
Fez estudo de Viabilidade de um 2.4GHz PLL para um transceiver SONET OC-48 Projetou Memória intermediária de EU/O de PECL, Detector Plano, e Detector de Portadora para transceiver de HOTLINK 50-200MHZ em processo de CMOS 0.35um Analisou e simulou VCO e circuito de charge pump Reformulou os circuitos simulados de ESD para todos os pads análogicos e digitais Construiu placa de interface de microprobe para um die com 100 pads para medidas no die. Placa PCB de Microprobe para verificar caminhos críticos em blocos analógicos Projetou os seguintes blocos: Memória intermediária de Entrada do PECL , Detector de Plano, Detector de Portadora
Atividades
-
10/1998 - 03/2000
Pesquisa e desenvolvimento , Cypress Semiconductor, .,Linhas de pesquisa
1997 - 1998
National SemiconductorVínculo: Celetista formal, Enquadramento Funcional: Projetista de CI, Carga horária: 40
Outras informações:
Referência de tensao a base de Bandgap Projetada e simulada em processo CMOS7 3.0V e em processo da TSMC 0.35um 1.8V sob orientacao de Mr. ROBERT PEASE Projetou placa de teste para caracterizar a Referência de Tensao/Bandgap Projetou e simulou um Opamp de baixa-voltagem e baixo consumo em CMOS Projetou e simulou um Comparador com Cancelamento Offset para ADC com flash com clock de 50MHZ Supervisão de Layout do silício e testes em laboratório
Atividades
-
08/1997 - 09/1998
Pesquisa e desenvolvimento , National Semiconductor, .,Linhas de pesquisa
1996 - 1997
VENTRITEXVínculo: Celetista formal, Enquadramento Funcional: Projetista de Circuitos Integrados, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações:
Projeto de filtros com capacitores chaveados. Layout de um circuito bandgap. Caracterização de blocos analógicos. Planejamento de um chip de teste. Programação utilizando LabWindows para caracterização automatica de diodos e transistores BJT.
Atividades
-
01/1996 - 07/1997
Pesquisa e desenvolvimento , VENTRITEX, .,Linhas de pesquisa
1995 - 1995
Pacesetter, -Vínculo: Projetista de CI, Enquadramento Funcional: Projetista de CI, Carga horária: 40, Regime: Dedicação exclusiva.
Atividades
-
03/1995 - 09/1995
Pesquisa e desenvolvimento , Pacesetter, .,Linhas de pesquisa
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de An Hue Ta e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?