João Augusto Soares

Possui graduação em Engenharia de Controle de Automação pela Pontifícia Universidade Católica de Minas Gerais(2009), ensino-fundamental-primeiro-graupelo Colégio Batista Mineiro(1998) e ensino-medio-segundo-graupelo Colégio Batista Mineiro(2001). Atualmente é Bolsista da Design House Belo Horizonte. Tem experiência na área de Microeletrônica.

Informações coletadas do Lattes em 04/11/2025

Acadêmico

Formação acadêmica

Graduação em Engenharia de Controle de Automação

2003 - 2009

Pontifícia Universidade Católica de Minas Gerais, PUC Minas
Orientador: Marco Aurélio de Souza Birchal

Ensino Médio (2º grau)

1999 - 2001

COLÉGIO BATISTA MINEIRO

Ensino Fundamental (1º grau)

1988 - 1998

COLÉGIO BATISTA MINEIRO

Formação complementar

2012 - 2012

Mixed Signal ASIC Design using the HIT-Kit 4.00. (Carga horária: 24h). , AUSTRIA MICROSYSTEMS.

2005 - 2005

Controladores Lógicos Programáveis. (Carga horária: 40h). , SENAI - Departamento Regional de Minas Gerais.

Idiomas

Bandeira representando o idioma Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Bandeira representando o idioma Espanhol

Compreende Pouco, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Áreas de atuação

Grande área: Outros / Área: Microeletrônica.

Grande área: Outros / Área: Robótica, Mecatrônica e Automação.

Produções bibliográficas

  • REIS, M. N. E. ; FRANCA, G. A. C. ; TAKANE, B. ; SOARES, J. A. . EXPERIMENTAL AND NUMERICAL STUDY ON FLOW WITH LOW REYNOLDS NUMBERS IN ORIFICE PLATES. Engenharia Térmica , v. 1, p. 1-2, 2008.

  • REIS, M. N. E. ; SOARES, C.B. ; TAKANE, B. ; SOARES, J. A. . UNCTIONS,FUNCTIONING AND OPTIMIZED POSITIONING OF PRESSURE CONTROL VALVES IN OIL-HYDRAULIC CIRCUITS. Engenharia Térmica , v. 5, p. 42-47, 2007.

  • REIS, M. N. E. ; TAVARES, S. G. ; SOARES, C.B. ; SOARES, J. A. ; ANTUNES, R. H. R. ; FOSSA, C. H. L. . FUNCTIONS, FUNCTIONING AND OPTIMIZED POSITIONING OF PRESSURE CONTROL VALVES IN OIL-HYDRAULIC CIRCUITS. RETERM - Thermal Engineering, p. 1 - 1, 10 abr. 2006.

  • REIS, M. N. E. ; SOARES, C.B. ; TAKANE, B. ; SOARES, J. A. ; GOMES, N.S. . EXPERIMENTAL STUDY ON THE THERMAL BEHAVIOUR OF A CONTAINER FOR IMMUNOBIOLOGICAL. In: 19 th International Congress of Mechanical Engineering, 2007, Brasília. COBEM 2007, 2007.

  • SOARES, C.B. ; REIS, M. N. E. ; TAKANE, B. ; SOARES, J. A. ; GOMES, N.S. . CONTÊINER PARA TRANSPORTE E CONSERVAÇÃO DE IMUNOBIOLÓGICOS. In: IV CONGRESSO NACIONAL DE ENGENHARIA MECÂNICA, 2006, Recife. CONEM2006. Recife: UNIVERSITÁRIA - UFPE, 2006.

  • REIS, M. N. E. ; SOARES, C.B. ; TAKANE, B. ; SOARES, J. A. ; GOMES, N.S. . EXPERIMENTAL STUDY ON THE THERMAL BEHAVIOUR OF A CONTAINER FOR IMMUNOBIOLOGICAL. 2007. (Apresentação de Trabalho/Congresso).

  • REIS, M. N. E. ; FRANCA, G. A. C. ; SOARES, C.B. ; SOARES, J. A. ; FOSSA, C. H. L. ; SILVA, L. R. . ESTUDO EXPERIMENTAL E NUMÉRICO DE ESCOAMENTO COM BAIXOS NÚMEROS DE REYNOLDS EM PLACA DE ORIFÍCIO DE ENTRADA CÔNICA. 2006. (Apresentação de Trabalho/Congresso).

Histórico profissional

Experiência profissional

2011 - Atual

Design House Belo Horizonte

Vínculo: Bolsista, Enquadramento Funcional: Bolsista, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Bolsista de Desenvolvimento Tecnológico - SDT do Programa CI-Brasil

2010 - 2010

Centro de Tecnologia da Informação Renato Archer

Vínculo: Bolsista CI-Brasil CT2 2010, Enquadramento Funcional: Bolsista CI-Brasil CT2 2010, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
5 meses de "Nivelamento+Fase I" no CT2 (Programa CI-Brasil) concluído com sucesso (De Fevereiro/2010 a Julho de 2010). Conteúdo das aulas: Theoretical Courses: - Analog IC Design - Mixed-Signal Design - Semiconductor Business Processes - IC Processes and Devices - IC Packaging - Test and DFT. Analog Physical Design Lab Courses: - Virtuoso Analog Design Environment - Virtuoso Spectre Circuit Simulator- Analog Modeling with Verilog-A - Virtuoso AMS Designer - Virtuoso Spectre RF Tools - Virtuoso UltraSim Full-Chip Simulator - Virtuoso Layout Editor - Virtuoso XL Layout Editor - Virtuoso Chip Assembly Router - Assura Verification - Cadence QRC User Transistor-Level Extraction - Mixedd-Signal CMOS Physical Implementation - AMS Design Methodology Kit 6 meses de "Projeto e Desenvolvimento" Fase II no CT2 concluído com sucesso (De Agosto/2010 a Dezembro 2010).

2008 - 2009

Macrotec Automação Industrial

Vínculo: Estágio, Enquadramento Funcional: Eletronica, Programação e Eletrica, Carga horária: 20

Outras informações:
- Desenvolvimento de software de monitoramento para controle de temperatura de carro torpedo; - Análise de projetos, especificações de equipamentos de projetos eletro-eletronico e automa ção industrial. - Acompanhamento e startup de projetos industriais.

2006 - 2008

Pontifícia Universidade Católica de Minas Gerais, PUC Minas

Vínculo: Estágio, Enquadramento Funcional: Pesquisador e programador, Carga horária: 20

Outras informações:
Bolsista pelo Instituto Politecnico Pontificia Universidade Catolica - MG (IPUC) Atividades desenvolvidades: Desenvolver um software de monitoramento e analise de uma bancada de pesquisa. Trabalhos e desenvolvimento de placas PCBs, pratica em eletronica. Estudo e Analise de escoamento de fluidos.