Gilmar Silva Beserra
possui graduação (2002), mestrado (2004) e doutorado (2010) em Engenharia Elétrica pela Universidade de Brasília. Tem trabalhado na área de Microeletrônica desde 2002, com ênfase em projeto de circuitos integrados digitais utilizando ferramentas Cadence, atuando como bolsista do Programa Nacional de Microeletrônica na área de Sistemas em Chip (SoC). Sua área de interesse no doutorado foi a modelagem de sistemas mistos em alto nível utilizando SystemC TLM (Transaction Level Modeling) e SystemC-AMS. Em seu pós-doutorado e posteriormente, como pesquisador visitante, trabalhou no projeto SYSMODEL no Instituto Real de Tecnologia (KTH), em Estocolmo. As atividades consistiram na implementação em SystemC de um framework com base na metodologia ForSyDe para a modelagem de sistemas heterogêneos utilizando diferentes modelos de computação. Atualmente, trabalha como professor adjunto em Engenharia Eletrônica na Faculdade do Gama, Universidade de Brasília. Suas áreas de interesse são modelagem em alto nível de sistemas heterogêneos, sistemas embarcados, projetos de circuitos integrados digitais e projetos com FPGA.
Informações coletadas do Lattes em 18/01/2026
Acadêmico
Formação acadêmica
Doutorado em Engenharia Elétrica
2004 - 2010
Universidade de Brasília, UnB
Título: Modelagem em Nível Transacional de Sistemas em Chip Mistos para Aplicações de Redes de Sensores sem Fio
, Ano de obtenção: 2010. José Camargo da Costa. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: SystemC; SystemC-AMS; TLM; SoC; RSSF.Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica / Especialidade: Sistemas em Chip.
Mestrado em Engenharia Elétrica
2002 - 2004
Universidade de Brasília, UnB
Título: Projeto de Estruturas de Armazenamento Digital em um SoC para Controle de Irrigação
, Ano de Obtenção: 2004.Adson Ferreira da Rocha.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: SoC; Memórias; Registradores; CMOS; RAM; ROM. Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica / Especialidade: Sistemas em Chip. Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica / Especialidade: Projeto de Circuitos Digitais.
Graduação em Engenharia Elétrica
1998 - 2002
Universidade de Brasília, UnB
Título: Radio Definido por Software
Orientador: Adson Ferreira da Rocha
Pós-doutorado
2010 - 2011
Pós-Doutorado. , Royal Institute of Technology, KTH, Suécia. , Grande área: Engenharias
Formação complementar
2023 - 2023
Aprenda a Investir Seu Dinheiro. (Carga horária: 7h). , XP Educação, XP, Brasil.
2019 - 2019
Automotive Electronics. (Carga horária: 20h). , Fundação de Empreendimentos Científicos e Tecnológicos, FINATEC, Brasil.
2017 - 2017
GTD Nível 2. (Carga horária: 8h). , Call Daniel, CALL DANIEL, Brasil.
2016 - 2016
GTD Nível 1. (Carga horária: 8h). , Call Daniel, CALL DANIEL, Brasil.
2007 - 2007
Sintese de CI's Digitais usando Encounter(Cadence). (Carga horária: 40h). , Universidade de Brasília, UnB, Brasil.
2006 - 2006
Extensão universitária em Proj Sist Baseados Cód Aberto:Linux,sist embarc,C. (Carga horária: 80h). , Universidade de Brasília, UnB, Brasil.
2004 - 2004
Extensão universitária em Oficina de Microfabricação: Construção de CI's MOS. (Carga horária: 80h). , Universidade Estadual de Campinas, UNICAMP, Brasil.
2000 - 2000
Extensão universitária em V Semana de Engenharia Elétrica. (Carga horária: 4h). , Universidade de Brasília, UnB, Brasil.
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Razoavelmente, Lê Razoavelmente.
Áreas de atuação
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica/Especialidade: Electronic System Level Design.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: SISTEMAS EMBARCADOS.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica/Especialidade: Sistemas em Chip.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica/Especialidade: Projeto de Circuitos Digitais.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Engenharia Biomédica.
Organização de eventos
ARBOLEDA, D. M. M. ; BESERRA, G. S. ; AMARAL, W. A. ; HADDAD, S. A. P. ; BATISTUTA, M. V. . III Escola de Microeletrônica do DF (III EMicroDF). 2014. (Outro).
ARBOLEDA, D. M. M. ; BESERRA, G. S. ; BATISTUTA, M. V. ; AMARAL, W. A. ; HADDAD, S. A. P. . II Escola de Microeletrônica do DF (II EMicroDF). 2013. (Outro).
JACOBI, R. P. ; HADDAD, S. A. P. ; MEDEIROS, J. E. G. ; ARBOLEDA, D. M. M. ; Llaños ; YUDI, J. ; BATISTUTA, M. V. ; AMARAL, W. A. ; BESERRA, G. S. . I Escola de Microeletrônica do DF (I EMicroDF). 2012. (Outro).
Participação em eventos
I Workshop em Bioengenharia.Aquisição de ECG Abdominal em Gestantes para Estimativa da Frequência Cardíaca Fetal. 2018. (Encontro).
DATE - Design, Automation, and Test in Europe. 2012. (Congresso).
Forum on Specification and Design Languages (FDL). INTEGRATING VIRTUAL PLATFORMS INTO A HETEROGENEOUS MOC-BASED MODELING FRAMEWORK. 2012. (Congresso).
Symposium on Integrated Circuits and Systems Design (SBCCI).Heterogeneous system-level modeling for small and medium enterprises. 2012. (Simpósio).
DATE - Design, Automation and Test in Europe. System-Level Modeling of a Mixed-Signal System on Chip for Wireless Sensor Networks. 2011. (Congresso).
The 3rd International Conference on Intelligent and Advanced Systems. System Level Modeling of a Reconfigurable System on Chip for Wireless Sensor Network Applications. 2010. (Congresso).
XVI IBERCHIP Workshop. TLM and VHDL-AMS Co-Simulation of a System on Chip for Wireless Sensor Networks. 2010. (Congresso).
SBMicro/SBCCI/SForum - Chip on the Mountains. 2006. (Congresso).
3rd Student Forum SBMicro. Development of a Computational Tool for the Evaluation of EMC Parameters in Integrated Circuits. 2003. (Congresso).
Participação em bancas
ARBOLEDA, D. M. M.; Café, D. C.;BESERRA, G. S.. Projeto do Sistema de Controle de um Exoesqueleto do Membro Inferior Direito. 2017. Dissertação (Mestrado em Programa de Pós-Graduação em Sistemas Mecatrônicos) - Universidade de Brasília.
HADDAD, S. A. P.;COSTA, J. C.BESERRA, G. S.. Front-End para Aparelhos Auditivos Analógicos Utilizando Transformadas Wavelet. 2013. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de Brasília.
TELLES, M. O.; GUIMARÃES, J. G.; ROMARIZ, A. R. S.;BESERRA, G. S.. Multiplicador Binário Baseado em Tecnologia SET. 2012. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de Brasília.
RALHA, C. G.;BESERRA, G. S.; MEDEIROS, M. B. B.; BAUSHSPIESS, A.; CAMARGO, I. M. T.. Uma Arquitetura de Agentes para Recomendação Contextualizada de Eventos Baseada em Propagação de Ativação. 2013. Tese (Doutorado em Engenharia Elétrica) - Universidade de Brasília.
COSTA, J. C.; RUIZ, L. B.; RALHA, C. G.; CELESTINO JUNIOR, J.; MAZZEI, K.;BESERRA, G. S.. Desenvolvimento de uma Ferramenta de Auxílio ao Projeto de Redes de Sensores sem Fio com Emprego de Técnicas de Descrição de Hardware em Alto Nível e Técnicas de Inteligência Artificial. 2012. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade de Brasília.
ARBOLEDA, D. M. M.; Araújo, D. C.;BESERRA, G. S.. Implementação em SoC FPGA dos Módulos de Codificação e MF-TDMA do Protocolo DVB-RCS2. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
AMARAL, W. A.; Aguayo, L.;BESERRA, G. S.. Projeto de um Receptor UWB para a Leitura de uma Tag UHF/UWB Passiva que Realiza o Monitoramento de Sinais Vitais. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
ARBOLEDA, D. M. M.;BESERRA, G. S.; YUDI, J.. Implementação Eficiente de um Módulo de Detecção de Movimento em Vídeo para SoC FPGA. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
HADDAD, S. A. P.;BESERRA, G. S.AMARAL, W. A.. Sistema IoT para Controlar Remotamente Ar Condicionados Através de um Servidor Web. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
ARBOLEDA, D. M. M.;BESERRA, G. S.; Araújo, D. C.. Implementação em FPGA do Módulo Corretor Fino de Frequência e Desenvolvimento do Simulador de Enlace em Aritmética de Ponto Fixo Aderentes ao Protocolo DVB-S2X. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
AMARAL, W. A.; HADDAD, S. A. P.;BESERRA, G. S.. Projeto de um Regulador de Tensão para uma Tag UHF/UWB Passiva para o Monitoramento de Sinais Vitais. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
AMARAL, W. A.BESERRA, G. S.COSTA, J. C.. Desenvolvimento e Projeto de um Conversor Tensão-Frequência de uma Tag UHF Passiva para o Monitoramento de Sinais Vitais. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
GARCIA, D. C.; Aguayo, L.;BESERRA, GILMAR S.. Sistema de Análise e Tratamento Automático de Roteadores. 2020. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
ARBOLEDA, D. M. M.; Aguayo, L.;BESERRA, GILMAR S.. Implementação em FPGA dos Módulos de Correção Grosseira de Frequência e Correção de Fases Aderentes ao Protocolo DVB-S2X. 2020. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
ARBOLEDA, D. M. M.;AMARAL, W. A.BESERRA, G. S.. Implementação de um Modulador para DVB-RCS2 em FPGA. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
GARCIA, D. C.; Khalil, S. B.;BESERRA, G. S.. Sistema de Aquisição de Dados para Veículos de Competição Universitária. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
Café, D. C.; ARBOLEDA, D. M. M.;BESERRA, G. S.. Tratamento de Sinal de Áudio com Aplicações em Música Digital Reverb Shimmer. 2017.
HADDAD, S. A. P.;BESERRA, G. S.AMARAL, W. A.. Projeto de um Conversor DC-DC para Sistemas de Baixo Consumo de Potência. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
ARBOLEDA, D. M. M.;BESERRA, G. S.; Café, D. C.. Estudo e Caracterização de Técnicas de Tolerância a Falhas baseadas em Redundância de Hardware usando Dispositivos FPGAs. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
Café, D. C.; FERREIRA, H. C.;BESERRA, G. S.. Model of Fault-Tolerant Control System for Control Surface of Aircrafts. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade de Brasília.
HADDAD, S. A. P.;BESERRA, G. S.; ARBOLEDA, D. M. M.. Projeto de Conversor Analógico-Digital de Baixo Consumo de Potência para Aparelhos Auditivos. 2015. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
AMARAL, W. A.;BESERRA, G. S.; GARCIA, D. C.. Projeto dos Blocos Charge Pump, Loop Filter e PFD do Phase Locked Loop de um Transceptor Zigbee. 2015. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
COSTA, J. C.BESERRA, G. S.; SAMPAIO, R. C.;JACOBI, R. P.. Concepção e Simulação em Alto Nĩvel de Sistemas Eletrônicos para Aplicações de RSSF com Síntese Direta em Circuitos Integrados. 2015. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade de Brasília.
ARBOLEDA, D. M. M.;BESERRA, G. S.; PISO, G. I.. Dispositivo de Auxílio à Locomoção de Deficientes Visuais Utilizando Fusão Sensorial em Arquiteturas Reconfiguráveis. 2015. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
HADDAD, S. A. P.; ARBOLEDA, D. M. M.;BESERRA, G. S.. Projeto e Implementação VLSI de um Filtro Equalizador Least Mean Squares Adaptativo ao Canal de Comunicação em Tecnologia CMOS 0.18 um. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
AMARAL, W. A.;BESERRA, G. S.; HADDAD, S. A. P.. Modelagem de um Transceptor Zigbee Utilizando a Linguagem Verilog-AMS. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
AMARAL, W. A.;BESERRA, G. S.; ARBOLEDA, D. M. M.. Modelagem em Verilog-AMS de uma Tag de RFID. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
ARBOLEDA, D. M. M.; FERREIRA, R. U.;BESERRA, G. S.. Arquitetura de Hardware Dedicada para o Cálculo da Distância Frontal Baseado em Segmentação por Cores Usando Visão Estéreo Aplicada em Robótica Móvel. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
HADDAD, S. A. P.;BESERRA, G. S.; AMARAL, W. A.. Conversor A/D Baseado em Compressão por Transformadas Wavelet. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília.
NASCIMENTO, B.;COSTA, J. C.; Llaños;BESERRA, G. S.. Modelagem em Alto Nível da Seção de Recepção de um Transceptor RF. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade de Brasília.
HO, Daniel Minaré; SANTOS, Leandro Ribeiro dos; ZELENOVSKY, Ricardo; SANTOS, Ícaro dos;BESERRA, G. S.. Plataforma de Sistemas Embarcados para Aplicações Médicas. 2009. Trabalho de Conclusão de Curso (Graduação em Engenharia Mecatrônica) - Universidade de Brasília.
ARAUJO, G. M.BESERRA, G. S.COSTA, J. D.COSTA, J. C.. Implementação dos Circuitos Eletrônicos de uma Memória SRAM de um SoC CMOS. 2004. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade de Brasília.
Orientou
Projeto de Circuito Integrado Ultra-Low Power com Comunicação Ultra WideBand para Aplicações em Internet das Coisas; Início: 2023; Dissertação (Mestrado profissional em ENGENHARIA DE SISTEMAS ELETRÔNICOS E DE AUTOMAÇÃO) - Universidade de Brasília; (Coorientador);
Implementação em FPGA da Camada PHY de um Transceptor UWB Padrão IEEE 802; 15; 6; Início: 2024; Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade de Brasília; (Orientador);
Desenvolvimento de um Co-Projeto Hardware-Software para uma Rede Convolucional para Estimativa da Frequência Cardíaca Fetal; 2024; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação de técnicas de Design for Testability em um processador de arquitetura RISC-V; 2023; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação em FPGA da Camada Convolucional de um Algoritmo de Redes Neurais para um Módulo Estimador da Frequência Cardíaca Fetal; 2022; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação em FPGA dos Módulos de Codificação de Canal para Comunicações DVB-RCS2; 2021; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação de um Sistema de Aquisição de ECG Abdominal em Gestantes para Estimativa da Frequência Cardíaca Fetal; 2020; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação em FPGA do Turbo Code para o Padrão DVB-RCS2; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação em ARM do módulo de Encapsulamento de Link de Retorno (RLE) para o protocolo DVB-RCS2; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Verificação e Implementação dos Blocos Digitais de uma Tag Passiva de RFID; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Proposta de uma Arquitetura de Redes Neurais para um Módulo Estimador da Frequência Cardíaca Fetal Baseado em FPGA; 2017; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação de um Módulo de Leitura de ECG Abdominal em Gestantes para Estimativa da Frequência Cardíaca Fetal Usando FPGA; 2017; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação de um Protocolo Anticolisão para uma Tag Passiva de RFID; 2017; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação da Comunicação sem Fio de um Módulo Estimador da Frequência Cardíaca Fetal Baseado em FPGA; 2016; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Projeto, Verificação e Síntese em Alto Nível de Circuitos Digitais; 2016; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Aceleração de Algoritmos para Estimativa da Frequência Cardíaca Fetal Utilizando FPGA; 2015; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Modelagem de Sistemas Heterogêneos Utilizando Frameworks Baseados em MoC; 2013; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Verificação Funcional de Modelos Transacionais de Processadores; 2013; Trabalho de Conclusão de Curso; (Graduação em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Implementação de Acelerador em Hardware para uma Rede Convolucional para Estimativa da Frequência Cardíaca Fetal; 2023; Iniciação Científica; (Graduando em Engenharia Eletrônica) - Universidade de Brasília, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Gilmar Silva Beserra;
Integração dos Módulos de um Sistema para Estimativa da Frequência Cardíaca Fetal Usando um Processador Embarcado em FPGA; 2021; Iniciação Científica; (Graduando em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Modelagem e Simulação em Alto Nível de uma Tag de RFID para Utilização em IoT na Área Biomédica; 2020; Iniciação Científica; (Graduando em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Projeto e Implementação de uma Maquete de um Prédio de 4 Andares para Teste de Controladores de Elevadores; 2014; Iniciação Científica; (Graduando em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Projeto e Implementação de um Protótipo de Máquina de Vendas para Teste de Controladores; 2014; Iniciação Científica; (Graduando em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Projeto e Implementação de uma Maquete de um Cruzamento de Trânsito para Teste de Controladores de Semáforos; 2014; Iniciação Científica; (Graduando em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Projeto dos Sub-Blocos Digitais de uma Tag de RFID; 2013; Iniciação Científica; (Graduando em Engenharia Eletrônica) - Universidade de Brasília; Orientador: Gilmar Silva Beserra;
Produções bibliográficas
-
BESERRA, G. S. ; MEDEIROS, J. E. G. ; MADUREIRA, Heider Marconi G. ; EUSSE, Juan F. ; CARNEIRO, Joao Lucas de C. ; JACOBI, R. P. ; COSTA, J. C. . Transaction-level modeling of a reconfigurable system on chip for wireless sensor networks applications. Journal of Communication and Computer , v. 8, p. 31-42, 2011.
-
Barcelos, E.A. ; Santos, H.I.A. ; YUDI, J. ; BESERRA, G. S. . Implementation of Design for Testability Techniques in a Low-Power RISC-V Processor. In: Simpósio Sul de Microeletrônica, 2024, Bagé-RS. 39 Simpósio Sul de Microeletrônica, 2024. v. 39.
-
LIMA, A. M. ; Silva, D. ; Santos, H.I.A. ; Arias-Garcia, J. ; BESERRA, G. S. ; YUDI, J. . A Heterogeneous Multi-RISCV Architecture for Image Processing and Computer Vision Applications. In: ANDESCON 2024, 2024, Cusco. 2024 IEEE ANDESCON, 2024.
-
Santos, H.I.A. ; BESERRA, G. S. . Design and Implementation of a Simple Moving Average Filter for a UWB/UHF Hybrid RFID Tag. In: Microelectronics Students Forum 2023, 2023, Rio de Janeiro. Microelectronics Students Forum 2023, 2023. v. 23.
-
ATTARZADEH NIAKI, S. H. ; BESERRA, G. S. ; ANDERSEN, N. ; VERDON, M. ; SANDER, I. . Heterogeneous system-level modeling for small and medium enterprises. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. Symposium on Integrated Circuits and Systems Design (SBCCI), 2012. p. 1-6.
-
BESERRA, G. S. ; ATTARZADEH NIAKI, S. H. ; SANDER, I. . Integrating virtual platforms into a heterogeneous MoC-based modeling framework. In: Forum on Specification and Design Languages - FDL, 2012, Viena. Forum on Specification and Design Languages (FDL), 2012. p. 143-150.
-
BESERRA, G. S. ; MEDEIROS, J. E. G. ; SAMPAIO, A. M. ; COSTA, J. C. . System-Level Modeling of a Mixed-Signal System on Chip for Wireless Sensor Networks. In: DATE - Design, Automation, and Test in Europe, 2011, Grenoble, France. DATE 11, 2011.
-
MADUREIRA, HEIDER M. G. ; DE MEDEIROS, JOSE EDIL G. ; DA COSTA, JOSE C. ; BESERRA, GILMAR S. . System-level power consumption modeling of a SoC for WSN applications. In: 2011 IEEE 2nd International Conference on Networked Embedded Systems for Enterprise Applications (NESEA), 2011, Perth. 2011 IEEE 2nd International Conference on Networked Embedded Systems for Enterprise Applications, 2011. p. 1.
-
BESERRA, G. S. ; EUSSE, J. F. ; PIMENTEL, J. V. B. ; SAMPAIO, A. M. ; JACOBI, R. P. ; COSTA, J. C. . TLM and VHDL-AMS Co-Simulation of a System on Chip for Wireless Sensor Networks. In: XVI IBERCHIP Workshop, 2010, Foz do Iguaçu, Brasil. Proceedings of the XVI IBERCHIP Workshop, 2010.
-
BESERRA, G. S. ; MEDEIROS, J. E. G. ; MADUREIRA, Heider Marconi G. ; EUSSE, Juan F. ; CARNEIRO, Joao Lucas de C. ; JACOBI, R. P. ; COSTA, J. C. . System Level Modeling of a Reconfigurable System on Chip for Wireless Sensor Network Applications. In: The 3rd International Conference on Intelligent and Advanced Systems (ICIAS), 2010, Kuala Lumpur. Proceedings of the 3rd International Conference on Intelligent and Advanced Systems, 2010.
-
PIMENTEL, J. V. B. ; Café, D. C. ; MEDEIROS, J. E. G. ; BESERRA, G. S. ; NEVES, L. C. ; GUIMARÃES, J. G. ; COSTA, J. C. . An Introductory Course in VLSI CMOS Design. In: Edutech, 2009, Florianópolis. Edutech 2009 Proceedings, 2009.
-
MEDEIROS, J. E. G. ; BESERRA, G. S. ; GUIMARÃES, H. H. ; ROCHA, A. F. ; COSTA, J. C. . Characterization of a ROM Test Structure Designed for a SoC for Irrigation Control. In: SBMicro 2007 - Chip in Rio, 2007, Rio de Janeiro. 7th Microelectronics Student Forum, 2007.
-
COSTA, J. C. ; ROCHA, A. F. ; MENEZES, L. R. A. X. ; JACOBI, R. P. ; A., ; R., R. ; BESERRA, G. S. ; COSTA, J. D. ; ARAUJO, G. M. ; MARRA, J. C. ; AMARAL, W. A. ; VOGEL, P. R. O. ; SILVA, A. L. ; MARTINA, A. J. O. . CMOS SoC for Irrigation Control. In: IEEE International SOC Conference, 2005, Piscattaway, NJ, USA. SOC Conference, 2005. Proceedings. IEEE International, 2005.
-
COSTA, J. D. ; BESERRA, G. S. ; ARAUJO, G. M. ; MARRA, J. C. ; ROCHA, A. F. ; COSTA, J. C. . Projeto de Estruturas de um Processador RISC para Aplicação em um SoC para Controle de Irrigação. In: Iberchip, 2004, Cartagena de Indias. X Iberchip Workshop, 2004.
-
BESERRA, G. S. ; RANGEL, R. M. D. ; MENEZES, L. R. A. X. . Development of a Computational Tool for the Evaluation of EMC Parameters in Integrated Circuits. In: 3rd Student Forum SBMicro, 2003, Sao Paulo. 3rd Student Forum SBMicro, 2003.
-
ARBOLEDA, D. M. M. ; BESERRA, G. S. ; SODERQUIST, I. ; SANDER, I. . Formal Modeling of Run-Time Reconfigurable SoCs for Fault Tolerance Avionics Applications. In: Aerospace Technology Congress, 2016, Solna, Sweden. Aerospace Technology Congress, 2016.
-
MEDEIROS, J. E. G. ; BESERRA, G. S. ; HADDAD, S. A. P. . Using the Unscented Transform to Assess Systems Reliability. In: Aerospace Technology Congress, 2016, Solna, Sweden. Aerospace Technology Congress, 2016.
-
BESERRA, G. S. . Projeto de CIs Digitais. 2014. (Curso de curta duração ministrado/Extensão).
-
ARBOLEDA, D. M. M. ; BESERRA, G. S. . Introdução de Projetos de Circuitos Digitais em FPGA. 2014. (Curso de curta duração ministrado/Extensão).
-
BESERRA, G. S. . Modelagem e Simulação de Protótipos Virtuais Baseados em SystemC. 2013. (Curso de curta duração ministrado/Extensão).
-
BESERRA, G. S. ; MEDEIROS, J. E. G. . Modelagem de Sistemas Digitais Usando SystemC/TLM. 2012. (Curso de curta duração ministrado/Extensão).
-
COSTA, J. D. ; BESERRA, G. S. ; SOARES, R. R. P. ; ARAÚJO, W. A. ; ARAUJO, G. M. ; MEDEIROS, J. E. G. ; GUIMARÃES, J. G. ; COSTA, J. C. . Projeto de Circuitos Integrados Utilizando Ferramentas Cadence. 2006. (Curso de curta duração ministrado/Extensão).
Projetos de pesquisa
-
2022 - Atual
Projeto de circuito integrado ultra-low power com comunicação ultra wideband para aplicações em internet das coisas, Descrição: A proposta deste projeto é a implementação de um circuito integrado ultra-low power (ULP) em tecnologia CMOS 180nm, alimentado por uma unidade energy harvesting, excitada por um sinal RF de alta frequência (sub-GHz). Ele é constituído por uma unidade local de processamento (LPU), interfaces I/O digital e analógica, sensor de imagem (APS) e um transceptor UWB (ultra wideband) operando na faixa de 4 a 10 GHz (alta taxa de transmissão de dados).. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) . , Integrantes: Gilmar Silva Beserra - Integrante / Wellington A. Amaral - Coordenador.
Histórico profissional
Endereço profissional
-
Universidade de Brasília, Campus Gama. , Área Especial de Indústria Projeção A - UNB, Setor Leste (Gama), 72444240 - Brasília, DF - Brasil, Telefone: (61) 31078901, URL da Homepage:
Experiência profissional
2012 - Atual
Universidade de Brasília, UnBVínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva.
2004 - 2006
Universidade de Brasília, UnBVínculo: Professor Substituto, Enquadramento Funcional: Professor substituto, Carga horária: 40
Atividades
-
03/2016
Pesquisa e desenvolvimento, Campus Gama.Linhas de pesquisa
-
03/2015
Pesquisa e desenvolvimento, Campus Gama.Linhas de pesquisa
-
01/2012
Pesquisa e desenvolvimento, Campus Gama.Linhas de pesquisa
-
01/2012
Ensino, Engenharia Eletrônica, Nível: GraduaçãoDisciplinas ministradas, Sistemas Digitais 2, Laboratório de Sistemas Digitais 2, Projeto de Circuitos Integrados Digitais, Laboratório de Sistemas Digitais 1, Microprocessadores e Microcontroladores, Projeto com Circuitos Reconfiguráveis
-
09/2004 - 03/2006
Ensino, Engenharia Elétrica, Nível: GraduaçãoDisciplinas ministradas, Laboratório de Sistemas Digitais 2, Laboratório de Sistemas Digitais 1
2011 - 2011
Royal Institute Of TechnologyVínculo: Pesquisador visitante, Enquadramento Funcional: Pesquisador visitante, Carga horária: 40, Regime: Dedicação exclusiva.
2011 - 2012
IPETIC, IPeVínculo: Bolsista Fix. Rec. Hum. NívelF, Enquadramento Funcional: Engenheiro, Carga horária: 20
2008 - 2010
INBD Embedded Intelligence Engenharia Eletrônica Ltda.Vínculo: Bolsista DTI Nível 2, Enquadramento Funcional: Engenheiro, Carga horária: 30
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Gilmar Silva Beserra e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?