Wang Jiang Chau

Idiomas

Áreas de atuação

Organização de eventos

Participação em eventos

Participação em bancas

Orientou

Produções bibliográficas

• TENG, CAROLINA ; ACHJIAN, RENAN WEEGE ; WANG, JIANG CHAU ; FONSECA, FERNANDO JOSEPETTI . Adapting the GACT-X Aligner to Accelerate Minimap2 in an FPGA Cloud Instance. Applied Sciences-Basel , v. 13, p. 4385, 2023.

• GOMES FILHO, JONAS ; STRUM, Marius ; Chau, Wang Jiang . Using Genetic Algorithms for Hardware Core Placement and Mapping in NoC-Based Reconfigurable Systems. International Journal of Reconfigurable Computing (Print) , v. 2015, p. 1-13, 2015.

• CASTRO MARQUEZ, CARLOS IVAN ; STRUM, Marius ; Chau, Wang Jiang . A Unified Sequential Equivalence Checking Methodology to Verify RTL Designs with High-Level Functional and Protocol Specification Models. Journal of Electronic Testing , v. 31, p. 255-273, 2015.

• ROMERO, Edgar Leonardo ; STRUM, Marius ; Chau, Wang Jiang . Manipulation of Training Sets for Improving Data Mining Coverage-Driven Verification. Journal of Electronic Testing , v. 29, p. 223-236, 2013.

• Sepulveda, Johanna ; PIRES, Ricardo ; Gogniat, Guy ; Chau, Wang Jiang ; STRUM, Marius . QoSS Hierarchical NoC-Based Architecture for MPSoC Dynamic Protection. International Journal of Reconfigurable Computing (Print) , v. 2012, p. 1-10, 2012.

• Sepúlveda, Martha Johanna ; Chau, Wang Jiang ; Gogniat, Guy ; STRUM, Marius . A multi-objective adaptive immune algorithm for multi-application NoC mapping. Analog Integrated Circuits and Signal Processing (Dordrecht. Online) , v. 72, p. 1-10, 2012.

• Castro Márquez, Carlos Iván ; Romero Tobar, Edgar Leonardo ; STRUM, Marius ; Chau, Wang Jiang . A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling. Journal of Electronic Testing , v. 27, p. 485-503, 2011.

• M Raffo ; J G Filho ; STRUM, Marius ; CHAU W J . DYNOPLACE: Herramienta para Automatización del Posicionamiento de Módulos en Sistemas Dinámicamente Reconfigurables. Revista Electro Electrônica , v. 1-2011, p. 34-42, 2011.

• M Raffo ; STRUM, Marius ; WANG J C . Simulacion de sistemas dinamicamente reconfigurables implementados en FPGAs. Revista Electro Electrônica , v. 33, p. 45-52, 2010.

• SEPÚLVEDA, Martha ; PIRES, Ricardo ; STRM, Marius ; WANG J C . Implementation of QoSS (Quality-of-Security Service) for NoC-Based SoC Protection. Lecture Notes in Computer Science , v. 6340, p. 187-201, 2010.

• CHAU W J ; PATINO, Gustavo Adolfo . An Intermediate Representation To Unify Design Representation Models and Models of Computation. Hífen (PUCRS. Impresso) , Uruguaiana, v. 29, n.55, p. 171-178, 2005.

• CHAU W J ; P.S.Cardoso ; GONZALEZ, José Artur Quilici ; STRUM, Marius ; PIRES, Ricardo . Datapath BIST Insertion Using Pre-Characterized Area and Testability Data. Journal of Electronic Testing , Massachussets, v. 20, n.4, p. 333-344, 2004.

• STRUM, Marius ; OLIVEIRA, D. L. ; CHAU W J ; CUNHA, W. . Miria: a CAD tool to synthesize multi-burst controllers for heterogeneous systems. Microelectronics and Reliability , Inglaterra, v. 43, n.2, p. 209-215, 2003.

• Alvarez, Gustavo Patino ; Chau, Wang Jiang . Scenario-Aware Workload Characterization Based on a Max-Plus Linear Representation. In: Martin Fränzle; Nicolas Markey. (Org.). Lecture Notes in Computer Science. 1ed.Cham, Suiça: Springer International Publishing, 2016, v. 9884, p. 177-194.

• Castillo, Ernesto ; MIORANDI, GABRIELE ; Bertozzi, Davide ; Jiang Chau, Wang . DyAFNoC: Dynamically Reconfigurable NoC Characterization Using a Simple Adaptive Deadlock-Free Routing Algorithm with a Low Implementation Cost. In: Kentaro Sano; Dimitrios Soudris; Michael Hübner; Pedro C. Diniz. (Org.). Lecture Notes in Computer Science. 1ed.Cham: Springer International Publishing, 2015, v. 9040, p. 419-426.

• CHAU W J ; STRUM, Marius . Projeto Digital Dedicado (Full Custom). In: Antonio Garcia Rozo; Ricardo Augusto da Luz Reis. (Org.). Sistemas Digitales - Metodologias de diseño VLSI. 1ed.Bogotá: Uniandes, 2003, v. , p. 1-49.

• STRUM, Marius ; CHAU W J ; VALE NETO, José Vieira Do . Síntese de Alto Nível: Plana e Hierárquica. In: Antonio García Rozo. (Org.). Sistemas Digitales - Elementos para un Diseño a alto Nivel. 1ed.Bogotá: Ediciones Uniandes, 1999, v. , p. 181-279.

• TENG, CAROLINA ; ACHJIAN, RENAN W. ; BRAGA, CAIO C. ; ZUFFO, MARCELO K. ; CHAU, WANG J. . Accelerating the base-level alignment step of DNA assembling in Minimap2 Algorithm using FPGA. In: 2021 IEEE 12th Latin America Symposium on Circuits and System (LASCAS), 2021, Arequipa. 2021 IEEE 12th Latin America Symposium on Circuits and System (LASCAS). Piscataway, NJ: IEEE, 2021. v. 1. p. 1-4.

• TENG, C. ; CHAU, WANG ; FONSECA, F. J. . A Comparison of Two Banded Smith-Waterman Algorithms for Hardware Acceleration. In: 37o. Simpósio Sul de Microeletrônica, 2021, São Leopoldo. SIM 2022, 2021. v. 1. p. 1-4.

• TAVARES, L. S. ; CHAU, WANG ; FONSECA, F. J. . Development of a UVM Environment for the Functional Verification of a NoC Router. In: 37o. Simpósio Sul de Microeletrônica, 2021, São Leopoldo. SIM 2022, 2021. v. 1. p. 1-4.

• SILVA NOVAES, GUILHERME APOLINARIO ; CARLOS MOREIRA, LUIZ ; Chau, Wang Jiang . Mapping and Placement in NoC-based Reconfigurable Systems Using an Adaptive Tabu Search Algorithm. In: 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS). Piscataway, NJ: IEEE Press, 2019. p. 145.

• SILVA NOVAES, GUILHERME APOLINARIO ; CARLOS MOREIRA, LUIZ ; CHAU, WANG . Exploring Tabu Search Based Algorithms for Mapping and Placement in NoC-based Reconfigurable Systems. In: 2019 32nd Symposium on Integrated Circuits and Systems Design (SBCCI), 2019, Evento online. Proceedings of the 32nd SBCCI. Piscataway, NJ: IEEE Press, 2019. v. 1. p. 1-6.

• FILHO, JOSE EDUARDO CHIARELLI BUENO ; Chau, Wang Jiang . On TLM traffic accuracy: A multifractal perspective. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018. v. 1. p. 1-4.

• MARTINS, VINICIUS ; Chau, Wang Jiang ; GUEX, JERSON PAULO . Mixed signal verification to avoid integration mismatch in complex SoCs. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS). Piscataway, NJ: IEEE Press, 2017. v. 1. p. 1-6.

• FILHO, JOSE EDUARDO CHIARELLI BUENO ; Chau, Wang Jiang . Multifractal on-chip traffic generation under TLM. In: 2017 30th IEEE International SystemonChip Conference (SOCC), 2017, Munich. 2017 30th IEEE International System-on-Chip Conference (SOCC). Piscataway, NJ: IEEE, 2017. v. 1. p. 68-73.

• BUENO FILHO, JOSE EDUARDO CHIARELLI ; GONZALEZ REANO, JORGE LUIS ; Chau, Wang Jiang . Intra-chip traffic generation under autoregressive models based on time series obtained by TLM simulation. In: 2016 29th IEEE International SystemonChip Conference (SOCC), 2016, Seattle. 2016 29th IEEE International System-on-Chip Conference (SOCC). Piscataway, NJ: IEEE, 2016. v. 1. p. 41-46.

• MARTINS, V. ; RANGEL, R. ; GUEX, J. ; WANG JIANG CHAU . Study Case of Mixed Verification Flow to cope Analog Mixed Signal Mismatch Integration. In: 6th Workshop on Circuits and Systems Design (WCAS 2016), 2016, Belo Horizonte. Proceedings of the 6th Workshop on Circuits and Systems Design, 2016. v. 1. p. 1-5.

• HERNANDEZ, RAUL ACOSTA ; STRUM, Marius ; Chau, Wang Jiang . Transformations on the FSMD of the RTL code with combinational logic statements for equivalence checking of HLS. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS), 2015. v. 1. p. 1-6.

• CASTILLO, ERNESTO VILLEGAS ; Chau, Wang Jiang ; MIORANDI, GABRIELE ; Bertozzi, Davide . Dynamically Reconfigurable NoC using a deadlock-free flexible routing algorithm with a low hardware implementation cost. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS), 2015. v. 1. p. 1-4.

• MARQUEZ, Carlos Ivan Castro ; STRUM, Marius ; Chau, Wang Jiang . A unified sequential equivalence checking approach to verify high-level functionality and protocol specification implementations in RTL designs. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. v. 1. p. 1-6.

• CASTILLO, E. C. V. ; WANG J C . Characterization of a Dynamically Reconfigurable NoC using a Fleaxible DOR Routing Algorithm. In: 29th Simpósio Sul de Microeletrônica (SIM), 2014, Alegrete, RS. Anais do 29th Simpósio Sul de Microeletrônica (SIM), 2014. p. 1-4.

• QUISPE, JOEL IVAN MUNOZ ; STRUM, Marius ; Chau, Wang Jiang . PrOCov: Probabilistic output coverage model. In: 2013 14th Latin American Test Workshop LATW, 2013, Cordoba. 2013 14th Latin American Test Workshop - LATW, 2013. p. 1-6.

• MARQUEZ, Carlos Ivan Castro ; STRUM, Marius ; Chau, Wang Jiang . Formal equivalence checking between high-level and RTL hardware designs. In: 2013 14th Latin American Test Workshop LATW, 2013, Cordoba. 2013 14th Latin American Test Workshop - LATW, 2013. p. 1-6.

• GONZALEZ, JORGE ; PATINO, GUSTAVO ; STRUM, Marius ; WANG JIANG CHAU . Long range dependence in intrachip transaction level traffic. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013. p. 1-4.

• GOMES FILHO, J. ; STRUM, M. ; WANG JIANG CHAU . A strategy for mapping reconfigurable cores in NoCs. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013. p. 1-4.

• Sepulveda, Johanna ; Gogniat, Guy ; PIRES, Ricardo ; PEDRAZA, CESAR ; WANG CHAU ; STRUM, Marius . QoS 3D-HoC hybrid-on-chip communication structure for dynamic 3D-MPSoCs. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013. p. 1-4.

• Sepulveda, Johanna ; Gogniat, Guy ; PIRES, Ricardo ; CHAU, WANG ; STRUM, Marius . An evolutive approach for designing thermal and performance-aware heterogeneous 3D-NoCs. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013. v. 1. p. 1-6.

• Sepulveda, Johanna ; Gogniat, Guy ; PIRES, Ricardo ; CHAU, WANG ; STRUM, Marius . Security-enhanced 3D communication structure for dynamic 3D-MPSoCs protection. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013. v. 1. p. 1-6.

• CASTRO MARQUEZ, CARLOS IVAN ; STRUM, Marius ; Chau, Wang Jiang . Functional verification of complete sequential behaviors: A formal treatment of discrepancies between system-level and RTL descriptions. In: 2013 Design and Test Symposium (IDT), 2013, Marrakesh. 2013 8th IEEE Design and Test Symposium. v. 1. p. 1-6.

• FILHO, JONAS GOMES ; Chau, Wang Jiang . Exploring the problems of placement and mapping in NoC-based reconfizurable systems. In: 2013 International Conference on ReConFigurable Computing and FPGAs (ReConFig), 2013, Cancun. 2013 International Conference on Reconfigurable Computing and FPGAs (ReConFig), 2013. v. 1. p. 1-4.

• SEPÚLVEDA, Martha ; COGNIAT, G. ; PEDRAZA, C. ; PIRES, Ricardo ; STRUM, Marius ; WANG J C . Hierarchical NoC-based security for MP-SoC dynamic protection. In: Third IEEE Latin American Symposium on Circuits and Systems (LASCAS 2012), 2012, Playa del Carmen. Proceedings of the Third IEEE Latin American Symposium on Circuits and Systems, 2012. v. 1. p. 1-4.

• E.L.Romero ; STRUM, M. ; CHAU W J . Manipulation of Training Sets for Improving Data Mining Coverage-Driven Verification. In: 13th Latin American Test Workshop (LATW 2012), 2012, Quito. Proceedings of the 13th Latin American Test Workshop, 2012. v. 1. p. 1-6.

• GUSTAVO, A. PATINO A. ; GONZALEZ, JORGE ; Chau, Wang Jiang ; STRUM, Marius . Workload and task characterization based on operation modes timing analysis, 2012. v. 1. p. 248-253.

• Sepulveda, Johanna ; Gogniat, Guy ; PIRES, Ricardo ; CHAU, WANG J. ; STRUM, Marius . Hybrid-on-chip communication architecture for dynamic MP-SoC protection. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1-6.

• CASTRO, C. ; STRUM, M. ; CHAU W J ; VARGAS, F. . Formally verifying an RTOS scheduling monitor IP core in embedded systems. In: 12th Latin American Test Workshop, 2011, Porto de Galinhas. Proceedings of the 12th Latin American Test Workshop, 2011. v. 1. p. 1-6.

• SEPÚLVEDA, Martha ; GOGNIAT, G ; PIRES, Ricardo ; WANG J C ; STRUM, Marius . Dynamic NoC-based architecture for MPSoC security implementation. In: 24th symposium on Integrated circuits and systems design, 2011, Joao Pessoa. Proceedings of the 24th symposium on Integrated circuits and systems design. New York: ACM, 2011. v. 1. p. 197-202.

• SEPÚLVEDA, Martha ; GOGNIAT, G ; PIRES, Ricardo ; WANG J C ; STRUM, Marius . A Multi-Objective Approach for Multi-Application NoC mapping. In: 2nd LASCAS 2011 - IEEE Latin American Symposium on Circuits and Systems, 2011, Bogota. Proceedings of 2nd LASCAS, 2011. v. 1. p. 1-4.

• PATINO, Gustavo Adolfo ; WANG J C ; STRUM, Marius . On Chip Traffic Characterization based on a MPSoC Architecture Exploration. In: XVII Iberchip Workshop, 2011, Bogota. Proceedings of the XVII Iberchip Workshop, 2011. v. 1. p. 1-6.

• R.A.Hernandez ; J G Filho ; STRM, Marius ; WANG J C . An FPGA Implementation of a Kernel Function for Support Vector Machines. In: XVI Workshop Iberchip, 2010, 2010, Foz de Iguaçu. Proceedings XVI Workshop Iberchip, 2010.

• J G Filho ; R.A.Hernandez ; STRUM, Marius ; WANG J C . A General-Purpose Hardware Implementation of a SVM-SMO Algorithm. In: XVI Workshop Iberchip, 2010, 2010, Foz de Iguaçu. Proceedings XVI Workshop Iberchip, 2010.

• M Raffo ; STRUM, Marius ; WANG J C . A Simulation Methodology for a NoC-Based Dynamically Reconfigurable System. In: XVI Workshop Iberchip, 2010, 2010, Foz de Iguaçu. Proceedings XVI Workshop Iberchip, 2010.

• M Raffo ; J G Filho ; STRUM, Marius ; WANG J C . A Placement Tool for a NoC-Based Dynamically Reconfigurable System. In: VI Southern Programmable Logic Conference, 2010, 2010, Ipojuca, PE. Proceedings of the VI Southern Programmable Logic Conference, 2010. v. 1. p. 47-52.

• J G Filho ; M Raffo ; STRM, Marius ; WANG J C . A General-Purpose Dynamically Reconfigurable SVM. In: VI Southern Programmable Logic Conference, 2010, 2010, Ipojuca, PE. Proceedings of the VI Southern Programmable Logic Conference, 2010. v. 1. p. 107-112.

• CASTRO, C. ; STRUM, M. ; CHAU W J . Automatic generation of a parameter-domain-based functional input coverage model. In: LATW2010 - 11th Latin American Test Workshop, 2010, Punta del Este. 11th Latin American Test Workshop- Digest of Papers, 2010. v. 1. p. 1-1.

• SEPÚLVEDA, Martha ; STRUM, Marius ; WANG J C ; PIRES, Ricardo . The LRD traffic impact on the NoC-based SoCs. In: 23rd symposium on Integrated circuits and system design (SBCCI 2010), 2010, Sao Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design, 2010. v. 1. p. 97-102.

• E.L.Romero ; CASTRO, C. ; STRUM, M. ; WANG J C . Domain oriented training for data mining coverage driven verification. In: Design and verification Conference 2009, DVCON'09, 2009, San Jose, CA. Procedings of Design and verification conference 2009, 2009. v. 1. p. 64-71.

• R.A.Hernandez ; STRUM, Marius ; WANG J C ; QUILICI, J. A. . The Multiple Pairs SMO: A Modified SMO Algorithm for the Acceleration of the SVM Training. In: 2009 International Joint Conference on Neural Networks, 2009, Atlanta. IJCNN 2009 Conference, 2009. v. 1. p. 1221-1228.

• ROMERO, Edgar Leonardo ; R.A.Hernandez ; STRM, Marius ; WANG J C . Support Vector Machine Coverage Driven Verification for Communication Cores. In: 17th IFIP/IEEE International Conference on Very Large Scale Integration, 2009, Florianópoilis. VLSI-SOC 2009, 2009. v. 1. p. 1-6.

• CASTRO, C. ; STRUM, Marius ; WANG J C . A PD-based Methodology to Enhance Efficiency in Testbenches with Random Stimulation. In: 22nd Symposium on Integrated Circuits and Systems Design, 2009, Natal. Proceedings SBCCI2009. New York: ACM, 2009. v. 1. p. 115-120.

• SEPÚLVEDA, Martha ; PIRES, Ricardo ; STRUM, Marius ; WANG J C . Authentication and Access Control QoSS (Quality of Security Service) for NoC-Based Systems. In: PDCS 2009- The 21st IASTED International Conference on Parallel and Distributed Computing and Systems, 2009, Cambridge, MA. Proceedings of the 21st IASTED International Conference on Parallel and Distributed. Calgary, CA: ACTA Press, 2009. v. 1. p. 668-037.

• ESLAVA, Johan Sebastian ; WANG J C ; STRUM, Marius . A Multi-Scenarios TLM Performance Analysis for OnChip Communication Structure Design. In: IASTED International Conference on Circuits and Systems, 2008, Kailua-Kona, Hawaii, EUA. Proceedings of the IASTED International Conference on Circuits and Systems. Anaheim-Calgary-Zurich: ACTA Press, 2008. v. 1. p. 72-77.

• CASTRO, C. ; E.L.Romero ; STRUM, M. ; WANG J C . Automatic Generation of Random Stimuli Sources based on Parameter Domains for Functional Verification. In: DCAS-2008/ 7th IEEE Dallas Circuits and Systems Workshop, 2008, Dallas. Proceedings of the 2008 IEEE Dallas Circuits And Systems Workshop. Piscataway, NJ: IEEE Service Center, 2008. v. 1. p. 79-82.

• ROMERO, Edgar Leonardo ; IGUCHI, K. ; STRUM, Marius ; WANG J C . Functional Verification of Communication Systems based on Modular Coverage and Data Mining. In: 8th Latin-American Test Workshop, 2007, Cuzco. Proceedings of the 8th Latin-American Test Workshop, 2007. v. 1. p. 31-36.

• FARIA, Frederico de ; STRUM, Marius ; WANG J C . A system-level Performance Evaluation Methodology for Network Processors Based on Network Calculus Analytical Modeling. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. Proceedings of ISVLSI, 2007, 2007. v. 1. p. 265-272.

• SEPÚLVEDA, Martha ; STRM, Marius ; WANG J C . A Rule-Based Method for Heterogeneous NoC Performance Optimization. In: Colombian Workshop on Circuits and Systems, 2007, Bogotá. CWCAS´07, 2007.

• ESLAVA, Sebastian ; WANG J C ; STRUM, Marius . A System-Level design methodology for on-chip communication structures using TLM levels: MaLOC. In: Colombian Workshop on Circuits and Systems, 2007, Bogotá. CWCAS´07, 2007.

• OLIVEIRA, Duarte Lopes de ; STRUM, Marius ; CHAU W J . Synthesis of Multi Burst-Mode gRS Machines from Flexible MBG Specification. In: XII Workshop IBERCHIP, 2006, San Jose. XII Workshop IBERCHIP, 2006. v. 1. p. 130-133.

• GONZALEZ, José Artur Quilici ; CHAU W J . Circuit Partitioning and HDL Restructuring for Behavioral Simulation ofDynamically Reconfigurable Circuit Partitions: a Case Study. In: 2nd International Conference on Electronic Design, 2006, Vera Cruz, Mexico. 2006 International Conference on Electronic Design- Procceddings, 2006. v. 1. p. 6-11.

• KOJIMA, Leandro ; ESQUIAGOLA, John ; STRUM, Marius ; CHAU W J . Design Space Exploration for Dynamic Reconfiguration from SystemC. In: 2nd International Conference on Electronic Design, 2006, Vera Cruz, Mexico. 2006 International Conference on Electronic Design- Proceedings, 2006. v. 1. p. 74-79.

• ESLAVA, Sebastian ; LOZADA, Gino ; STRUM, Marius ; CHAU W J . Performance Estimation of On-Chip Communication Structures at Different TLM Sub-levels. In: XI Workshop IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP, 2005. p. 70-73.

• ROMERO, Edgar Leonardo ; CHAU W J ; STRM, Marius . Functional Verification of a baseband BLUETOOTH Adaptor. In: XI Workshop IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP, 2005. p. 235-238.

• ESQUIAGOLA, John ; OZARI, Guilherme ; TERUYA, Marcio ; STRUM, Marius ; CHAU W J . A Dinamically Reconfigurable Bluetooth Base Band Unit. In: International Conference on Field Programmable Logic and Applications (FPL), 2005, Tampere. FPL2005 -International Conference on Field Programmable Logic and Applications (FPL), 2005. v. 1. p. 148-152.

• OLIVEIRA, Duarte Lopes de ; STRM, Marius ; CHAU W J . Miria-SI: A Toll for the Synthesis of Speed-Independent Multi Burst-Mode Controllers. In: 18th Symposium on Integrated Circuits and Systems Design (SBCCI2005), 2005, Florianópolis. Proceedings- SBCCI2005- 18th Symposium on Integrated Circuits and Systems Design, 2005. v. 1. p. 56-61.

• ROMERO, Edgar Leonardo ; STRUM, Marius ; CHAU W J . Comparing Two Testbench Methods for Hierarchical Functional Verification of a Bluetooth Baseband Adaptor. In: International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS 2005), 2005, Jersey City. CODES+ISSS 2005 - International Conference on Hardware/Software Codesign and System Synthesis, 2005. v. 1. p. 327-332.

• CHAU W J ; ESLAVA, Johan Sebastian ; STRUM, Marius . Performance estimation of on-chip communication structures with TLM SystemC. In: X Workshop Iberchip, 2004, Cartagena de Indias. IWS´04 - seção 3a - 8 páginas, 2004. p. 1-8.

• CHAU W J ; OLIVEIRA, Duarte Lopes de ; STRUM, Marius ; CUNHA, Wagner . Modified ATACS Algorithm for the Logic Minimization of Multi Burst-Mode Asynchronous Controllers. In: X Workshop Iberchip, 2004, Cartagena de Indias. IWS´04 - seção 6b - 8 páginas, 2004. p. 1-8.

• CHAU W J ; OLIVEIRA, Duarte Lopes de ; STRUM, Marius . Synthesis of Multi Burst- Mode Controllers using Genralizar C-Components. In: IX Workshop IBERCHIP, 2003, La Habana. IWS´2003 - seção 4a - 8 páginas, 2003. v. 0. p. 1-8.

• CHAU W J ; P.S.Cardoso ; STRUM, Marius ; PIRES, Ricardo . A Comparison Between Test Pattern Generation Strategies for Functional Units in BIST Applications. In: 3rd IEEE Latin-American Test Workshop, 2002, Montevideo. 3rd IEEE Latin-American Test Workshop - Digest of Papers, 2002. v. 1. p. 61-63.

• CHAU W J ; GONZALEZ, José Artur Quilici ; STRUM, Marius ; PIRES, Ricardo . BIST Plan Optimization and Independent Input Test Register Insertion for Datapath Functional Units. In: 3rd IEEE Latin-American Test Workshop, 2002, Montevideo. 3rd IEEE Latin-American Test Workshop - Digest of Papers, 2002. v. 1. p. 64-69.

• CHAU W J ; GONZALEZ, José Artur Quilici ; STRUM, Marius ; PIRES, Ricardo . Comparing BIST Plan Optimization for Functional Units with Single and Independent Input Test Registers. In: Iberchip International Workshop, 2002, Guadalajara. Iberchip - VIII Workshop Internacional, 2002.

• OLIVEIRA, Duarte Lopes de ; STRUM, Marius ; CHAU W J ; CUNHA, W. C. . Synthesis of Multi-Burst Controllers as Generalized RS Architecture for Heterogenous Systems. In: VIII Iberchip Workshop, 2002, Guadalajara. Iberchip - VIII Workshop Internacional, 2002. p. 1.

• TERUYA, M. Y. ; CHAU W J . Bluetooth Link Controller Implementation on a Novel Dynamically Reconfigurable Architecture. In: VIII Iberchip Worshop, 2002, Guadalajara. Iberchip - VIII Workshop Internacional, 2002.

• CHAU W J ; OLIVEIRA, Duarte Lopes de ; STRUM, Marius ; CUNHA, W. C. . Synthesis of Multi-Burst Controllers as Modified Huffman Machines. In: 14th Symposium on Integrated Circuits and System Design, 2001, Pirenópolis. Proceedings 14th Symposium on Integrated Circuits and System Design. Los Alamitos, CA: IEEE Computer Society, 2001. v. 1. p. 220-225.

• CHAU W J ; OLIVEIRA, Duarte Lopes de ; STRUM, Marius ; CUNHA, W. C. . Synthesis of Multi-Burst Controllers as Standard RS Architectures. In: XVI International Conference on Microelectronics asd Packaging, 2001, Pirenópolis, GO. Proceedings XVI International Conference on Microelectronics asd Packaging. Brasília: Sociedade Brasileira de Microeletrônica, 2001. v. 1. p. 158-163.

• OLIVEIRA, Duarte Lopes de ; STRUM, Marius ; CHAU W J ; CUNHA, W. C. . Synthesis of Speed-Independent Circuitsfrom Multi-Burst Graph Speciifcationand Using Gate-Level Architectures. In: VII Workshop Iberchip, 2001, Montevideo. IWS´2001- VII Workshop Iberchip - seção 10 - 10 páginas, 2001. p. 1-10.

• CHAU W J ; QUILICI, J. A. ; AMAZONAS, José Roberto de Almeida ; STRUM, Marius . Self Test Built-in Plan for Data-Path Functional Units. In: 1st IEEE Latin-America Test Workshop (LATW2000), 2000, Rio de Janeiro. Digest of Papers of the 1st IEEE Latin-America Test Workshop, 2000. p. 9-14.

• CHAU W J ; OLIVEIRA, Duarte Lopes de ; STRUM, Marius ; CUNHA, Wagner . Direct Synthesis of Speed-Independent Circuits using Multi-Burst Graph Specification. In: XV International Conference on Microelectronics and Packaging, 2000, Manaus. Proceedings of the XV International Conference on Microelectronics and Packaging, 2000. p. 232-237.

• CHAU W J ; OLIVEIRA, Duarte Lopes de ; STRUM, Marius ; CUNHA, Wagner . Synthesis of High Performance Extended Burst Mode Asynchronous State Machines. In: 13th Symposium on Integrated Circuits ans Systems Design (SBCCI2000), 2000, Manaus. Proceedings of the 13th Symposium on Integrated Circuits ans Systems Design. Los Alamitos, CA: IEEE Computer Society, 2000. p. 41-46.

• CARDOSO, P. S. ; STRUM, Marius ; AMAZONAS, J. R. ; CHAU W J . Comparison between Quasi-Uniform Linear Cellular Automata and Linear Feedback Shift Registers as Test Pattern Generators for Built-in Self-Test Applications. In: XII Brazilian Symposium on Integrated Circuits and Systems Design (SBCCI'99), 1999, Natal. Proceedings of the XII Brazilian Symposium on Integrated Circuits and Systems Design (SBCCI'99), 1999. p. 198-201.

• TERUYA, M. Y. ; STRUM, Marius ; CHAU W J . Architectural Transformations for Hierarchical Algorithmic Descriptions. In: X IFIP International Conference on Very Large Scale Integration (VLSI'99), 1999, Lisboa. Proceeedings of the X IFIP International Conference on Very Large Scale Integration (VLSI'99), 1999. p. 473-488.

• P.S.Cardoso ; STRUM, Marius ; AMAZONAS, J. R. ; CHAU W J . Quasi-Uniform Cellular Automata For Bist Application. In: IV Workshop IBERCHIP, 1998, Mar del Plata. Proceedings of the IV Workshop IBERCHIP, 1998. p. 392-401.

• P.S.Cardoso ; STRUM, Marius ; AMAZONAS, J. R. ; CHAU W J . A Methodology For Minimum Area Cellular Automata Generation. In: XIII International Conference on Microelectronics and Packaging, 1998, Curitiba. Proceedings of the IMAPS 1998 International Conference on Microelectronics and Packaging, 1998. p. 51-59.

• AMAZONAS, J. R. ; STRUM, Marius ; CHAU W J . Exploring Concurrency In Data Path Functional Units Bist Plan Optimization: A Study-Case. In: XI Brazilian Symposium on Integrated Circuit Design, 1998, Búzios. Proceedings of the XI Brazilian Symposium on Integrated Circuit Design, 1998. p. 244-247.

• P.S.Cardoso ; STRUM, Marius ; AMAZONAS, J. R. ; CHAU W J . A Methodology For Minimum Area Cellular Automata Generation. In: 7th Asian Test Symposium, 1998, Cingapura. Proceedings of the 7th Asian Test Symposium, 1998. p. 33-37.

• TERUYA, M. Y. ; STRUM, Marius ; CHAU W J . Transformations On Functional Units With Modular Architecture In High Level Synthesis Of Digital Circuits. In: II Workcomp - ITA, 1998, São José dos Campos. Anais do Workcomp, 1998. p. 23-28.

• STRUM, Marius ; VALE NETO, José Vieira Do ; CHAU W J . Reusing And Transforming Functional Modules In Hierarchical High Level Synthesis. In: Workhop Tercer Iberchip, 1997, Puebla. Proceedings of the Workhop Tercer Iberchip, 1997. p. 323-332.

• AMAZONAS, J. R. ; STRUM, Marius ; VALE NETO, J. V. ; CHAU W J ; ROUZEYRE, B. ; FLOTTES, M. . Built-In Self Test High Level Synthesis. In: XII Conference of the Brazilian Microelectronics Society, 1997, Caxambu. Proceedings of the XII Conference of the Brazilian Microelectronics Society (CD-ROM), 1997. p. 31-31.

• AMAZONAS, J. R. ; STRUM, Marius ; VALE NETO, J. V. ; CHAU W J ; ROUZEYRE, B. ; FLOTTES, M. . Data Path Functional Units Bist Plan Optimization: A Study-Case. In: XI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1997, Gramado. Anais do XI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1997. p. 185-194.

• STRUM, Marius ; VALE NETO, J. V. ; CHAU W J ; JERRAYA, A. A. . A Strategy For Recursive High Level Synthesis. In: XI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1997, Gramado. Anais do XI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1997. p. 105-114.

• TERUYA, M. Y. ; CHAU W J ; VALE NETO, J. V. ; STRUM, Marius ; JERRAYA, A. A. . Transformations For Functional Modules In Hierachical High Level Synthesis. In: XI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1997, Gramado. Anais do XI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1997. p. 115-124.

• CHAU W J ; TERUYA, M. Y. ; VALE NETO, J. V. ; STRUM, Marius ; JERRAYA, A. A. . A Recursive High Level System. In: 5th International Conference on VLSI and CAD, 1997, Seul. Proceedings of the 5th International Conference on VLSI and CAD, 1997. p. 412-414.

• TERUYA, M. Y. ; CHAU W J ; STRUM, Marius . A New Method For Inverse-Image Computation In Generating The Set Of Equivalent States. In: XI Conference of the Brazilian Microelectronics Society, 1996, Águas de Lindoia, SP. Proceedings of the XI Conference of the Brazilian Microelectronics Society, 1996. p. 10-15.

• STRUM, Marius ; CHAU W J ; STABLER, E. . Collective Test Generation And Test Set Compaction. In: 1995 International Symposium on Circuits and Systems, 1995, Seattle. Proceedings of the 1995 International Symposium on Circuits and Systems. Seattle, EUA: IEEE Press, 1995. p. 2008-2011.

• STRUM, Marius ; CHAU W J . Geração Coletiva e Compactação de Conjunto de Testes Em Síntese Lógica. In: VIII Simpósio Brasileiro de Concepção de Circuitos Integrados, 1994. Anais do VIII Simpósio Brasileiro de Concepção de Circuitos Integrados. Gramado, RS. p. 311-323.

• CHAU W J . Set Containment and Cube Expansion with Binary Decision Diagrams for Logic Synthesis. In: XX Seminário Integrado de Software e Hardware da Soc. Brasileira de Computação, 1993. Anais do XX Seminário Integrado de Software e Hardware da Soc. Brasileira de Computação. p. 25-37.

• CHAU W J . Optimized Cube Expansion with Binary Decision Diagrams and Expansion Graphs for Logic Minimization. In: VIII Congresso Brasileiro de Microeletrônica, 1993, Campinas. Anais do VIII Congresso Brasileiro de Microeletrônica, 1993. p. 8.6-8.13.

• VILLEGAS CASTILLO, ERNESTO ; MIORANDI, GABRIELE ; Chau, Wang Jiang . DyAFNoC: Characterization and analysis of a dynamically reconfigurable NoC using a DOR-based deadlock-free routing algorithm. In: 2014 Eighth IEEE/ACM International Symposium on NetworksonChip (NoCS), 2014, Ferrara. 2014 Eighth IEEE/ACM International Symposium on Networks-on-Chip (NoCS). p. 190-191.

• Sepúlveda, Martha Johanna ; Gogniat, Guy ; SEPÚLVEDA, DANIEL MAURICIO ; PIRES, Ricardo ; Chau, Wang Jiang ; STRUM, Marius . 3DMIA. In: Proceeding of the fifteenth annual conference companion, 2013, Amsterdam. Proceeding of the fifteenth annual conference companion on Genetic and evolutionary computation conference companion - GECCO '13 Companion. New York: ACM Press, 2013. v. 1. p. 167-168.

• FARIA, Frederico de ; STRUM, Marius ; CHAU W J . Performance Evaluation of a Network Processors Bus Arbiter Policies Using Worst-Case Deterministic Analytical Methodologies. In: XII Workshop IBERCHIP, 2006, San Jose. XII Workshop IBERCHIP, 2006. v. 1. p. 306-307.

• ESQUIAGOLA, John ; OZARI, Guilherme ; TERUYA, Marcio ; STRM, Marius ; CHAU W J . Dynamic Reconfiguration of Bluetooth Baseband Bitstream Processing. In: XI Workshop IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP, 2005. p. 318-319.

• LOZADA, Gino ; ESLAVA, Sebastian ; STRUM, Marius ; CHAU W J . Random Traffic Generator for the performance Estimation of On-Chip Communication Structures. In: XI Workshop IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP, 2005. p. 299-300.

• CHAU W J ; E.L.Romero ; STRUM, Marius . Functional Verification of a Cyclic Redundancy Checker RTL Module. In: X Workshop Iberchip, 2004, Cartagena de Indias. IWS´04 - seção 3b- 5 páginas, 2004. p. 1-5.

• TAVARES, L. S. ; CHAU W J ; FONSECA, F. J. . Development of a UVM Environment for the Functional Verification of a NoC Router. 2022. (Apresentação de Trabalho/Simpósio).

• TENG, C. ; CHAU W J ; FONSECA, F. J. . A Comparison of Two Banded Smith-Waterman Algorithms for Hardware Acceleration. 2022. (Apresentação de Trabalho/Simpósio).

• Jiang Chau, Wang . Palestra- Estilos Arquiteturais. 2019. (Apresentação de Trabalho/Conferência ou palestra).

• Jiang Chau, Wang . Arquitetura de CIs Digitais. 2018. (Apresentação de Trabalho/Conferência ou palestra).

• Jiang Chau, Wang ; SILVA NOVAES, GUILHERME APOLINARIO . Redes intrachip (NoCs) e de algoritmos de otimização associados.. 2017. (Apresentação de Trabalho/Conferência ou palestra).

• CHAU W J . Multilevel Logic Minimization and Test Set Generation Using Binary Decision Diagrams. Syracuse: CASE Center Technical Report Series, 1993 (Boletim Técnico).

• WANG CHAU . Hardware: Conceitos, Tecnologias e Negócios. 2015. (Curso de curta duração ministrado/Especialização).

• WANG CHAU . Hardware: Conceitos, Tecnologias e Negócios. 2014. (Curso de curta duração ministrado/Especialização).

Projetos de pesquisa

• 2013 - 2015

  Redes de Comunicação Intrachip Híbridas para Sistemas Eletrônicos Integrados Seguros, Descrição: Os dois tipos de estruturas de comunicação, EC, mais usados atualmente são os barramentos hierárquicos (HBus) e as redes de comunicação intrachip (network-on-chip - NoC). Recentemente vem ganhando importância as estruturas de comunicação híbridas (hybrid-on-chip - HoC), que englobam ambos os tipos numa única EC. Entre outras promessas, as HoCs vem sendo apontadas como as estruturas de comunicação mais adequadas para os SoCs 3D (3 dimensões), uma nova tecnologia que permite integrar verticalmente os componentes de um sistema num único chip. A importância das ECs vem aumentando devido ao crescente aumento do número e complexidade de componentes processantes e aplicações que são integrados num único SoC (MPSoC). A EC é também responsável, entre outras coisas, pelo atendimento das diferentes qualidades de serviço (QoS) exigidas pelas aplicações. Outro aspecto cada vez mais importante diz respeito ao incremento da informação crítica que é capturada, armazenada e processada por um sistema. Isto faz com que a segurança se torne mais um requisito crítico de projeto. A segurança pode ser realizada tanto na estrutura de computação como na de comunicação. A inclusão de serviços de segurança na EC é atraente devido à sua capacidade de: 1) monitorar a informação transmitida; 2) detectar violações; 3) bloquear ataques; e 4) fornecer informações para diagnóstico e ativação de mecanismos de recuperação e defesa. Um conceito recentemente desenvolvido denominado de qualidade dos serviços de segurança (quality-of-security-service - QoSS) permite incluir a segurança de um sistema como uma dimensão de sua qualidade de serviço por admitir a possibilidade de se prover diferentes níveis de proteção. O projeto de uma EC exige a criação de diversos modelos em diferentes níveis de abstração que possam ser usados em diferentes etapas do projeto do sistema. Tais modelos são altamente parametrizáveis permitindo gerar uma grande variedade de instâncias (configurações) da EC. O conjunto de todas as configurações possíveis é designado por ?espaço de soluções?. Neste projeto, dois objetivos são propostos. O primeiro consiste em desenvolver dois modelos de uma HoCQoSS. Um modelo de alto nível, em SystemC no nível de transações (TLM) que permite realizar simulações funcionais logo nas primeiras etapas do projeto do SoC que serve para validar o comportamento do sistema como também para realizar estimativas de seu desempenho. O segundo modelo, de baixo nível, em VHDL sintetizável que permite avaliar seu desempenho quando mapeado sobre FPGA. Entretanto, buscar uma instância (configuração) da EC do espaço de soluções que satisfaça simultaneamente os requisitos de funcionalidade, desempenho, qualidade de serviço e de segurança próprios para cada aplicação (ou conjunto de aplicações no caso de MPSoCs) não é uma tarefa trivial. O segundo objetivo consiste em estabelecer uma metodologia que permita rapidamente explorar o espaço de soluções buscando uma que satisfaça as exigências (especificações) de cada projeto.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Wang Jiang Chau - Integrante / M.STRUM - Coordenador / Ricardo Pires - Integrante / Martha Johanna Sepúlveda - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio financeiro., Número de produções C, T & A: 4

• 2013 - 2015

  Arcabouço Integrado de Verificação Funcional baseado em Checagem de Equivalência ESL-RTL seguido por Simulação em Testbench, Descrição: Chamada MCT/ CNPq N° 20/2013 - PNM (GM e GD). , Situação: Desativado; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Renan Costa Bellódi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2006 - 2008

  Desenvolvimento, Implementação e Análise de Métodos de Verificação Funcional Dirigidos por Cobertura para Circuitos Digitais (FAPESP 2006 / 52164-3), Descrição: Trata-se de projeto individual na área de técnicas de verificação funcional. A verificação funcional é uma das principais tarefas dentro do fluxo de projeto de sistemas digitais integrados, permitindo checar, a consistência após cada etapa, ou seja, verificar que o sistema sempre comporta-se de acordo com a especificação. Sabe-se que a etapa de verificação funcional é aquela, dentro do fluxo de projeto, que mais recursos humanos e de tempo consome, sendo identificada como o seu principal gargalo. Para diminuir o tempo ocupado pela verificação funcional, algumas propostas baseadas em técnicas de inteligência artificial têm sido sugeridas. São os métodos de verificação funcional dirigidos por cobertura e, por eles, a análise de cobertura identificar os aspectos da cobertura menos excitados e, daí, indicar como mudar os padrões de geração de estímulos para reduzir o tempo de obtenção de determinada cobertura global. É objetivo do presente plano de pesquisa fazer uma investigação sobre as alternativas existentes de verificação funcional dirigidas por cobertura, procurando-se implementar, em particular, as de Data Mining e redes Bayesianas, para efeitos de comparação. É um segundo objetivo, estudar comparativamente e implementar uma outra técnica, conhecida como Support Vector Machine (SVM), como também alternativa de análise da cobertura. Esta técnica, ainda não apresentada na literatura técnica relacionada à verificação funcional, tem sido considerada mais rápida e precisa que outras técnicas de aprendizado em uma série de áreas, como a de reconhecimento de padrões e bio-informática. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Edgar Leornardo Romero - Integrante / Carlos Castro - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio financeiro., Número de produções C, T & A: 6

• 1999 - 2001

  Desenvolvimento, Implementação e Análise de Algoritmos para Otimização de Planos de Teste de Unidades Funcionais, com Variados Graus de Paralelismo, em Circuitos BIST (FAPESP 1999/07740-0), Situação: Concluído; Natureza: Pesquisa. , Integrantes: Wang Jiang Chau - Coordenador / José Artur Quilici Gonzalez - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio financeiro., Número de produções C, T & A: 4

• 1994 - 1997

  Síntese Automática de Circuitos Integrados Digitais de Aplicação Específica VLSI (CAPES-COFECUB 163/94), Descrição: Convênio entre o Grupo de Projetos de Circuitos Integrados do LME-USP com os Grupos TIMA (INPG- Grenoble) e do LIRMM (Univ. Montpellier). Vesou no desenvolvimento de sistemas de teste e de síntese automática de circuitos junto a plataformas de síntese de alto nível.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Wang Jiang Chau - Integrante / Marius Strum - Coordenador., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro., Número de produções C, T & A: 12

Projetos de desenvolvimento

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência e Tecnologia - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência e Tecnologia - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência e Tecnologia - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia e Inovação - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Federal de Pernambuco - Outra.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia e Inovação - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Federal de Pernambuco - Outra.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia, Inovações e Comunicações - Auxílio financeiro / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia, Inovações e Comunicações - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Estadual de Campinas - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia, Inovações e Comunicações - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Federal da Paraíba - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia, Inovações e Comunicações - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Estadual de Campinas - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia, Inovações e Comunicações - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Federal da Paraíba - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia, Inovações e Comunicações - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Estadual de Campinas - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia e Inovações - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal de Minas Gerais - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Federal da Paraíba - Cooperação.Número de orientações: 1

• 2003 - 2007

  Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) (MCT/CNPq 552078/02-6), Descrição: O objetivo central deste projeto é a estruturação de uma rede de P&D na área de projeto de sistemas digitais de propriedade intelectual com o desenvolvimento de competências em projeto e validação de sistemas digitais. Estão previstos os seguintes objetivos: formação de recursos humanos em tecnologias de projeto e validação de sistemas digitais; concepção, desenvolvimento, validação e prototipação de uma plataforma "wireless" moderna (denominada Fênix) usando metodologias e ferramentas de projeto com padrão industrial, e a partir de módulos IPs desenvolvidos por cada um dos grupos participantes; disponibilidade para toda a comunidade em um repositório de núcleos (Brazil-IP), da plataforma Fênix e dos IPs que a compõem.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Wang Jiang Chau - Coordenador / Marius Strum - Integrante / Alexandre Ignacio Barboza - Integrante / Edgar Leonardo Romero Tobar - Integrante / Guilherme Ozari de Almeida - Integrante / Marcio Yukio Teruya - Integrante / Eduardo Correia - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Ministério da Ciência, Tecnologia e Inovações - Auxílio financeiro / Pontifícia Universidade Católica do Rio Grande do Sul - Cooperação / Universidade de Brasília - Cooperação / Universidade Estadual de Campinas - Cooperação / Universidade Federal da Paraíba - Cooperação / Universidade Federal de Pernambuco - Outra / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Federal de Minas Gerais - Cooperação., Número de produções C, T & A: 1