Jorge Enrique Vargas Solano

Engenheiro Eletrônico - Universidade Industrial de Santander (2007). Projetista e pesquisador da Facti atuando no Núcleo de Concepção de Sistemas de Hardware no Centro de Tecnologia da Informação Renato Archer (CTI) no âmbito do projeto CITAR. Experiência em projetos de microeletrônica, com ênfase em Projetos Analógicos e Sinal Misto. Possui experiência no projeto e implementação de circuitos digitais assim como projetos "System on Chip" (SoC) com uso de ferramentas Cadence, Mentor e Synopsys. Especialista em uso de ferramentas de simulação e otimização de circuitos Integrados Cadence, Mentor, Synopsys e MunEDA, com enfase em projetos robustos à radiação. Experiência em especificação, desenvolvimento e gerenciamento de projetos de conversores A/D e D/A, projetos Low Power e Low Voltage. Especialista em implementação fĩsica CMOS, BiCMOS (elaboração e edição de layout|) de circuitos analógicos, digitais e de sinal misto utilizando ferramentas Cadence e Mentor. Conhecimento e experiência no suporte e instalação de ferramentas EDA em geral assim como de sistemas operacionais Linux/Windows. Experiência de ensino de ferramentas de EDA Cadence e Mentor. Experiência de ensino teórico-prático de Implementação de Circuitos Integrados em tecnologias CMOS e BiCMOS

Informações coletadas do Lattes em 10/11/2022

Acadêmico

Formação acadêmica

Mestrado em andamento em Engenharia Elétrica

2018 - Atual

Universidade Estadual de Campinas
Título: Estudo e implementação de Fluxo de Projetos Sinal Misto,Orientador: Leandro Tiago Manera

Graduação em Engenharia Eletrônica

2000 - 2007

Universidad Industrial de Santander
Título: Design of an analog to digital converter integrated in CMOS technology
Orientador: ELKIM FELIPE ROA FUENTES

Formação complementar

2016 - 2016

Extensão universitária em Seminário sobre Projeto de CIs Dedicados de Alta Complexidade Baseado em IP. (Carga horária: 24h). , Instituto Federal de São Paulo, IFSP, Brasil.

2012 - 2012

Fluxo de projeto de CIs de Sinal Mixto. (Carga horária: 28h). , Centro de Tecnologia da Informação Renato Archer, CTI, Brasil.

2011 - 2011

Power Management. (Carga horária: 40h). , Ecole Polytechnique Fédérale de Lausanne, EPFL, Suiça.

2011 - 2011

MOS Practical Aspects in Mixed-Signal ICs. (Carga horária: 40h). , Ecole Polytechnique Fédérale de Lausanne, EPFL, Suiça.

2009 - 2009

Curso de certificação Fast Track. (Carga horária: 46h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2008 - 2008

Formação de Projetistas em Circuitos Integrados. (Carga horária: 560h). , Centro de Tecnologia da Informação Renato Archer, CTI, Brasil.

Idiomas

Bandeira representando o idioma Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Bandeira representando o idioma Espanhol

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Bandeira representando o idioma Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: MICROELETRONICA/Especialidade: PROJETO DE CIRCUITOS INTEGRADOS.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: MICROELETRONICA/Especialidade: Leiaute de circuitos integrados analógicos e sinal misto.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: MICROELETRONICA/Especialidade: Projeto de Circuitos Analógicos e Sinal Misto.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Suporte de ferramentas de projeto de Circuitos Integrados.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Projeto de Circuitos Digitais.

Participação em eventos

WERICE. 2015. (Oficina).

Outras produções

VARGAS, J. E. ; COELHO, L. . Block Guide Conversor D/A. 2014.

VARGAS, J. E. ; MURCIA, F. . Block Guide PLL. 2014.

VARGAS, J. E. ; ROSSETTI, M. ; MARTUCCI, R. . Block Guide Conversor AD. 2012.

VARGAS, J. E. ; CAMPOS, J. ; OLARTE, J. . Block Guide DCDC Converter. 2012.

VARGAS, J. E. . Uso de ferramentas Mentor Graphics. 2017. (Curso de curta duração ministrado/Outra).

VARGAS, J. E. . Implementaçâo Fisica de Circuitos Integrados. 2014. (Desenvolvimento de material didático ou instrucional - Manual de treinamento).

VARGAS, J. E. ; Jose Ramirez ; SOUZA, R. R. . Especificação de projeto CACIQ SOW. 2014. (Desenvolvimento de material didático ou instrucional - Manual de treinamento).

VARGAS, J. E. ; Jose Ramirez ; SOUZA, R. R. . Especificação de projeto MCRFID SOW. 2012. (Desenvolvimento de material didático ou instrucional - Manual de treinamento).

Projetos de pesquisa

  • 2016 - Atual

    Circuitos tolerantes à radiação, Descrição: Criação de uma base de conhecimento de Circuitos Integrados Analógicos e de Sinal misto tolerantes à radiação. - Elaboração de células funcionais (biblioteca de IPs) - Caracterização de blocos e células - Migração tecnológica de blocos de propriedade intelectual (IPs). , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Jorge Enrique Vargas Solano - Coordenador / William Ishikawa - Integrante / Eduardo Carvalho - Integrante.

Projetos de desenvolvimento

  • 2009 - 2009

    Layout do Projeto de um Regulador, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Jorge Enrique Vargas Solano - Coordenador / Jose Luis Ramirez - Integrante.

  • 2009 - 2009

    Layout do Projeto de um Regulador, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Jorge Enrique Vargas Solano - Coordenador / Jose Luis Ramirez - Integrante.

  • 2009 - 2009

    Layout do Projeto de um Regulador, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Jorge Enrique Vargas Solano - Coordenador / Jose Luis Ramirez - Integrante.

  • 2009 - 2009

    Layout do Projeto de um Regulador, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Jorge Enrique Vargas Solano - Coordenador / Jose Luis Ramirez - Integrante.

  • 2009 - 2009

    Layout do Projeto de um Regulador, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Jorge Enrique Vargas Solano - Coordenador / Jose Luis Ramirez - Integrante.

  • 2009 - 2009

    Layout do Projeto de um Regulador, Situação: Concluído; Natureza: Desenvolvimento.

  • 2009 - 2009

    Layout do Projeto de um Regulador, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Jorge Enrique Vargas Solano - Coordenador / Jose Luis Ramirez - Integrante.

Prêmios

2009

Instrutor Certificado na ferramenta "Virtuoso Layout Editor" v.5.1.41, Cadence Design Systems.

2009

Instrutor Certificado na ferramenta "Virtuoso XL Layout Editor" v.5.1.41, Cadence Design Systems.

2009

Instrutor Certificado na ferramenta "Virtuoso Chip Assembly Router" v.11.2.41, Cadence Design Systems.

Histórico profissional

Endereço profissional

  • Centro de Tecnologia da Informação Renato Archer, Projeto CITAR. , Rod. Dom Pedro I km 143.6, Amarais, 13069901 - Campinas, SP - Brasil, Telefone: (19) 37466261, URL da Homepage:

Experiência profissional

2018 - 2019

Centro de Tecnologia da Informação Renato Archer

Vínculo: Bolsista, Enquadramento Funcional: Projetista, Carga horária: 40, Regime: Dedicação exclusiva.

2017 - 2018

Centro de Tecnologia da Informação Renato Archer

Vínculo: Celetista, Enquadramento Funcional: Analista de projetos, Carga horária: 40, Regime: Dedicação exclusiva.

2016 - 2017

Centro de Tecnologia da Informação Renato Archer

Vínculo: Bolsista, Enquadramento Funcional: Projetista de Circuitos Integrados, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Projetista de circuitos analógicos e de sinal misto no Projeto de Circuitos Integrados Tolerantes a Radiação (CITAR). - Projeto de Circuitos Integrados analógicos, digitais e de sinal misto - Suporte de ferramentas de EDA. - Desenvolvimento de treinamentos em EDA e metodologias de projeto de CIs - Projeto de Sistemas on Chip (SoC) - Implementação física de circuitos integrados de alta complexidade - Floorplan, roteamento e simulação de Sistemas Complexos (SoC) - Projeto e layout de blocos analógicos tolerantes à radiação, OpAmp, sensores de temperatura, fontes de referênça, comparadores - Projeto de Circuitos Conversores de Dados A/D, D/A - Desenvolvimento de metodologias de verificação avançada para eventos relacionados à radiação (single event effect) com uso de ferramentas Cadence e Muneda - Migração de blocos de propriedade intelectual para diferentes tecnologias de implementação CMOS, atuando na verificação da robustez à radiação.

2015 - 2015

Centro de Tecnologia da Informação Renato Archer

Vínculo: Bolsista, Enquadramento Funcional: Projetista Senior Circuitos Integrados, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Projetista de circuitos analógicos e de sinal misto no Projeto de Circuitos Integrados Tolerantes a Radiação (CITAR). - Projeto de CIs analógicos - Suporte de EDA - Desenvolvimento de treinamentos em EDA e metodologias de projeto de CIs - Projeto de sistemas embarcados - Layout de circuitos de alta complexidade - Floorplan de sistemas de sinal misto

2015 - 2015

Centro de Tecnologia da Informação Renato Archer

Vínculo: Colaborador, Enquadramento Funcional: Analista de Projetos, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Analista de Projetos atuando dentro do projeto CITAR - Projetista de Circuitos Integrados - Analista de projetos - Suporte TI / EDA - Líder de projetos de CI de sinal misto. - Desenvolvimento de material de treinamento em ferramentas EDA - Avaliação de metodologias de projeto de CIs

2014 - 2015

Centro de Tecnologia da Informação Renato Archer

Vínculo: Celetista, Enquadramento Funcional: Instrutor, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Instrutor certificado em ferramentas Cadence Virtuoso Layout Editor Virtuoso XL Layout Editor Virtuoso Chip Assembly Router Assistente de laboratorio em ferramentas do fluxo analógico: Virtuoso Analog Design Environment Behavioral modeling with Verilog-A Virtuoso AMS Designer Assura Verification QRC Transistor Level extraction Professor avaliado Cadence: BA04 CMOS Physical Implementation Professor de aulas teóricas durante o nivelamento do CT2 Desenvolviento de material para cursos teóricos/práticos para o Centro de Treinamento 2, assim como o planejamento, gerenciamento e especificação de projetos para serem elaborados durante a fase II do treinamento Conhecimento do fluxo de projeto e ferramentas analógicos e digitais. Cadence, Mentor, MunEDA Uso de ferramentas de otimização de projeto de CIs focados na robustez e alto rendimento tais como Cadence e MunEDA (WiCkeD) Pesquisa e desenvolvimento de circuitos integrados analógicos e de sinal misto: Projeto de un regulador de voltage de baixo consumo de potencia Projeto de um Boost Converter, layout e verificação. Projeto de conversores de dados A/D, D/A Instrutor especializado em ferramentas de layout analógico e roteamento de circuitos integrados, System on Chip (SoC), roteadores digitais, ferramentas Cadence. Experiência em projeto de circuitos integrados analógicos e sinal misto. Suporte e instalação de ferramentas EDA e Sistemas Operacionais em geral.

2013 - 2013

Centro de Tecnologia da Informação Renato Archer

Vínculo: , Enquadramento Funcional: Instrutor, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Instrutor certificado em ferramentas Cadence Virtuoso Layout Editor Virtuoso XL Layout Editor Virtuoso Chip Assembly Router Assistente de laboratorio em ferramentas do fluxo analógico: Virtuoso Analog Design Environment Behavioral modeling with Verilog-A Virtuoso AMS Designer Assura Verification QRC Transistor Level extraction Professor avaliado Cadence: LA06 CMOS Physical Implementation Professor de aulas teóricas durante o nivelamento do CT2 Desenvolviento de cursos teóricos/prácticos para o CT2, assim como planejamento e especificação de projetos para serem aplicados durante a fase II Conhecimento do fluxo de projeto e ferramentas analógicos. Pesquisa e desenvolvimento de circuitos integrados analógicos e de sinal misto: Projeto de un regulador de voltage de baixo consumo de potencia Projeto de um Boost Converter, layout e verificação. Instrutor especializado em ferramentas de layout analógico e roteamento de circuitos integrados. Experiência em projeto de circuitos integrados analógicos e sinal misto. Suporte e instalação de ferramentas EDA e Sistemas Operacionais em geral.

2009 - 2013

Centro de Tecnologia da Informação Renato Archer

Vínculo: Bolsista, Enquadramento Funcional: Instrutor Certificado Ferramentas Cadence, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Instrutor certificado em ferramentas Cadence Virtuoso Layout Editor Virtuoso XL Layout Editor Virtuoso Chip Assembly Router Assistente de laboratorio em ferramentas do fluxo analógico: Virtuoso Analog Design Environment Behavioral modeling with Verilog-A Virtuoso AMS Designer Assura Verification QRC Transistor Level extraction Professor avaliado Cadence: LA06 CMOS Physical Implementation Professor de aulas teóricas durante o nivelamento do CT2 Desenvolviento de cursos teóricos/prácticos para o CT2, assim como planejamento e especificação de projetos para serem aplicados durante a fase II Conhecimento do fluxo de projeto e ferramentas analógicos. Pesquisa e desenvolvimento de circuitos integrados analógicos e de sinal misto: Projeto de un regulador de voltage de baixo consumo de potencia Projeto de um Boost Converter, layout e verificação. Instrutor especializado em ferramentas de layout analógico e roteamento de circuitos integrados. Experiência em projeto de circuitos integrados analógicos e sinal misto. Suporte e instalação de ferramentas EDA e Sistemas Operacionais em geral.

Atividades

  • 04/2015 - 07/2017

    Pesquisa e desenvolvimento , Projeto CITAR, .,Linhas de pesquisa

  • 01/2009 - 03/2015

    Pesquisa e desenvolvimento , CT2, .,Linhas de pesquisa

  • 01/2009 - 03/2015

    Ensino, Formação de Projetistas de Circuitos Integrados, Nível: Aperfeiçoamento,Disciplinas ministradas, Ferramenta de Edição de Layout Analógico, Ferramenta de Edição de Layout Analógico Avançado, Ferramenta de Roteamento de Circuitos Analógicos e Chip Completo, Implementação Física de Circuitos Integrados CMOS Teoria e Prática

2005 - 2008

UNIVERSIDAD INTRUSTRIAL DE SANTANDER

Vínculo: Projetista Junior, Enquadramento Funcional: Projetista no Grupo CIDIC, Carga horária: 25

Outras informações:
Universidad Industrial de Santander / Grupo de Procesamento de Sinais (GPS) ? Grupo de Pesquisa e Desenvolvimento de Circuitos Integrados (CIDIC). Janeiro 2005 ? Julho 2008. Projetista Junior de circuitos integrados Desenvolvimento de metodologias de projeto de circuitos integrados, utilização de programação geométrica no projeto de amplificadores operacionais integrados em tecnología CMOS. Projeto de blocos funcionais para serem usados em conversores de dados. Projeto de layout de circuitos integrados com uso de ferramentos Cadence e Mentor.

2004 - 2004

Universidad Industrial de Santander

Vínculo: Colaborador, Enquadramento Funcional: Auxiliar Docente, Carga horária: 8

Outras informações:
Auxiliar docente na aula de Eletrónica I Auxiliar de laboratorio.

Atividades

  • 01/2005 - 07/2008

    Pesquisa e desenvolvimento , Grupo Conectividad e Procesado de Señal (CPS), .,Linhas de pesquisa

2015 - 2015

Centro de Inovação - BBP

Vínculo: Colaborador, Enquadramento Funcional: Analista de Projetos, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Analista de Projetos atuando dentro do projeto CITAR - Projetista de Circuitos Integrados - Analista de projetos - Suporte TI / EDA - Líder de projetos de CI de sinal misto. - Desenvolvimento de material de treinamento em ferramentas EDA - Avaliação de metodologias de projeto de CIs

2019 - Atual

Fundação de Apoio à Capacitação em Tecnologia e Informação

Vínculo: Celetista, Enquadramento Funcional: Analista de projetos, Carga horária: 40, Regime: Dedicação exclusiva.