Pedro de Almeida Lázaro

Possui graduação em Engenharia de Teleinformática pela Universidade Federal do Ceará (2011). Atualmente é projetista de circuitos integrados digitais do Centro Nacional de Tecnologia Eletrônica Avançada. Tem experiência na área de Microeletrônica, com ênfase em Projeto Digital de Circuitos Integrados, atuando principalmente nos seguintes temas: Especificação de arquiteturas digitais, Codificação RTL, Síntese Lógica e Análise Estática de Tempo.

Informações coletadas do Lattes em 03/10/2025

Acadêmico

Formação acadêmica

Graduação em Engenharia de Teleinformática

2006 - 2011

Universidade Federal do Ceará
Título: JOPNoC: Um MPSoC de processadores Java que utiliza NoC como mecanismo de comunicação.
Orientador: Jarbas Aryel Nunes da Silveira

Formação complementar

2011 - 2011

CI Brasil. (Carga horária: 524h). , Centro de Treinamento 1, CT1, Brasil.

2008 - 2008

Introduction to VHDL. (Carga horária: 20h). , Universidade Federal do Ceará, UFC, Brasil.

2004 - 2004

Eletrônica de Potência. (Carga horária: 240h). , SENAI - Departamento Regional do Ceará, SENAI/DR/CE, Brasil.

Idiomas

Inglês

Compreende Razoavelmente, Fala Razoavelmente, Lê Bem, Escreve Bem.

Francês

Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.

Áreas de atuação

Grande área: Outros / Área: Microeletrônica / Subárea: Projeto de Ciruitos integrados Digitais/Especialidade: Projeto Digital de Circuitos Integrados.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

Grande área: Outros / Área: Microeletrônica.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Teleinformática.

Participação em eventos

Workshop Inovações Tecnológicas para Integração em Hardware.802.15.4 Frontend Transceiver RF and Digital Baseband. 2012. (Oficina).

RoadShow Microchip. 2009. (Seminário).

Chip on the Dunes.Java Optimized Processor with debug support. 2009. (Simpósio).

XXVII Encontro de Iniciação Científica.IMPLEMENTAÇÃO DE UM BUILT-IN SELF TEST PARA UM MULTIPLICADOR DE 8 BITS EM LINGUAGEM DE DESCRIÇÃO DE HARDWARE. 2008. (Encontro).

Produções bibliográficas

LÁZARO, P. A. ; SILVEIRA, Jarbas Aryel Nunes ; CASTRO, H. S. ; SILVEIRA, J. N. ; CORTEZ, P. C. ; FERREIRA, J. M. . JOPNoC : A NoC-based MPSoC of Java Processors. In: Chip on the Cliffs, 2011, João Pessoa. The First Workshop on Circuits and System Design - WCAS, 2011.
LÁZARO, P. A. ; IMPLEMENTAÇÃO DE UM BUILT-IN SELF TEST PARA UM MULTIPLICADOR DE 8 BITS EM LINGUAGEM DE DESCRIÇÃO DE HARDWARE. 2008. (Apresentação de Trabalho/Outra).

Outras produções

LÁZARO, P. A. ; Introduction to VHDL. 2013. (Curso de curta duração ministrado/Outra).

LÁZARO, P. A. ; SystemVerilog RTL. 2008. (Curso de curta duração ministrado/Outra).

Projetos de desenvolvimento

2012 - 2013

Leon3-FT, Descrição: Desenvolvimento de um protótipo em FPGA do processador Leon 3 tolerante a radição.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Pedro de Almeida Lázaro - Coordenador / Saulo Finco - Integrante / Alana Joyce de Moraes Holanda - Integrante / Urbanílson da Silva Xavier - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2012 - 2012

DIP02, Descrição: IP digital que implementa a camada física do padrão IEEE 802.15.4 (Zigbee). , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Pedro de Almeida Lázaro - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2008 - 2011

Brazil IP, Descrição: Geral: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Específica: Desenvolvimento de um Processador Java para aplicações de tempo real com suporte a Debug em chip através da interface JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Pedro de Almeida Lázaro - Integrante / Ítalo Cavalcante Sampaio - Integrante / Joana Maia Fernandes Barroso - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador / Priscila Cavalcante Holanda - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 1
2015 - 2015

Tag RF compativel com ISO/IEC 14443, Descrição: Geral: Desenvolvimento de um IP que implementa a interface RF compatível com a norma ISO/IEC 14443. Específica: Especificação de microarquitetura, codificação RTL, síntese lógica, simulações RTL e de netlist dos blocos digitais que implementam a interface RF.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Pedro de Almeida Lázaro - Integrante / Laurent Courcelle - Coordenador.
2013 - 2014

Tag RF compatível com ISO/IEC 15693, Descrição: Geral: Desenvolvimento de um circuito integrado que implementa o padrão de comunicação voltado para cartões de identificação via rádio frequência ISO/IEC 15693. Específica: Desenvolvimento dos blocos digitais listados abaixo: - Decodificador de dados modulados com modulação por posição do pulso em dados binários. - Codificador de dados binários baseado em codificação manchester utilizando uma ou duas frequências de sub portadoras. - Controlador que recebe e interpreta comandos especificados pela norma, acessa memória, transmite a resposta contida na tag e implementa o protocolo de anti colisão e sinalização de violação de "tamper". - Controlador de memória EEPROM de 1 Kb.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Pedro de Almeida Lázaro - Coordenador / Laurent Courcelle - Integrante.
2012 - 2013

Leon3-FT, Descrição: Desenvolvimento de um protótipo em FPGA do processador Leon 3 tolerante a radição.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Pedro de Almeida Lázaro - Coordenador / Saulo Finco - Integrante / Alana Joyce de Moraes Holanda - Integrante / Urbanílson da Silva Xavier - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2012 - 2012

DIP02, Descrição: IP digital que implementa a camada física do padrão IEEE 802.15.4 (Zigbee). , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Pedro de Almeida Lázaro - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2008 - 2011

Brazil IP, Descrição: Geral: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Específica: Desenvolvimento de um Processador Java para aplicações de tempo real com suporte a Debug em chip através da interface JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Pedro de Almeida Lázaro - Integrante / Ítalo Cavalcante Sampaio - Integrante / Joana Maia Fernandes Barroso - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador / Priscila Cavalcante Holanda - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 1

Histórico profissional

Endereço profissional

Centro Nacional de Tecnologia Eletrônica Avançada, Centro Nacional de Tecnologia Eletrônica Avançada. , Estrada João de Oliveira Remião, 777, Agronomia, 91550000 - Porto Alegre, RS - Brasil, Telefone: (51) 32209846, URL da Homepage:

Experiência profissional

2013 - Atual

Centro Nacional de Tecnologia Eletrônica Avançada

Vínculo: Celetista, Enquadramento Funcional: Projetista de Circuitos Integrados Digitais, Carga horária: 40, Regime: Dedicação exclusiva.

2013 - 2013

NSCAD Microeletrônica

Vínculo: Bolsista, Enquadramento Funcional: Projetista de Circuitos Integrados Digitais, Carga horária: 40, Regime: Dedicação exclusiva.

2012 - 2013

Centro de Tecnologia da Informação Renato Archer

Vínculo: Bolsista, Enquadramento Funcional: Projetista Digital de Circuitos Integrados, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Participação no desenvolvimento do protótipo do processado Leon3 tolerante a radiação em FPGAs modernas.

2012 - 2012

Centro de Treinamento 1

Vínculo: Bolsista, Enquadramento Funcional: Projetista Digital de Circuitos Integrados, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Participação no desenvolvimento do projeto da camada física do padrão IEEE 802.15.4 (Zigbee) referente a fase 2 do Programa Nacional de Formação de Projetistas de Circuitos Integrados CI Brasil.

2008 - 2011

Universidade Federal do Ceará

Vínculo: Bolsista, Enquadramento Funcional: Projetista Digital de Circuitos Integrados, Carga horária: 20

Outras informações:
Integrante da equipe da UFC no projeto Brazil IP. Desenvolvimento do projeto Processador Java com Suporte a Debug.