Glenn Sexton Ramalho

Outras informações:
Desenvolvi um controlador NVMe para memória STT-MRAM: escrevi RTL, simulei e sintetizei. Também ajustei os módulos de kernel do Linux para o controlador. Fix a interfaze entre IPs de PCIe Express e DDR3 e o controlador. Também desenvolvi vários IPs para usar em ASICs incluíndo controladores de DALI, SPI, I2C. Desenvolvi um ambiente de simulação mista SPICE/Verilog usando VPI e ferramentas gratuitas.

Outras informações:
Trabalhei em Munique, Alemanha. Projetei blocos digitais para PMICs para celulares e tablets. Trabalhei em projetos com múltiplos domínios de clock. Desenvolvi RTL para controladores (SPI, I2C e outros), debouncing, RTC, e escrevi ambientes de verificação usando OVM.

Outras informações:
Trabalhei para a Qimonda FLASH GmbH, posteriormente Qimonda AG em Munique, Alemanha.Projetei memórias NROM e NAND Flash. Também criei um modelo de um chip todo usando SystemC para verificação das memórias. Trabalhei num ASIC para testar memórias GDDR5: escrevi o RTL em Verilog, incluíndo multiplas máquinas de estado e um serializador de 4GHz.

Outras informações:
Trabalhei para a o grupo de memória da AMD que depois virou a Spansion, LLC. A princípio estava em Sunnyvale, CA, USA e depois transferi para o departamento em Dresden, Alemanha em February 2005. Projetei memórias NROM e NOR FLASH, e fiz verificação mista usando HSIM.

Outras informações:
Até dezembro de 2000, trabalhei em Sunnyvale, CA, USA onde Instalei e fiz manutenção de ferramentas de CAD e escrevi regras de checagem de DRC e LVS. Em Abril de 2000 fui trabalhar em Penang, Malasia, para ajudar a montar um escritório novo da AMD. Também montei um fluxo de layout automático digital e fiz o layout de uma biblioteca de células digitais "standard cells"

Outras informações:
Projetei blocos de SoC de baixo consumo. Integrei CPUs MIPS uAptiv e ARM Cortex M. Também escrevi firmware em C e Assembly para verificação e teste (wafer sort). Projetei periféricos como um DMA e um controlador de flash com emulação de EEPROM. Escrevi RTL em SystemVerilog, arquivos UPF (uninteruptable power format), testbenches

Outras informações:
Projetei RTL para geração de clock seguro com detecção de intrusos. Projetei controladores para protocolos incluíndo UART, I2C and JESD207. Também projetei controladores de communicação de satélite: MIL-STD-1553 and CCSDS TM/TC. Escrevi testes usando SystemVerilog, Verilog/AMS, SystemC e cocotb com pyUVM. Rodei síntese com DFT e UPF e fiz o layout (PR) para designs com digital no topo. Fiz checagem de tapeout incluíndo STA, LEC, e checagem de IR Drop e geração de sequencias de ATPG.

Outras informações:
Projetei RTL para geração de clock seguro com detecção de intrusos. Projetei controladores para protocolos incluíndo UART, I2C and JESD207. Também projetei controladores de communicação de satélite: MIL-STD-1553 and CCSDS TM/TC. Escrevi testes usando SystemVerilog, Verilog/AMS, SystemC e cocotb com pyUVM. Rodei síntese com DFT e UPF e fiz o layout (Place and Route) para designs com digital no topo. Fiz checagem de tapeout incluíndo STA, LEC, e checagem de IR Drop e geração de sequencias de ATPG.