Mario Andrés Raffo Jara
Engenheiro Eletrônico pela Pontificia Universidade Católica do Peru; Mestre em Engenharia Elétrica, área de Microeletrônica, da Escola Politécnica da Universidade de São Paulo. Trainee no programa CI-Brasil como projetista digital. Trabalhei na Idea! Electronic Systems, desde Março de 2015 até Março de 2016 como engenheiro projetista de hardware e verificador de sistemas digitais. Professor do departamento de Engenharia da Pontificia Universidade Catolica do Peru no ano 2011 e desde Abril de 2016 (trabalho atual). Pesquisa em Projeto de Sistemas Digitais com ênfase em Reconfiguração Dinâmica de FPGAs e redes intrachip e estándar de HDTV ISDB Internacional (SBTVD). No programa CI-Brazil desenvolvi um IP APB/CAN (CAN2.0B protocol) para aplicações automotivas. Conhecimentos de FPGAs das companhías Altera e Xilinx além das ferra: ISE e Quartus. Simulador de hardware ModelSim. Conhecimento das ferramentas da Cadence para projeto de circuitos digitais. Conhecimento de linguagens de descrição de hardware VHDL e Verilog HDL. Conhecimento de linguagens de verificação SystemC, SystemVerilog e linguagem E. Conhecimento de C++, Matlab e LabVIEW.
Informações coletadas do Lattes em 04/11/2022
Acadêmico
Formação acadêmica
Doutorado em andamento em Engenharia
2018 - Atual
pontificia Católica del Peru
Título: Arquitectura de Demodulación OFDM para sistemas de baja disipación de potencia,
Orientador: Carlos Bernardino Silva Cardenas
Mestrado em MICROELETÔNICA
2008 - 2010
Escola Politécnica da Universidade de São Paulo
Título: DESENVOLVIMENTO DE UM SISTEMA DINAMICAMENTE RECONFIGURÁVEL BASEADO EM REDES INTRA-CHIP E FERRAMENTA PARA POSICIONAMENTO DE MÓDULOS,Ano de Obtenção: 2010
PROF. DR. WANG JIANG CHAU.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: RECONFIGURAÇÃO DINÂMICA.
Graduação em ING. ELECTRONICA
1997 - 2002
pontificia Católica del Peru
Título: DISEÑO DE UN SISTEMA FLEXIBLE DE MULTIPROCESO ORIENTADO AL TRATAMIENTO DE IMÁGENES
Orientador: Dr. Carlos Bernardino Silva Cárdenas
Formação complementar
2014 - 2015
Treinamento em Projeto de Circuito Integrado. (Carga horária: 1464h). , Centro de Treinamento 2 do Programa CI-Brasil, CI-BRASIL, Brasil.
Idiomas
Inglês
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.
Espanhol
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Italiano
Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.
Francês
Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.
Alemão
Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente.
Áreas de atuação
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica.
Participação em eventos
VI Southern Programmable Logic Conference. A Placement Tool for a NoC-Based Dynamically Reconfigurable System.. 2010. (Congresso).
XVI Workshop Iberchip. A Simulation Methodology for a NoC-Based Dynamically Reconfigurable System. 2010. (Congresso).
XIV WORKSHOP IBERCHIP. DISEÑO DE UNA ARQUITECTURA PARA LA IMPLEMENTACION DE UNA RED NEURONAL ARTIFICIAL PERCEPTRON MULTICAPA SOBRE UN FPGA. 2008. (Congresso).
XIII WORKSHOP IBERCHIP. SISTEMA FLEXIBLE DE MULTIPROCESADORES ORIENTADO A TRATAMIENTO DE IMÁGENES. 2007. (Congresso).
Produções bibliográficas
-
RAFFO, M. ; Jonas Gomes Filho ; Strum, M. ; Wang, J.C. . DYNOPLACE: Herramienta para Automatización del Posicionamiento de Módulos en Sistemas Dinámicamente Reconfigurables.. Revista Electro Electrônica, p. 34 - 42, 29 ago. 2011.
-
RAFFO, M. ; Strum, M. ; Wang, J.C. . SIMULACIÓN DE SISTEMAS DINAMICAMENTE RECONFIGURABLES IMPLEMENTADOS EN FPGAS. Revista Electro Electrônica, PUC do Peru, , v. 33, p. 45 - 52, 19 abr. 2010.
-
PLASENCIA-BALABARCA, FRANK ; MITACC-MEZA, EDWARD ; Raffo-Jara, Mario ; SILVA-CARDENAS, CARLOS . Alternative functional verification methodology for low and medium level designs (Applied to an AES encryption module). In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. p. 1.
-
Cano, C. ; JARA, MARIO RAFFO ; RAFFO, M. . Arquitetura de alta frequencia de um filtro de escalabilidade para sobre amostragem de imagens em fator 2 para fpga. In: XIX Workshop IBERCHIP, 2013, Cusco. XIX Workshop IBERCHIP, 2013.
-
CASTILLO, ERNESTO VILLEGAS ; CARDENAS, CARLOS SILVA ; JARA, MARIO RAFFO . An efficient hardware architecture of the H.264/AVC Half and Quarter-Pixel Motion Estimation for real-time High-Definition Video streams. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012. p. 1-4.
-
Cristopher Villegas ; RAFFO, M. ; SILVA, C. . A Fractional Motion Estimation Hardware Architecture with Quarter-Pixel Accuaracy according to H.264/AVC for HDTV video sequences at real-time processing. In: Conference on Electronics, Telecommunications and Computers - CETC, 2011, Lisboa. A Fractional Motion Estimation Hardware Architecture with Quarter-Pixel Accuaracy according to H.264/AVC for HDTV video sequences at real-time processing, 2011.
-
RAFFO, M. ; Jonas Gomes Filho ; Strum, M. ; Wang, J.C. . A Placement Tool for a NoC-Based Dynamically Reconfigurable System.. In: Southern Programmable Logic Conference, 2010, Ipojuca. Proceedings of the VI Southern Programmable Logic Conference, 2010. p. 47-52.
-
Gomes Filho, J. ; RAFFO, M. ; Strum, M. ; Wang, J.C. . A General-Purpose Dynamically Reconfigurable SVM. In: Southern Programmable Logic Conference, 2010, Ipojuca. Proceedings of the VI Southern Programmable Logic Conference, 2010.
-
RAFFO, M. ; Strum, M. ; Wang, J.C. . A Simulation Methodology for a NoC-Based Dynamically Reconfigurable System. In: XVI Workshop Iberchip, 2010, Foz do Iguaçú. Proceedings of XVI Workshop Iberchip, 2010.
-
MONGE, M. ; RAFFO, M. ; SILVA, C. . DISEÑO DE UNA ARQUITECTURA PARA LA IMPLEMENTACION DE UNA RED NEURONAL ARTIFICIAL PERCEPTRON MULTICAPA SOBRE UN FPGA. In: XIV WORKSHOP IBERCHIP, 2008, PUEBLA. XIV WORKSHOP IBERCHIP, 2008.
-
ROBLES, O. ; MUNOZ, J. ; RAFFO, M. . Desing and Synthesis of an Improved Mitchell-Based Logarithmic Converter for a Floating Point Coprocessor. In: XIV WORSHOP IBERCHIP, 2008, PUEBLA. XIV WORSHOP IBERCHIP, 2008.
-
QUENTA, J. ; RAFFO, M. ; MUNOZ, J. . DISEÑO E IMPLEMENTACION DEL ANTILOGARITMO PARA UN COPROCESADOR MATEMATICO DE PUNTO FLOTANTE. In: XIV WORKSHOP IBERCHIP, 2008, PUEBLA. XIV WORKSHOP IBERCHIP, 2008.
-
RAFFO, M. ; SILVA, C. ; IPARRAGUIRRE, D. . SISTEMA FLEXIBLE DE MULTIPROCESADORES ORIENTADO A TRATAMIENTO DE IMÁGENES. In: XIII WORKSHOP IBERCHIP, 2007, LIMA. XIII WORKSHOP IBERCHIP. LIMA: HOZLO S.R.L., 2007.
-
RAFFO, M. ; SILVA, C. . Flexible Multiprocessing System Aimed Towards Image Processing. In: Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones, 2007, Cordoba. EAMTA2007, 2007.
Outras produções
RAFFO, M. ; Wang, J.C. . DynoPlace Tool. 2010.
Histórico profissional
Endereço profissional
-
Idea Sistemas Eletrônicos. , Avenida Doutor Romeu Tortima 446, Jardim Santa Genebra II (Barão Geraldo), 13084791 - Campinas, SP - Brasil, Telefone: (19) 33053813, URL da Homepage:
Experiência profissional
2015 - 2016
Idea Sistemas EletrônicosVínculo: Bolsista, Enquadramento Funcional: Projetista de circuitos integrados digitais, Carga horária: 40, Regime: Dedicação exclusiva.
2011 - 2011
Pontifícia Universidade Católica del PeruVínculo: PROFESOR, Enquadramento Funcional: Dedicação não exclusiva, Carga horária: 2
Outras informações:
Professor de Projeto de Formatura com dois orientandos.
2007 - 2008
pontificia Católica del PeruVínculo: Colaborador, Enquadramento Funcional: Chefe do Laboratorio de Microeletrônica, Carga horária: 40
2002 - 2007
pontificia Católica del PeruVínculo: Colaborador, Enquadramento Funcional: Ensino, Engenharia Elétrica, Nível: Graduação, Carga horária: 19
Outras informações:
Disciplinas ministradas Dibujo Electroténico, Circuitos Eléctricos 1, Circuitos Eléctricos 2, Electricidad, Electricidad Industrial, Circuitos Eléctricos, Laboratorio de Sistemas Eléctricos, Instalaciones Eléctricas en Baja Tensión, Máquinas Elétricas, Teoria de Comunicaciones 1, Teoria de Comunicaciones, Lenguaje de Programación, Diseño Electrónico, Laboratorio de Circuitos Digitales, Laboratorio de Circuitos Digitales y Sistemas Digitales, Microelectrónica, Introducción a la Ingeniería Electrónica, Laboratorio de Circuitos Analógicos,
2016 - Atual
Campus Pontificia Universidad Católica del PeruVínculo: Professor, Enquadramento Funcional: Professor, Carga horária: 40, Regime: Dedicação exclusiva.
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Mario Andrés Raffo Jara e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?