Carlos Iván Castro Márquez

Formado em Engenharia Eletrônica pela Universidade Nacional de Colômbia (2006). Obteve o título de Mestre (2009) e Doutor (2014) em Engenharia Elétrica, na área de Microeletrônica, pela Universidade de São Paulo. Tem experiência em projeto de circuitos integrados digitais, com ênfase em validação através de técnicas de simulação e aplicação de modelos e algoritmos formais. De 2006 até 2014 foi integrante do Grupo de Sistemas Eletrônicos Integrados e Software Aplicado (GSEIS), dentro do Laboratório de Microeletrônica, da Escola Polítécnica, na Universidade de São Paulo. Atualmente é projetista de circuitos integrados na Idea! Sistemas Eletrônicos, em Campinas.

Informações coletadas do Lattes em 04/11/2022

Acadêmico

Formação acadêmica

Doutorado em Doutorado em Engenharia Elétrica

2009 - 2014

Universidade de São Paulo
Título: Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação
Wang Jiang Chau. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Verificação funcional; Métodos formais; Checagem de equivalência.Grande área: Engenharias

Mestrado em Engenharia Elétrica

2006 - 2009

Universidade de São Paulo
Título: Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória.,Ano de Obtenção: 2009
Wang Jiang Chau.Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Análise de cobertura; Domínios de parâmetros; Metodologias de projeto; System-on-chip; Verificação funcional.Grande área: Engenharias

Graduação em Engenharia Eletrônica

1999 - 2006

Universidade Nacional de Colômbia
Título: Medidor de densidad de flujo magnético a 60 Hz RMS.
Orientador: Jose Felix Vega Stavro

Formação complementar

2015 - 2015

Workshop Adv. Digital Physical Implementation Flow. (Carga horária: 31h). , Interuniversitair Microeletronica Centrum Vew, IMEC, Bélgica.

2003 - 2003

Programa de entrenamiento en lengua japonesa. , Japan Foundation Kansai International Center, KIC, Japão.

1997 - 1997

Intensive English Program. , FLS Language Centres, FLS, Estados Unidos.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente.

Espanhol

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente.

Japonês

Compreende Razoavelmente, Fala Bem, Lê Razoavelmente, Escreve Pouco.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Microeletrônica.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: VLSI.

Participação em eventos

8th International Design and Test Symposium (IDT).Functional verification of complete sequential behaviors: A formal treatment of discrepancies between system-level and RTL descriptions. 2013. (Simpósio).

14th IEEE Latin-American Test Workshop.Formal Equivalence Checking between High-Level and RTL Hardware Designs. 2013. (Oficina).

12th Latin American Test Workshop (LATW), 2011.Formally Verifying an RTOS Scheduling Monitor IP Core in Embedded Systems. 2011. (Oficina).

11th Latin American Test Workshop (LATW). Automatic generation of a parameter-domain-based functional input coverage model. 2010. (Congresso).

SBCCI 2010. 23nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes.. 2010. (Simpósio).

SBCCI 2009. 22nd Symposium on Integrated Circuits and Systems Design.A PD-based methodology to enhance efficiency in testbenches with random stimulation. 2009. (Simpósio).

2008 IEEE Dallas Circuits And Systems Workshop. Automatic generation of random stimuli sources based on Parameter Domains for functional verification. 2008. (Congresso).

Produções bibliográficas

CASTRO MARQUEZ, CARLOS IVAN ; Strum, Marius ; Chau, Wang Jiang . A Unified Sequential Equivalence Checking Methodology to Verify RTL Designs with High-Level Functional and Protocol Specification Models. Journal of Electronic Testing (Dordrecht. Online) , v. 31, p. 255-273, 2015.
CASTRO, C. I. ; Romero Tobar, Edgar Leonardo ; Strum, Marius ; Chau, Wang Jiang . A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling. Journal of Electronic Testing , v. 27, p. 485-503, 2011.
MARQUEZ, CARLOS IVAN CASTRO ; Strum, Marius ; Chau, Wang Jiang . A unified sequential equivalence checking approach to verify high-level functionality and protocol specification implementations in RTL designs. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. p. 1.
MARQUEZ, CARLOS IVAN CASTRO ; Strum, Marius ; Chau, Wang Jiang . Formal equivalence checking between high-level and RTL hardware designs. In: 2013 14th Latin American Test Workshop LATW, 2013, Cordoba. 2013 14th Latin American Test Workshop - LATW. p. 1.
CASTRO MARQUEZ, CARLOS IVAN ; Strum, Marius ; Chau, Wang Jiang . Functional verification of complete sequential behaviors: A formal treatment of discrepancies between system-level and RTL descriptions. In: 2013 Design and Test Symposium (IDT), 2013, Marrakesh. 2013 8th IEEE Design and Test Symposium. p. 1.
CASTRO, CARLOS IVAN ; Strum, Marius ; Chau, Wang Jiang ; VARGAS, FABIAN . Formally verifying an RTOS scheduling monitor IP core in embedded systems. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1.
CASTRO, C. I. ; STRUM, M. ; CHAU, W. J. . Automatic generation of a parameter-domain-based functional input coverage model. In: 11th Latin American Test Workshop (LATW), 2010, Punta del Este. Proceedings LATW 2010, 2010. v. 1.
ROMERO, E. L. ; CASTRO, C. I. ; STRUM, M. ; CHAU, W. J. . Domain Oriented Training for Data Mining Coverage Driven Verification. In: DVCon - Conference on Electronic Systems Design and Verification Solutions, 2009, San Jose, CA. DVCon procedings 2009, 2009. p. 64-71.
CASTRO, C. I. ; STRUM, M. ; CHAU, W. J. . A PD-based methodology to enhance efficiency in testbenches with random stimulation. In: SBCCI 2009. 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes., 2009, Natal. RN.. Proceedings SBCCI 2009. New York: ACM, 2009. v. 1. p. 115-120.
CASTRO, C. I. ; ROMERO, E. L. ; STRUM, M. ; CHAU, W. J. . Automatic generation of random stimuli sources based on Parameter Domains for functional verification. In: 2008 IEEE Dallas Circuits And Systems Workshop, 2008, Dallas. Proceedings of the 2008 IEEE Dallas Circuits And Systems Workshop System-on-Chip (SoC): Design, Applications, Integration, and Software, 2008. p. 79-82.

Histórico profissional

Endereço profissional

Idea Sistemas Eletrônicos, Idea Sistemas Eletrônicos. , Avenida Doutor Romeu Tortima - 446, Jardim Santa Genebra II (Barão Geraldo), 13084791 - Campinas, SP - Brasil, Telefone: (19) 33053813, URL da Homepage:

Experiência profissional

2014 - Atual

Idea Sistemas Eletrônicos

Vínculo: Bolsista, Enquadramento Funcional: Projetista de Circuitos Integrados, Carga horária: 40, Regime: Dedicação exclusiva.