Jorge Johanny Sáenz Noval

Jorge Johanny Sáenz Noval é formado em Engenharia Eletrônica pela Universidade Industrial de Santander na Colômbia e Mestrado na área de Microeletrônica pela Escola Politécnica da Universidade de São Paulo. Atua há 8 anos na área de projeto de circuitos analógicos, com especialidade em circuitos de baixo consumo de potência, conversores ADC, fontes de referência e projeto de circuitos com foco na otimização da confiabilidade. Iniciou sua carreira profissional na Santa Maria Design House (SMDH), inicialmente como projetista de circuitos analógicos até ascender a líder da equipe analógica. Em dezembro de 2015 assumiu como projetista de circuitos analógicos na UNITEC Semicondutores.

Informações coletadas do Lattes em 04/11/2022

Acadêmico

Formação acadêmica

Mestrado em Engenharia Elétrica

2010 - 2012

Universidade de São Paulo
Título: Metodologia de projeto para otimizar o rendimiento e desempenho em circuitos analógicos.,Ano de Obtenção: 2012
Wilhelmus Adrianus Maria Van Noije.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Geometric Programming; Mismatch; Optimization; Voltage Reference; Yield; Analog Design. Grande área: OutrosGrande Área: Outros / Área: Microeletrônica / Subárea: Automatização do Desenho / Especialidade: Projeto de Circuitos Analógicos. Setores de atividade: Pesquisa e desenvolvimento científico.

Graduação em Ingeniería Electrónica

2004 - 2009

Universidad Industrial de Santander
Título: Aplication of Geometric Programming on Desing of a Voltage Reference
Orientador: Elkim Felipe Roa Fuentes

Ensino Médio (2º grau)

1998 - 2003

Colegio de Boyacá

Ensino Fundamental (1º grau)

1993 - 1997

Colegio Andino de Tunja

Formação complementar

2009 - 2009

CT2 - CI Brasil. (Carga horária: 496h). , Centro de Tecnologia da Informação Renato Archer, CTI, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Outros / Área: Microeletrônica / Subárea: Electronic Design Automation (EDA).

Grande área: Outros / Área: Microeletrônica.

Grande área: Outros / Área: Microeletrônica / Subárea: Design For Manufacturing/Yield.

Grande área: Outros / Área: Microeletrônica / Subárea: Low Power Design.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Mixed Signal.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Radiation Hardened circuits.

Participação em eventos

26th Symposium on Integrated Circuits and Systems Design.Metodologia para a otimização do rendimento e desempenho dos circuitos analógicos usando programação geométrica.. 2013. (Simpósio).

Workshop Circuits and Systems Society.Low power voltage and current references, relaxation oscillators, and temperature sensors. 2013. (Encontro).

23rd Symposium on Integrated Circuits and System Design.A methodology to improve yield in analog circuits by using geometric programming. 2010. (Simpósio).

Produções bibliográficas

NOVAL, J. J. S. ; Elkim Roa . Analysis and evaluation of statistical models for integrated circuits design.. Ingenieria, Investigacion y Tecnologia, Mexico, p. 409 - 419, 01 nov. 2011.
NOVAL, J. J. S. ; Elkim Roa ; Wilhelmus A.M. Van Noije ; Armando Ayala Pabon . A Methodology to Imrpove the Yield in Analog Circuits by using Geometric Programming. In: 23rd symposium on Integrated circuits and system design, 2010, São Paulo,SP. Brazil. Proceedings of the 23rd symposium on Integrated circuits and system design. São Paulo, SP: ACM. New York, NY. USA., 2010. v. 1. p. 140-145.
NOVAL, J. J. S. ; Elkim Roa ; Armando Ayala Pabon ; Wilhelmus A.M. Van Noije . A Methodology to Improve the Yield in Analog Circuits. 2010. (Apresentação de Trabalho/Simpósio).

Projetos de pesquisa

2005 - 2009

Projeto e implementação de um transceiver integrado em tecnologia CMOS, Descrição: Este projeto propõe o projeto e implementação de um transceiver integrado em tecnologia CMOS de muito baixo consumo de potência, para ser usado em aplicações de curto alcance cumprindo com as especificações mínimas do estándar Bluetooth e GSM.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Doutorado: (1) . , Integrantes: Jorge Johanny Sáenz Noval - Integrante / Armando Ayala Pabon - Integrante / Juan Jose Carrillo - Integrante / Elkim Roa - Coordenador / Jorge Armando Oliveros - Integrante / Hugo Hernández - Integrante / Dwight Cabrera - Integrante / Fabian Leonardo Cabrera - Integrante / Sergio Andrés Chaparro - Integrante.

Prêmios

2013

Concurso de teses e dissertações da SBMICRO - Melhor dissertação de mestrado na área de processo de fabricação de circuitos integrados, SBMICRO.

2009

Melhores projetos de formatura, VIE-Universidad Industrial de Santander.

Histórico profissional

Endereço profissional

INPE-CRS-UFSM. , Av. Roraima, 1000, Campus UFSM, INPE-CRS, Salas 2027/2028, Camobi, 97105900 - Santa Maria, RS - Brasil, Telefone: (55) 32208021, URL da Homepage:

Experiência profissional

2015 - Atual

Unitec Semicondutores

Vínculo: Celetista, Enquadramento Funcional: Projetista de Circuitos Analogicos, Carga horária: 40, Regime: Dedicação exclusiva.

2012 - 2015

Santa Maria Design House

Vínculo: Bolsista, Enquadramento Funcional: Bolsista, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Projetista de Circuitos Integrados Analógicos Fonte de financiamento: edital CNPq 59/2008

2011 - 2012

Universidade de São Paulo

Vínculo: Bolsista CNPq - GM, Enquadramento Funcional: Administração ferramentas Cadence Voluntario, Carga horária: 12

Atividades

06/2011 - 03/2012
Serviços técnicos especializados , Escola Politécnica, Laboratório de Sistemas Integráveis.,Serviço realizado, Administração e manutenção do ambente de projeto e simulação de Cadence..

2009 - 2009

Centro de Tecnologia da Informação Renato Archer

Vínculo: Bolsista, Enquadramento Funcional: Bolsista, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Bolsista do projeto CITAR.

2009 - 2009

Universidad Industrial de Santander

Vínculo: Bolsista, Enquadramento Funcional: Assistente Acadêmico, Carga horária: 24

Outras informações:
Projeto e verificação do sistema de alimentação do receptor front-end sem fio na tecnologia CMOS multi-padrão ( Bluetooth e GSM).

Atividades

01/2009 - 06/2009
Treinamentos ministrados , CIDIC Research Group on Design of Integrated Circuits, .,Treinamentos ministrados, Trenamiento para os estudantes da disciplina: "Projeto de Circutos Integrados Analógicos"