Marcelo Marcos da Silva

Especialista na área de projeto e verificação de Analog and Mixed singal ICs. Liderou gropos no Brasil e no exterior, em corporações importantes como Motorola, Freescale, SiRF, CSR, Qualcomm, onde liderou a verificação Mixed Signal de SoCs com milhões de gates, liderando grupos in diversos países, como França, China, Inglaterra e Estados Unidos.

Informações coletadas do Lattes em 07/10/2025

Acadêmico

Formação acadêmica

Graduação em Eletrônica / Sistemas de Comunicação

1995 - 2000

Universidade Federal de Itajubá
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico.

Idiomas

Bandeira representando o idioma Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Telecomunicações/Especialidade: Sistemas de Telecomunicações.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrômica/Especialidade: Projetos Analogicos.

Prêmios

2008

Best in Track CNDLive 2008: Track 2 - 2FV9, Cadence.

Histórico profissional

Experiência profissional

2013 - Atual

Fundação de Apoio à Capacitação em Tecnologia e Informação

Vínculo: Celetista, Enquadramento Funcional: Coordenador de Projetos II, Carga horária: 40

2007 - 2012

SiRF

Vínculo: Celetista, Enquadramento Funcional: Senior Staff Mixed Signal verification Eng, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Líder de verificação na área de microeletrônica, liderando um time distribuído em USA, China, Inglaterra e França: - Responsável pela metodologia de verificação mixed-signal a nível corporativo. - Desenvolveu e implementou um metodologia para modelagem de circuítos analógicos utilizando simuladores digitais event driven, utilizando Wreals. - Responsável pelo sign off pre-tepout de chips mixed-signal, participando de um comitê para para tomada de decisões no desenvolvimento de de SoCs na área de location incluindo GPS e GLONASS. - Ponto focal para comunicação entre grupos analógicos e digitais. - Responsável pela instalação e configuração de software de EDA para projeto e verificação digitais e mixed-signal. - Responsável pelo suporte ao time de implementação FPGA para abstração de circuítos analógicos no ambiente FPGA.

2006 - 2007

Qualcomm

Vínculo: Celetista, Enquadramento Funcional: Engineer Senior, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Lider de verificação no setor de microeletrônica: - Responsável pela elaboração de verification plan . - Responsável pela implementação de testbench, testcases e regression suit. - Suporte para times de SoF e implementação FPGA. - Reponsável pelo desenvolvimento de modelos AMS para circuitos analógicos para verificação/integração na áreas: Banda base analógica: PLL, Dutty cycle control, clocking RF transceiver: LNAs, MIxers, filtros de banda base, Conversores AD e DA, AGCs. Gerência de potência: FSMs, reguladores, conversores DC-DC, charges. Projetista digital na divisão de microeletrônica: - Elaboração de especificação para circuítos digitais (VLSI): RTL, síntese logica, LEC, simulações post-gate. - Circuitos projetados: Controle geral do transceiver, controladores de protocolos comunicação inter-chips, FSMs para calibração de circuítos de RF e distribuição de clocks.

2001 - 2006

Freescale Semicondutores Brasil

Vínculo: , Enquadramento Funcional: Engenheiro PCI II, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Profissional na área de microeletrônica, projeto e verificação de CIs Projetista de circuitos integrados analógicos para aplicação em circuitos de RF, incluindo projeto de blocos construtivos: Amplificadores operacionais, drivers de corrente, comparadores, e logica digital discretas. Responsável pela concepção, captura de esquemáticos, simulação spice e layout Verificação de circuitos Mixed-Signal: Reponsável pelo planejamento (verification plan), modelamento de circuítos analógicos para viabilização de simulação funcional top lvel, e implementação de tesbench e testcases para circuitos mixed signal. Responsável pela verificação funcional no nível de topo, incluindo todos os circuítos analógicos e VLSI para exercício de todas as features de SoCs. Treinou e liderou um grupo de 4 engenheiros na verificação de topo de circuítos integrados. Ferramentas empregadas: Simulador digital RTL e gate level: NC sim e VCS Simulador Mixed-SignalÇ AMSDesigner Captura esquemática e layout: Cadence Virtuoso (dfII) Linguagens: Verilog, VerilogA, SystemVerilog, VerilogAMS, labView

2000 - 2001

Motorola Industrial Ltda., Motorola

Vínculo: Celetista, Enquadramento Funcional: Estagiário, Carga horária: 24, Regime: Dedicação exclusiva.

Outras informações:
- Projeto e verificação de circuitos analógicos e de circuítos ASIC (VLSI) na área de microeletrônica. - Projeto de logica discreta para controle de circuitos analógicos. - Verificação de controladores digitais, usando ferramentes EDA para simulação de HW descrito em verilog RTL - Elaboração de rotinas para verificação de circuítos analógicos em corner de processos usando SPICE.

1996 - 2000

SENAI - Departamento Regional de Minas Gerais

Vínculo: Celetista, Enquadramento Funcional: Instrutor Técnico, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Coordenador da área de informática: Responsável pela instalação de ferramentas de EDA, projeto e implantação de rede de computadores. Instrutor técnico:, Disciplinas: Linguagem de programação para acesso ao HW de alto nível tipo Microcontroladores -> Curso introdutório à logica de programação, usando linguagem C com acesso à HW, ministrado a turma do curso técnico em Eletrônica. Informática -> Curso abrangendo arquitetura de computadores, Sistemas operacionais, e aplicativos: Word, Excel e Power point. Rede de computador -> Teoria e pratica de redes de computadores, protocolos de comunicação, incluindo projeto e implementação de rede local, com cabeamento. AutoCad -> Teoria e prática para aplicação da ferramenta AutoCad para desenvolvimento de projetos.

1988 - 1996

Dz S A Eng Equip e Sistemas

Vínculo: Outro, Enquadramento Funcional: Tecnico de Processos, Carga horária: 44

Outras informações:
Responsabilidades incluem: - Criação de desenhos pantográficos - Elaboração de roteiro de fabricação e planificação de sólidos - Desenvolvimento e implementação de software para planificação de sólidos - Desenvolvimento e implementação de software para orçamentos industrial - Desenvolvimento e implementação de software para elaboração de roteiro de fabricação