Jeferson Prates Marques

Participação em eventos

Participação em bancas

Produções bibliográficas

• LAZARO, C. ; MARQUES, J.P. ; MARCHESAN, G. ; CARDOSO, G. . Waveform asymmetry of instantaneous current signal based symmetrical fault detection during power swing. ELECTRIC POWER SYSTEMS RESEARCH , v. 155, p. 340-349, 2018.

• JEFERSON MARQUES, JEFERSON PRATES MARQUES ; CARDOSO JUNIOR, GHENDY ; PERES DE MORAIS, ADRIANO . New Methodology for Identification of Sympathetic Inrush for a Power Transformer using Wavelet Transform. IEEE Latin America Transactions , v. 16, p. 1158-1163, 2018.

• MARQUES, J.P. ; LAZARO, C. ; MORAIS, A.P. ; CARDOSO, G. . A reliable setting-free technique for power transformer protection based on wavelet transform. ELECTRIC POWER SYSTEMS RESEARCH , v. 162, p. 161-168, 2018.

• MENCO, C. L. ; MARQUES, J. P. ; CARDOSO, G. J. ; MORAIS, A. P. ; MARCHESAN, A. ; ESCUDERO, A. P. . Expert System for Fault Section Diagnosis on Power Systems Based in Characteristic Abstraction of System and Alarm Processing Protection Devices. In: X Latin-American Congress on Electric Power Generation, Transmission and Distribution - CLAGTEE, 2013, Via del Mar. Expert System for Fault Section Diagnosis on Power Systems Based in Characteristic Abstraction of System and Alarm Processing Protection Devices, 2013.

• MARQUES, J. P. ; MENCO, C. L. ; MARCHESAN, A. ; MORAIS, A. P. ; CARDOSO, G. J. . Protection and Classification Algorithm for Operation Power Transformers using Discrete Wavelet Transform and Mathematical Morphology. In: X Latin-American Congress on Electric Power Generation, Transmission and Distribution - CLAGTEE, 2013, Via del Mar. Protection and Classification Algorithm for Operation Power Transformers using Discrete Wavelet Transform and Mathematical Morphology, 2013.

• MARQUES, J. P. ; OLIVEIRA, A. ; CARDOSO, G. J. . Algorithm using Discrete Wavelet Transform to Power Transformers Protection. In: 48th International Universities' Power Engineering Conference, 2013, Dublin. UPEC 2013 Dublin, 2013.

• MENCO, C. L. ; OLIVEIRA, A. ; CIROLINI, M. ; MARQUES, J. P. ; CARDOSO, G. J. . Fault Section Estimation in Power Systems Using the Protective Devices Settings and Search Algorithm of Isolated Sections. In: XI Simpósio Brasileiro de Automação Inteligente, 2013, Fortaleza. SBAI - DINCON, 2013.

• MARQUES, J. P. ; MENCO, C. L. ; CARDOSO, G. J. ; CORREA, R. . Algoritmo para Proteção de Transformadores de Potência utilizando Transformada Wavelet Discreta. In: XI Simpósio Brasileiro de Automação Inteligente, 2013, Fortaleza. SBAI - DINCON, 2013.

• MARQUES, J. P. ; PFITSCHER, L. . Modelagem e Análise da Distorção Harmônica de Computadores em Instalações Elétricas. In: IV Congresso Brasileiro de Eficiência Energética, 2011, Juiz de Fora. IV CBEE, 2011.

• NEVES, R. C. ; MARQUES, J. P. ; CASTRO, I. ; SCHLOSSER, E. ; Sidinei Ghissoni ; Girardi, Alessandro . Implementation of a Floating Point Unit in the Technology X-FAB 0:35. 2010. (Apresentação de Trabalho/Simpósio).

• NEVES, R. C. ; CASTRO, I. ; MARQUES, J. P. ; SEVERO, L. ; Sidinei Ghissoni ; Girardi, Alessandro . Implementação de uma Unidade em Ponto Flutuante para Operações Aritméticas em FPGA. 2010. (Apresentação de Trabalho/Congresso).

• NEVES, R. C. ; MARQUES, J. P. ; Sidinei Ghissoni ; Girardi, Alessandro . A Floating Point Unit Architecture for Low Power Embedded Systems Applications. 2009. (Apresentação de Trabalho/Simpósio).

• MARQUES, J. P. ; NEVES, R. C. ; CASTRO, I. ; SEVERO, L. ; Girardi, Alessandro . Implementação de uma Arquitetura de Comunicação Serial RS232 com Aplicação em uma Unidade Aritmética em Ponto Flutuante de 32 bits. 2009. (Apresentação de Trabalho/Congresso).

• CASTRO, I. ; NEVES, R. C. ; MARQUES, J. P. ; Girardi, Alessandro . Arquitetura De Um Divisor Sequencial De 27 Bits Para Divisão De Mantissas Em Uma Unidade Aritmética Em Ponto Flutuante. 2009. (Apresentação de Trabalho/Congresso).

• NEVES, R. C. ; CASTRO, I. ; MARQUES, J. P. ; Girardi, Alessandro . Análise de Desempenho entre Multiplicadores Implementados em FPGA. 2009. (Apresentação de Trabalho/Congresso).

• CASTRO, I. ; NEVES, R. C. ; MARQUES, J. P. ; Girardi, Alessandro . Arquitetura de um Divisor Sequencial de 27 bits para Divisão de Mantissas em uma Unidade Aritmética em Ponto Flutuante. 2009. (Apresentação de Trabalho/Outra).

• NEVES, R. C. ; CASTRO, I. ; MARQUES, J. P. ; Girardi, Alessandro . Análise de Desempenho entre Multiplicadores Implementados em FPGA. 2009. (Apresentação de Trabalho/Outra).

• NEVES, R. C. ; MARQUES, J. P. . Projeto e prototipação de um gerador de PWM digital configurável em liguagem de descrição de hardware. 2008. (Apresentação de Trabalho/Seminário).

Outras produções

Projetos de desenvolvimento

• 2008 - 2011

  Projeto de uma Unidade Aritmética em Ponto Flutuante Padrão IEEE-754, Descrição: As unidades aritméticas são responsáveis pelos mais diversos cálculos matemáticos dentro de um processador, sendo a unidade mais importante de um sistema de processamento aplicado a qualquer dispositivo computacional. O objetivo deste projeto é desenvolver uma Unidade de Ponto Flutuante (FPU) de 32 bits, precisão simples, que segue o padrão IEEE 754. Esta FPU terá a sua aplicação em sistemas embarcados, podendo ter inúmeras aplicações. As operações a serem realizadas são de soma, subtração, divisão e multiplicação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Jeferson Prates Marques - Integrante / Raphael da Costa Neves - Integrante / Sidinei Ghissoni - Coordenador / Alessandro Girardi - Integrante / Iuri Castro - Integrante / Lucas Severo - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2008 - 2011

  Projeto de uma Unidade Aritmética em Ponto Flutuante Padrão IEEE-754, Descrição: As unidades aritméticas são responsáveis pelos mais diversos cálculos matemáticos dentro de um processador, sendo a unidade mais importante de um sistema de processamento aplicado a qualquer dispositivo computacional. O objetivo deste projeto é desenvolver uma Unidade de Ponto Flutuante (FPU) de 32 bits, precisão simples, que segue o padrão IEEE 754. Esta FPU terá a sua aplicação em sistemas embarcados, podendo ter inúmeras aplicações. As operações a serem realizadas são de soma, subtração, divisão e multiplicação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Jeferson Prates Marques - Integrante / Raphael da Costa Neves - Integrante / Sidinei Ghissoni - Coordenador / Alessandro Girardi - Integrante / Iuri Castro - Integrante / Lucas Severo - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2008 - 2011

  Projeto de uma Unidade Aritmética em Ponto Flutuante Padrão IEEE-754, Descrição: As unidades aritméticas são responsáveis pelos mais diversos cálculos matemáticos dentro de um processador, sendo a unidade mais importante de um sistema de processamento aplicado a qualquer dispositivo computacional. O objetivo deste projeto é desenvolver uma Unidade de Ponto Flutuante (FPU) de 32 bits, precisão simples, que segue o padrão IEEE 754. Esta FPU terá a sua aplicação em sistemas embarcados, podendo ter inúmeras aplicações. As operações a serem realizadas são de soma, subtração, divisão e multiplicação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Jeferson Prates Marques - Integrante / Raphael da Costa Neves - Integrante / Sidinei Ghissoni - Coordenador / Alessandro Girardi - Integrante / Iuri Castro - Integrante / Lucas Severo - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2008 - 2011

  Projeto de uma Unidade Aritmética em Ponto Flutuante Padrão IEEE-754, Descrição: As unidades aritméticas são responsáveis pelos mais diversos cálculos matemáticos dentro de um processador, sendo a unidade mais importante de um sistema de processamento aplicado a qualquer dispositivo computacional. O objetivo deste projeto é desenvolver uma Unidade de Ponto Flutuante (FPU) de 32 bits, precisão simples, que segue o padrão IEEE 754. Esta FPU terá a sua aplicação em sistemas embarcados, podendo ter inúmeras aplicações. As operações a serem realizadas são de soma, subtração, divisão e multiplicação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Jeferson Prates Marques - Integrante / Raphael da Costa Neves - Integrante / Sidinei Ghissoni - Coordenador / Alessandro Girardi - Integrante / Iuri Castro - Integrante / Lucas Severo - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2008 - 2011

  Projeto de uma Unidade Aritmética em Ponto Flutuante Padrão IEEE-754, Descrição: As unidades aritméticas são responsáveis pelos mais diversos cálculos matemáticos dentro de um processador, sendo a unidade mais importante de um sistema de processamento aplicado a qualquer dispositivo computacional. O objetivo deste projeto é desenvolver uma Unidade de Ponto Flutuante (FPU) de 32 bits, precisão simples, que segue o padrão IEEE 754. Esta FPU terá a sua aplicação em sistemas embarcados, podendo ter inúmeras aplicações. As operações a serem realizadas são de soma, subtração, divisão e multiplicação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Jeferson Prates Marques - Integrante / Raphael da Costa Neves - Integrante / Sidinei Ghissoni - Coordenador / Alessandro Girardi - Integrante / Iuri Castro - Integrante / Lucas Severo - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2008 - 2011

  Projeto de uma Unidade Aritmética em Ponto Flutuante Padrão IEEE-754, Descrição: As unidades aritméticas são responsáveis pelos mais diversos cálculos matemáticos dentro de um processador, sendo a unidade mais importante de um sistema de processamento aplicado a qualquer dispositivo computacional. O objetivo deste projeto é desenvolver uma Unidade de Ponto Flutuante (FPU) de 32 bits, precisão simples, que segue o padrão IEEE 754. Esta FPU terá a sua aplicação em sistemas embarcados, podendo ter inúmeras aplicações. As operações a serem realizadas são de soma, subtração, divisão e multiplicação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Jeferson Prates Marques - Integrante / Raphael da Costa Neves - Integrante / Sidinei Ghissoni - Coordenador / Alessandro Girardi - Integrante / Iuri Castro - Integrante / Lucas Severo - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2008 - 2011

  Projeto de uma Unidade Aritmética em Ponto Flutuante Padrão IEEE-754, Descrição: As unidades aritméticas são responsáveis pelos mais diversos cálculos matemáticos dentro de um processador, sendo a unidade mais importante de um sistema de processamento aplicado a qualquer dispositivo computacional. O objetivo deste projeto é desenvolver uma Unidade de Ponto Flutuante (FPU) de 32 bits, precisão simples, que segue o padrão IEEE 754. Esta FPU terá a sua aplicação em sistemas embarcados, podendo ter inúmeras aplicações. As operações a serem realizadas são de soma, subtração, divisão e multiplicação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Jeferson Prates Marques - Integrante / Raphael da Costa Neves - Integrante / Sidinei Ghissoni - Coordenador / Alessandro Girardi - Integrante / Iuri Castro - Integrante / Lucas Severo - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

• 2008 - 2011

  Projeto de uma Unidade Aritmética em Ponto Flutuante Padrão IEEE-754, Descrição: As unidades aritméticas são responsáveis pelos mais diversos cálculos matemáticos dentro de um processador, sendo a unidade mais importante de um sistema de processamento aplicado a qualquer dispositivo computacional. O objetivo deste projeto é desenvolver uma Unidade de Ponto Flutuante (FPU) de 32 bits, precisão simples, que segue o padrão IEEE 754. Esta FPU terá a sua aplicação em sistemas embarcados, podendo ter inúmeras aplicações. As operações a serem realizadas são de soma, subtração, divisão e multiplicação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) . , Integrantes: Jeferson Prates Marques - Integrante / Raphael da Costa Neves - Integrante / Sidinei Ghissoni - Coordenador / Alessandro Girardi - Integrante / Iuri Castro - Integrante / Lucas Severo - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.