Luckas André Farias

Mestre em engenharia da computação, com pesquisa em foco na área de criptografia em hardware, pela Universidade de São Paulo (USP). Formado em Ciência da Computação pela Universidade Estadual de Londrina (UEL). Atua como maker, tendo experiência com diversas plataformas tais como Arduino, Raspberry, Galileo, Edison, etc. Ganhador de vários prêmios em competições de sistemas embarcados, atuando principalmente com o desenvolvimento de hardwares criptográfico em FPGA. Tem em seu histórico palestras na CPBR, Latinoware, CryptoRave, BSides SP, BSides Latam, RoadSec, Mind The Sec, The Developer's Conference, Semana da computação, etc.

Informações coletadas do Lattes em 03/04/2026

Acadêmico

Formação acadêmica

Mestrado em Engenharia Elétrica

2014 - 2017

Universidade de São Paulo
Título: An approach to Elliptic Curve Cryptography with AOP oriented to Hardware,Ano de Obtenção: 2017
Paulo Sérgio Licciardi Messeder Barreto.Coorientador: Bruno de Carvalho Albertini. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Criptografia.Grande área: Ciências Exatas e da Terra

Graduação em Ciencia da Computaçao

2010 - 2013

Universidade Estadual de Londrina
Título: Decriptografia AES-128 em hardware usando VHDL
Orientador: Wesley Attrot

Ensino Médio (2º grau)

2007 - 2009

Colégio Maxi - Londrina

Formação complementar

2011 - 2011

Análise e Projeto Orientados a Objeto com UML. (Carga horária: 20h). , Universidade Estadual de Londrina, UEL, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.

Francês

Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

Grande área: Outros / Área: Microeletrônica.

Grande área: Outros / Área: Robótica, Mecatrônica e Automação.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação/Especialidade: Linguagens de Programação.

Organização de eventos

FARIAS, L. A. . Maratona de Programação UEL. 2012. .

FARIAS, L. A. . SECOMP. 2011. (Outro).

Participação em bancas

Farias, Luckas A.. Projeto Inovação - InovaCities. 2015.

Produções bibliográficas

FARIAS, LUCKAS A. ; ALBERTINI, BRUNO C. ; BARRETO, PAULO S. L. M. . Parallelism Level Analysis of Binary Field Multiplication on FPGAs. In: 2015 Brazilian Symposium on Computing Systems Engineering (SBESC), 2015, Foz do Iguacu. 2015 Brazilian Symposium on Computing Systems Engineering (SBESC). p. 64.
Farias, Luckas A. . Tecno Weekend - UFABC: Construindo hardware para criptografia, como fazer isso de uma forma segura e eficiênte?. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . The Developer's Conference - SP: Construindo hardware para criptografia, o que é preciso considerar?. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . CryptoRave: Construindo hardware para criptografia, o que é preciso considerar?. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . IEEE Student Transition & Elevation Partnership (STEP) - UEL: Não preciso ser um Gênio para criar, preciso ser CRIATIVO. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . IEEE Student Transition & Elevation Partnership (STEP) - UEL: Embarcados, eu escolho você!. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . IEEE Student Transition & Elevation Partnership (STEP) - UEL: Seja um Maker! Make new things!. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . RoadSec - Londrina: Construindo hardware para criptografia: O que é preciso considerar?. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . Mind The Sec 2016: Hardware para criptografia, a melhor opção em segurança e desempenho!. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . The Developer's Conference - Porto Alegre: O que existe de hardware hoje que pode ser incorporado a tecnologia 3D. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . The Developer's Conference - Porto Alegre: Construindo hardware para criptografia, o que é preciso considerar?. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . II Fórum Latino-Americano de Hardware Livre - Open Hardware para Criptografia livre - Por que a FPGA entrou no jogo!. 2016. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . XII Latinoware / I Fórum De Hardware Livre: Hardware e criptografia, o que é preciso considerar?. 2015. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . XII Latinoware / I Fórum De Hardware Livre: Uso de FPGA para criptografia, por que isso é uma ótima solução!. 2015. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . XII Latinoware / I Fórum De Hardware Livre: O Mundo Livre da fotografia. O que existe?. 2015. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . BSidesSP (ed 11): Construcão de hardwares criptográficos - Princípios do AES e ECC em corpos binários. 2015. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . Campus Party Brasil Sao Paulo: O que é criptografia? Uma antiga abordagem.. 2015. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . BSides (ed naovaitercopa): Construcão de hardwares criptográficos Princípios do AES e ECC em corpos binários. 2015. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . Semana da Engenharia de São Carlos: Matemática Fotográfica... Por que tudo DEVE ter um por que!. 2014. (Apresentação de Trabalho/Conferência ou palestra).
Farias, Luckas A. . BSidesSP: Construção de hardwares criptograficos. 2014. (Apresentação de Trabalho/Conferência ou palestra).

Outras produções

Farias, Luckas A. . Seja um Maker! Make new things!. 2016. (Curso de curta duração ministrado/Extensão).

Farias, Luckas A. . Demonstração de tecnologias para crianças e adolescentes. 2015. (Curso de curta duração ministrado/Outra).

FARIAS, L. A. ; ORTIZ, J. N. ; ATTROT, W. . Explorando o algoritmo de criptografia AES-128. 2013. (Curso de curta duração ministrado/Extensão).

Projetos de pesquisa

2013 - 2013

PROJETO E DESENVOLVIMENTO DE UMA CPU RISC, Descrição: A INDÚSTRIA DA COMPUTAÇÃO ESTÁ SEMPRE EM BUSCA DO APERFEIÇOAMENTO DOS SEUS PRODUTOS, SEJA PRODUZINDO UM SOFTWARE MELHOR OU UM PROCESSADOR MAIS RÁPIDO. OTIMIZAÇÕES DE CÓDIGO SE CONSTITUEM EM UMA FORMA DE PRODUZIR COMPILADORES MELHORES E CONSEQÜENTEMENTE SOFTWARES MELHORES E MAIS RÁPIDOS. MELHORIAS NO HARDWARE, COMO NOVAS ESTRUTURAS QUE AUXILIEM NO SEU FUNCIONAMENTO, SE CONSTITUEM EM MECANISMOS PARA PRODUZIR PROCESSADORES MAIS RÁPIDOS E CONSEQUENTEMENTE TORNAR MAIS RÁPIDOS E MELHORES OS DISPOSITIVOS ONDE TAIS PROCESSADORES ESTÃO INSERIDOS. DESTA FORMA, O PRESENTE PROJETO TEM POR OBJETIVO REALIZAR DESENVOLVER UM PROCESSADOR RISC ELEMENTAR, O QUAL SERVIRÁ DE BASE PARA O DESENVOLVIMENTO DE PESQUISAS EM OTIMIZAÇÕES DE HARDWARE E DE SOFTWARE DE MODO A GERAR PRODUTOS OU PATENTES QUE POSSAM SER UTILIZADAS PELA INDÚSTRIA E CONTRIBUIR PARA A PRODUÇÃO DE MELHORES PRODUTOS. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) . , Integrantes: Luckas André Farias - Coordenador / Jheyne Nayara Ortiz - Integrante / Wesley Attrot - Integrante.
2013 - 2013

PROJETO DE UM CRIPTOPROCESSADOR AES DE BAIXO CONSUMO E HARDWARE MÍNIMO, Descrição: CRIPTOGRAFIA É O ESTUDO DE TÉCNICAS MATEMÁTICAS RELACIONADAS COM ASPECTOS DA SEGURANÇA DA INFORMAÇÃO, COMO CONFIDENCIALIDADE, INTEGRIDADE, AUTENTICIDADE DE ENTIDADES E AUTENTICIDADE DA ORIGEM DA INFORMAÇÃO. A CONFIDENCIALIDADE PODE SER OBTIDA ATRAVÉS DA CODIFICAÇÃO DOS DADOS. PARA TANTO, DISPÕE-SE DO ALGORITMO AES (ADVANCED STANDARD ENCRYPTION), TAMBÉM CONHECIDO COMO RIJNDAEL, O ALGORITMO DE CRIPTOGRAFIA SIMÉTRICA ADOTADO PELO GOVERNO DOS EUA E POR DIVERSAS ORGANIZAÇÕES PRIVADAS PARA PROTEGER INFORMAÇÕES CONFIDENCIAIS. TENDO ISSO EM VISTA E TAMBÉM COM A FINALIDADE DE PROMOVER O DESENVOLVIMENTO DE HARDWARE NO BRASIL, O PRESENTE PROJETO TEM COMO OBJETIVO DESENVOLVER UM NÚCLEO IP DE CRIPTOGRAFIA BASEADO NO ALGORITMO AES QUE POSSA SER UTILIZADO EM SISTEMAS EMBARCADOS. PARA ISSO PRETENDE-SE ALIAR UM DESENVOLVIMENTO QUE GERE UM DISPOSITIVO QUE NECESSITE DE UM HARDWARE REDUZIDO E QUE, AO MESMO TEMPO, CONSUMA POUCA POTÊNCIA.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) . , Integrantes: Luckas André Farias - Integrante / Jheyne Nayara Ortiz - Integrante / Wesley Attrot - Coordenador.

Prêmios

2015

Competição Intel Sistemas Embarcados - Categoria FPGA, INTEL Brasil.

2014

Hackathon de "Internet of Things", Telefonica Vivo.

Histórico profissional

Endereço profissional

Universidade de São Paulo, Escola Politécnica, Departamento de Engenharia de Computação e Sistemas Digitais. , Avenida Prof. Luciano Gualberto, travessa 3, 158., Butantã, 05508900 - São Paulo, SP - Brasil, Telefone: (11) 30915733

Experiência profissional

2012 - 2013

Universo Online SA

Vínculo: Bolsista, Enquadramento Funcional: Desenvolvimento de treinamento anti-phishing, Carga horária: 20

Outras informações:
Treinamento de anti-phishing para ensino através de game o conceito de phishing e como identifica-lo, ajudando aos usuários a melhor reconhecer e como não ser vitima desse tipo de ataque.

2013 - 2013

Universidade Estadual de Londrina

Vínculo: Estagio, Enquadramento Funcional: Desenvolvedor de circuitos de criptografia, Carga horária: 20

Outras informações:
Projeto de desenvolvimento do decifrador no AES-128 em uma FPGA de baixo custo para recepção de Stream criptografado.

2013 - 2013

Universidade Estadual de Londrina

Vínculo: Voluntario, Enquadramento Funcional: Iniciação Cientifica, Carga horária: 20

Outras informações:
Construção de um microcontrolador RISC em FPGA com VHDL.

2010 - 2012

Universidade Estadual de Londrina

Vínculo: Bolsista, Enquadramento Funcional: Estudos dirigidos a maratona de programação, Carga horária: 20

Outras informações:
Coordenação do treinamento dos times da UEL para a Maratona de Programação nacional organizada pelo IME-USP. Durante este treinamento focou em material do treinamento. Coordenou cerca de 9 times no período, melhorando e capacitando eles individualmente.

2016 - 2016

Universidade de São Paulo

Vínculo: Bolsista, Enquadramento Funcional: Monitoria Acadêmica - Sistemas Digitais I, Carga horária: 12

Outras informações:
Monitoria vinculada a disciplina Sistemas Digitais I sob a orientação do Prof. Edson Gomi.

2015 - 2015

Universidade de São Paulo

Vínculo: Bolsista, Enquadramento Funcional: PAE - Programa de Apoio ao Ensino, Carga horária: 12

Outras informações:
Auxiliar do Prof. Bruno Albertini e Prof. Edson Gomi nas dissciplias de Sistemas digitais

2014 - 2015

Universidade de São Paulo

Vínculo: Bolsista, Enquadramento Funcional: Monitor Acadêmico - Estrutura de Dados, Carga horária: 12

Outras informações:
Disciplina PCS3110 ministrado pelo Prof. Romero Tori.

2014 - 2014

Universidade de São Paulo

Vínculo: Bolsista, Enquadramento Funcional: Monitoria Acadêmica - Laboratório Digital I, Carga horária: 12

Outras informações:
Monitoria junto ao Laboratório de Sistemas Digitais sob orientação do Prof. Paulo Barreto

2014 - 2014

Universidade de São Paulo

Vínculo: Bolsista, Enquadramento Funcional: Monitoria Acadêmica - Laboratório Digital II, Carga horária: 12

Outras informações:
Monitoria acadêmica na disciplina de Laboratório de Sistemas Digitais II sob orientação do Prof. Paulo Barreto.

2017 - Atual

Universidade Anhembi Morumbi

Vínculo: Celetista, Enquadramento Funcional: Professor, Carga horária: 18