Vagner Pires

Possui graduação em Ciência da Computação pela Faculdade de Ciências Administrativas de Valinhos (2002). Tem 18 anos de experiência em Projeto de Circuitos Integrados Analógicos e Digitais. Experiência em layout Full Custom, elaboração de células parametrizadas, layout de blocos digitais, construção e análise de roteamento de potência, floorplaning de topo de CI´s e de blocos complexos, construção de pad-rings e desenhos para encapsulamentos, roteamento manual e automático utilizando softwares dedicados, verificação de regras de layout (DRC, Antena e Stamp) e verificação entre layout versus esquemático (LVS), tape-out delivering, GDS e arquivos de documentação, extração de parasitas e criação de Back-annotation, inspeção de arquivos de máscaras, densidade dos layers de cada máscara, organização de tarefas de layout, estimativas de blocos de topo e sub-hierarquias, Experiência em várias tecnologias de semicondutores, como Smartmos (tecnologia proprietária da Motorola), Smos5lp (0.8um), Smos5ap (0.8um), Smos7lv (0.4um), Smos8lv (0.28um), Smos8mv (0.28um), Smos10w, Cmos90 (90nm), XFAB XH035 (0,35um), XC06 (0.6um), XC018 (0.18um), IBM BICMOS5HPE (0,5um) e CMOSLFP90 (90nm). Experiencia na eleboracao de áreas de projetos, suporte a ferramentas de controle de versão, layout de memórias DDR3, MRAM e SSD, treinamentos e suporte voltado as ferramentas utilizadas em layout para projetos de circuitos integrados.

Informações coletadas do Lattes em 03/04/2026

Acadêmico

Formação acadêmica

Graduação em Ciencia da Computacao

1998 - 2002

Faculdade de Ciencias Administrativas de Valinhos

Curso técnico/profissionalizante

1980 - 1984

Escola Técnica Estadual Bento Quirino

Formação complementar

2018 - 2018

Introdução a programação de sistemas orientado a objetos com java. (Carga horária: 40h). , Instituto Federal de São Paulo, IFSP, Brasil.

2013 - 2013

Allegro Layout SIP. (Carga horária: 16h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2013 - 2013

HFFS Simulation. (Carga horária: 16h). , Ansys, Inc, ANSYS, Coréia do Sul.

2013 - 2013

MMSIM. (Carga horária: 16h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2012 - 2012

MS Project Avançado. (Carga horária: 40h). , Green Treinamentos, GT, Brasil.

2010 - 2010

SVN - SubVersion. (Carga horária: 8h). , Centro de Tecnologia da Informação Renato Archer, CTI, Brasil.

2010 - 2010

Encounter Low Power. (Carga horária: 40h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2008 - 2008

Design Data management Design Sync. (Carga horária: 8h). , Freescale Semicondutores Brasil, FREESCALE, Brasil.

2008 - 2008

Shell scripts. (Carga horária: 8h). , Freescale Semicondutores Brasil, FREESCALE, Brasil.

2007 - 2007

Cadence Allegro PCB. (Carga horária: 24h). , Anacom Eletronica LTDA, ANACOM, Brasil.

2006 - 2006

Fire&Nice QXC Gate-Level Extraction v5.1.1. (Carga horária: 16h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2006 - 2006

First Encounter XL v5.2. (Carga horária: 16h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2006 - 2006

VoltageStormPE Power Analysis v4.1. (Carga horária: 16h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2006 - 2006

Assura Parasitic Extraction v. 3.1.5. (Carga horária: 16h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2006 - 2006

Advanced Silicon Ensemble 5.4. (Carga horária: 24h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2006 - 2006

Common timing Engine (CTE) v. 5.2. (Carga horária: 16h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2005 - 2005

ESD. (Carga horária: 4h). , New Horizonte comercial LTDA (Dep. Controle de Estatica), ESD, Brasil.

2002 - 2002

Perl Basico. (Carga horária: 24h). , Motorola Industrial Ltda., Motorola, Brasil.

2001 - 2001

Fundamentos da Linguagem C. (Carga horária: 16h). , Motorola Industrial Ltda., Motorola, Brasil.

1999 - 1999

Auditor Interno VDA 6.1. (Carga horária: 24h). , NGW Brasil, NGW, Brasil.

1999 - 1999

Compatibilidade Eletromagnetica. (Carga horária: 16h). , Instituto Nacional de Pesquisas Espaciais, INPE, Brasil.

1993 - 1993

V8 Board Station. (Carga horária: 40h). , Universidade Estadual de Campinas, UNICAMP, Brasil.

Idiomas

Bandeira representando o idioma Inglês

Compreende Razoavelmente, Fala Razoavelmente, Lê Bem, Escreve Bem.

Bandeira representando o idioma Espanhol

Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Bandeira representando o idioma Italiano

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Outros / Área: Microeletrônica.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos.

Produções bibliográficas

  • PIRES, V. . Ferramenta de gerencia de configuração subversion. 2013. (Apresentação de Trabalho/Seminário).

  • PIRES, V. . Cadence Raptor Plot. 2009. (Apresentação de Trabalho/Seminário).

  • PIRES, V. . Encounter Multi Supply Training. 2008. (Apresentação de Trabalho/Outra).

  • PIRES, V. . PCB Project Area. 2008. (Apresentação de Trabalho/Seminário).

  • PIRES, V. . Running Backend Tool using LSF. 2008. (Apresentação de Trabalho/Seminário).

  • PIRES, V. . Encounter layout training. 2007. (Apresentação de Trabalho/Outra).

Outras produções

PIRES, V. ; GALAVOTI, R. ; WILTON, R. . Áudio e Gerenciador de potência C55112. 2006.

PIRES, V. ; WILTON, R. . Áudio e Gerenciador de potência MC13783, MC13890S. 2004.

GALAVOTI, R. ; PIRES, V. ; WILTON, R. . CIs mistos para gerenciamaneto de potencia MC13802, MC13801. 2004.

GALAVOTI, R. ; PIRES, V. ; WILTON, R. . CIs mistos para gerenciamaneto de potencia MC13790, MC13717. 2002.

PIRES, V. ; GALAVOTI, R. . Circuitos integrados mistos para gerenciamaneto de potencia MC13713. 2001.

PIRES, V. . Tecnologia de circuitos Integrados. 2001. (Desenvolvimento de material didático ou instrucional - Material didatico).

Prêmios

2002

Premio em reconhecimento prestado ao projeto "MC13713", Motorola Industrial LTDA.

Histórico profissional

Endereço profissional

  • Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações. , Fundação CPqD - Centro de Pesquisa e Desenvolvimento em Telecomunicações, Polo II de Alta Tecnologia (Campinas), 13086902 - Campinas, SP - Brasil, Telefone: (19) 37056939, URL da Homepage:

Experiência profissional

2013 - 2017

Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações, CPqD

Vínculo: Celetista, Enquadramento Funcional: Analista em Tecnologia da Informação Esp I, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Instalando e configurando ferramentas de EDA/CAD, para ambiente Linux e Windows utilizadas no desenvolvimento de projetos de micreletrônica e circuitos ópticos. Utilização de comandos Shell script para criação de ambientes de projetos utilizando sistema operacional Linux. Utilização de scripts em tcl utilizados no desenvolvimento de circuitos digitais utilizando Encounter. Instalação e configuração de máquinas virtuais Windows em ambiente Linux. Instalação e configuração do aplicativo Subversion (SVN) para controle de versão dos projetos. Instalação e configuração de servidores de execução Dell e HP. Instalação de sistemas operacionais Linux Centos, Ubuntu e Fedora. Configuração de DNS e NIS para ambiente linux. Instalação e configuração de aplicativos (Eclipse, SystemC, Matlab). Instalação de linguagens de programação (Perl, Python, MySQL, PHP). Instalação e configuração do sistema de gestão de documentos Alfresco. Utilização do JIRA no atendimento de tickets criados pelos usuários e criação de novos produtos. Utilização do Confluence para criação de documentações associadas com o JIRA. Criação de bando de dados em MySQL. Instalação e configuração de apache e ngnix. Utilização dos aplicativos Git/Gerrit, Testlink e Jenkins. Utilização da metodologia SCRUM no gerenciamento de atividades. Utilização e configuração de ambientes de testes utilizando vagrant e puppet.

Atividades

  • 08/2013 - 10/2017

    Outras atividades técnico-científicas , Vice-Presidência de Tecnologia, Vice-Presidência de Tecnologia.,Atividade realizada, Especialista em TI.

2011 - 2013

SMART MODULAR TECHNOLOGIES DO BRASIL

Vínculo: Celetista, Enquadramento Funcional: Especialista de Pesquisa e Desenvolvimento, Carga horária: 40

Outras informações:
Desenvolvimento de Placa de Circuito Impresso usados em servidores e desktop. Trabalhei como responsável para inclusão de novos produtos no Brasil. Trabalhei juntamente com o departamento de compras no desenvolvimento de novos fornecedores de PCI. Instalei e configurando ferramenta para controle de versão Subversion (SVN) usado no controle de projetos e documentações de engenharia. Ministrei treinamento para usuários do SVN. Instalei e configurei a ferramentas de EDA/CAD Allegro, CAM350, MMSIM, Incisive para ambiente Windows/Linux usados no desenvolvimento de novos projetos. Trabalhei com a ferramenta Cadence Allegro para criação de arquivos gerber, desenhos de montagem usado na linha de produção e para fabricantes de placa de circuito impresso. Desenvolvi bibliotecas de componentes usados na criação de layout de PCI (Placa de Circuito Impresso). Desenvolvi planos de projetos utilizando-se do incentivo do governo PPB e PADIS. Utilizei Msproject para gerenciamento dos projetos de PCI e coordenei novos projetos.

Atividades

  • 05/2011 - 08/2013

    Pesquisa e desenvolvimento , Instituição: Smart Modular Technologies do Brasil, .,Linhas de pesquisa

2009 - 2011

Centro de Tecnologia da Informação Renato Archer

Vínculo: Bolsita CI-Brasil, Enquadramento Funcional: Anallista de suporte ferramentas EDA/CAD, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Atuando juntamente com a equipe de layout de circuitos integrados, desenvolvendo circuitos digitais, analógicos e mistos para o uso em projetos de circuitos integrados que foram desenvolvidos pela DH CTI. Implementei uma nova estrutura para projetos de circruitos intregrados analógicos e digitais. Esta nova estrutura de projeto tem como objetivo deixar as áreas de projetos, totalmente integradas, consistentes e robustas. Promovi novas competências para projetos de circuitos integrados digitais integrando os conceitos de floorplanning, place & route, síntese da árvore de relógio (clock tree synthesis), reorganização das células de scan (scan reordering), otimização do projeto, verificação física (DRC e LVS), análises das alimentações (power analysis) e extração de parasitas. Integrei as etapas de Front End e Back End para projetos de circuitos integrados analógicos, mistos e de RF. Realimentando a etapa de Front End com os arquivos de modelos parasitários mais próximos da realidade, permitindo uma análise real do comportamento dos dispositivos, utilizando a disponibilidade das ferramentas EDA Cadence (Virtuoso, First Encounter, Voltage Storm, QRC, Assura) e Mentor Graphics (Calibre e IcStation). Promovi à criação de treinamento da ferramenta Cadence voltadas exclusivamentes para microeletronica como: (Virtuoso, Composer, ICCraftman e Encounter) para a equipe da DH CTI, aumentando a capacitação do grupo em um continuo aperfeiçoamento das competências do Design House. Fui o responsável pela instalação e configurações de todas as ferramentas de EDA/CAD para Microeletronica (Cadence, Mentor e Agilent) utilizadas no desenvolvimento de circuitos integrados na DH-CTI. Foi responsável pela instalação e integração das bibliotecas de tecnologias para circuito integrado nos projetos desenvolvidos pela DH-CTI. Tecnologias Intaladas : XFAB (0,35um, 0,6um e 0,18um) IBM (BICMOS5HPE e CMOSFLP90). Elaborei juntamente com a engenharia de teste uma placa de circuito impr

2004 - 2009

Freescale Semicondutores Brasil

Vínculo: Celetista formal, Enquadramento Funcional: Especialista de projeto I, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Desenvolvimento de projetos de circuitos na divisão AMPD elaborando layouts para os seguintes circuitos integrados: Áudio e Gerenciador de potência. Principais projetos: MC13783, MC13890S, C55112 para aplicação em celulares GSM/EDGE e CDMA. Principais atividades: Layout Full Custom, elaboração de células parametrizadas,floorplaning de topo de CI´s e de blocos complexos, construção de pad-rings , layout de blocos digitais, construção e análise de roteamento de potência, roteamento manual e automático ), verificação de regras de layout (DRC, Antena e Stamp) e verificação entre layout versus esquemático (LVS) , extração de parasitas, estimativas de blocos de topo e sub-hierarquias, desenvolvimento de scripts para roteamento automático, instalacao de design kits (celulas analogicas e digitais), criacao e apresentacao de seminarios e treinamentos direcionados as ferramentas de layout para projetos de circuitos integrados, configuracao de areas de projetos, instalacao de ferramentas de layout para CIs e PCB. Ferramentas utilizadas: Cadence Virtuoso, Cadence Encounter, Cadence VStorm, Cadence ICCraftman, Cadence Assura, Mentor Calibre, Cadence QRC, Cadence Abstract Generator, Cadence Nanoroute, Cadence Allegro/Concept, Cadence Chip - Optimizer, Mentor Calibre MDPVIEWER, Cadence Raptor Plot, Hyperplot. Experiência em várias tecnologias de semicondutores, como Smartmos (tecnologia proprietária da Motorola), Smos5lp (0.8um), Smos5ap (0.8um), Smos7lv (0.4um), Smos8lv (0.28um), Smos8mv (0.28um), Smos10w, Cmos90 (90nm).

Atividades

  • 07/2004 - 11/2009

    Pesquisa e desenvolvimento , WSSG/AMPD/EDA-CAD, .,Linhas de pesquisa

2000 - 2004

Motorola Industrial Ltda., Motorola

Vínculo: Celetista formal, Enquadramento Funcional: Tecnico de layout IV, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Desenvolvimento de projetos de circuitos integrados na divisao WSSG na elaboracao de layout para circuitos integrados mistos para gerenciamaneto de potencia utilizados na plataforma de celulares da Motorola. Principais projetos: MC13713, MC13790, MC13717, MC13802, MC13801. Principais atividades: Layout Full Custom, elaboração de células parametrizadas,floorplaning de topo de CI´s e de blocos complexos, construção de pad-rings , layout de blocos digitais, construção e análise de roteamento de potência, roteamento manual e automático ), verificação de regras de layout (DRC, Antena e Stamp) e verificação entre layout versus esquemático (LVS) , extração de parasitas, estimativas de blocos de topo e sub-hierarquias, desenvolvimento de scripts para roteamento automático. Ferramentas utilizadas: Cadence Virtuoso, Cadence Encounter, Cadence VStorm, Cadence ICCraftman, Cadence Assura, Mentor Calibre, Cadence QRC, Cadence Abstract Generator, Cadence Nanoroute, Cadence Allegro/Concept, Cadence Chip - Optimizer, Mentor Calibre MDPVIEWER, Cadence Raptor Plot, Hyperplot. Experiência em várias tecnologias de semicondutores, como Smartmos (tecnologia proprietária da Motorola), Smos5lp (0.8um), Smos5ap (0.8um), Smos7lv (0.4um), Smos8lv (0.28um), Smos8mv (0.28um), Smos10w, Cmos90 (90nm). Experiência na eleboracao layout analogicos que necessitam de casamento de dispositivos (resistores, capacitores e transistores), tais como cross-couple, common centroide e blindagem de sinais. Experiência na elaboracao de layout digitais desde posicionamento de celulas,criacao de power rings, criacao e analise de clock tree, analise de timing (setup/hold), roteamento ate extracao de parasitas (SPEF,SDF).

Atividades

  • 11/2000 - 06/2004

    Pesquisa e desenvolvimento , WSSG/AMPD/EDA, .,Linhas de pesquisa

1990 - 2000

Magneti Marelli Divisao Eletronica SA

Vínculo: Celetista formal, Enquadramento Funcional: Tecnico de Projeto, Carga horária: 44, Regime: Dedicação exclusiva.

Outras informações:
Trabalhou durante 10 anos no Departamento de Engenharia de Desenvolvimento da Magneti Marelli do Brasil, onde trabalhei em projetos de circuitos eletronicos como sensores de nivel para combustivel, circuitos para telefonia fixa (CPQD Telebras), e automacao industrial. Trabalhou tambem no desenvolvimeto de PCB (Print Circuit Board) utilizando a ferramenta Cadence Allegro, para produtos como Injecao Eletronica e Painel de instrumentos, para empresas automotivas como (Fiat, Renault, Pegeout, Volks). Trabalhou tambem na homoloagacao de fornecdores externos, participei de treinamento e projetos internacionais na Magneti Marelli (Italia e França). Trabalhou tambem como administrador de rede unix utilizada pela area de Desenvolvimento.

Atividades

  • 11/1990 - 10/2000

    Pesquisa e desenvolvimento , Eng. Des., .,Linhas de pesquisa