Yan Ghidini de Souza

Formação complementar

Idiomas

Áreas de atuação

Participação em eventos

Produções bibliográficas

• GHIDINI, Y. ; MOREIRA, M. T. ; BRAHM, L. ; WEBBER, T. ; CALAZANS., N. L. V. ; Marcon, C. A. M. . Lasio 3D NoC Vertical Links Serialization: Evaluation of Latency and Buffer Occupancy. In: 26th Symposium on Integrated Circuits and System Designs - SBCCI, 2013, Curitiba - PR. Proceedings of the 26th Symposium on Integrated Circuits and Systems Design, 2013.

• GHIDINI, Y. ; WEBBER, T. ; MORENO, E. I. ; QUADROS, I. ; FAGUNDES, R. D. R. ; Marcon, C. A. M. . Topological Impact on Latency and Throughput: 2D versus 3D NoC Comparison. In: 25th Symposium on Integrated Circuits and Systems Design, 2012, Brasília, Brasil. Proceedings of the 25th Symposium on Integrated Circuits and Systems Design, 2012. p. 1-6.

• GHIDINI, Y. ; WEBBER, T. ; MORENO, E. I. ; GRANDO, F. ; FAGUNDES, R. D. R. ; Marcon, C. A. M. . Buffer Depth and Traffic Influence on 3D NoCs Performance. In: 23rd IEEE International Symposium on Rapid System Prototyping (RSP), 2012, Tampere, Finland. Proceedings of the 2012 23rd IEEE International Symposium on Rapid System Prototyping (RSP), 2012. p. 1-7.

• GHIDINI, Y. ; MOREIRA, M. T. ; WEBBER, T. ; CALAZANS., N. L. V. ; Marcon, C. A. M. . TSV Multiplexing: A 3D NoC Occupancy Analysis. In: Design, Automation and Test in Europe, 2013, Grenoble, France. Design, Automation and Test in Europe, 2013.

• GHIDINI, Y. ; Topological Impact on Latency and Throughput: 2D versus 3D NoC Comparison. 2012. (Apresentação de Trabalho/Simpósio).

Outras produções

Projetos de pesquisa

• 2012 - 2014

  Avaliação da Influência de Parâmetros Arquiteturais em Redes Intra-chip 3D, Descrição: Arquiteturas baseadas em redes intra-chip 3D surgiram com o intuito de reduzir a latência de rede, o consumo de potência e a ocupação de área em comparação com topologias 2D e, ainda, com o objetivo de manter-se como uma infraestrutura eficiente utilizada na comunicação de MPSoCs. O presente projeto tem por objetivo analisar e avaliar as influências exercidas pelos parâmetros arquiteturais em uma rede intra-chip 3D chamada Lasio. Para tanto, foram considerados diferentes cenários de tráfego de comunicação, profundidades de buffers nos roteadores e taxas de injeção de pacotes. Além disso, pacotes com variados tamanhos são transmitidos pela rede através de distintas implementações de algoritmos de roteamento.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Yan Ghidini de Souza - Coordenador / César Augusto Missio Marcon - Integrante / THAIS WEBBER - Integrante / EDSON IFARRAGUIRRE MORENO - Integrante.

• 2007 - 2008

  Avaliação do Consumo de Energia de Sistemas Embarcados em Nível Arquitetural, Projeto certificado pelo(a) coordenador(a) César Augusto Missio Marcon em 22/08/2012., Descrição: A crescente integração dos dispositivos, associada a avanços tecnológicos tem tornado o consumo de energia uma das principais restrições dos atuais projetos de sistemas embarcados, mormente os sistemas implementados intrachip. Grande parte das etapas de projeto de tais sistemas tem uma ou mais atividades voltadas à verificação, extração e síntese com foco no consumo de energia eficiente. Para tanto, o domínio dos modelos de energia em diversos níveis de abstração é imprescindível. A simulação em nível arquitetural abstrai muitas informações de níveis inferiores, requerendo modelos representativos e parâmetros relevantes de forma a obter estimativas de qualidade. O objetivo deste trabalho é traçar um caminho que parta de estimativas precisas em níveis elétricos indo em direção a níveis mais abstratos, de forma a reduzir a complexidade dos modelos subjacentes ganhando desempenho, e mantendo a qualidade das estimativas obtidas em níveis inferiores.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Yan Ghidini de Souza - Integrante / César Augusto Missio Marcon - Coordenador / Fabiano Passuelo Hessel - Integrante / Sérgio Johann Filho - Integrante., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa.