Rafael Kioji Vivas Maeda

Rafael Kioji received bachelor degree in Electrical Engineering from Federal University of Minas Gerais (UFMG) in 2013, awarding a silver medal due to his outstanding academic performance. Currently he is Ph.D. student, advised by Prof. Jiang Xu, as a member of the Mobile Computing System Laboratory at The Hong Kong University of Science and Technology (HKUST). His research interests include computer architecture, computer networks, heterogeneous computing, high level embedded systems design, multi processor system-on-chips, on/off chip interconnections, reconfigurable hardware, reliable embedded systems.

Informações coletadas do Lattes em 27/09/2025

Acadêmico

Formação acadêmica

Doutorado em andamento em Electronic and Computer Engineering

2014 - Atual

Hong Kong University of Science and Technology
Orientador: Jiang Xu

Graduação em Engenharia Elétrica

2009 - 2013

Universidade Federal de Minas Gerais
Título: Modelagem de um Sistema Integrado de Hardware e Software para Auto-monitoramento de Falhas em Sistemas Embarcados
Orientador: Frank Sill Torres

Formação complementar

2007 - 2008

Eletricista de Manutenção. (Carga horária: 1100h). , SENAI - Departamento Regional de Minas Gerais.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Sistemas Embarcados.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Engenharia da Computação.

Grande área: Outros / Área: Microeletrônica / Subárea: Microeletrônica.

Participação em eventos

9th Annual International Microlectronics Olympiad of Armenia. 9th Annual International Microlectronics Olympiad of Armenia. 2014. (Olimpíada).

Chip in Curitiba SForum 2013. RISC Processor with Single Event Transient Detection and Instruction Rollback. 2013. (Congresso).

Specification and Modeling of Embedded Systems. 2013. (Oficina).

Semana de Iniciação Científica UFMG. RISC Processor with Single Event Transient Detection and Instruction Roll-Back. 2013. (Exposição).

Microchip Masters Conference Brasil. 2010. (Seminário).

Produções bibliográficas

MAEDA, R. K. V. ; TORRES, FRANK SILL . CLEVER. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. p. 1.
MAEDA, R. K. V. ; Frank Sill Torres . RISC Processor with Single Event Transient Detection and Instruction Roll-Back. In: XII Microelectronics Students Forum (SForum 2013), 2013, Curitiba. XII Microelectronics Students Forum, 2013, 2013.
MAEDA, R. K. V. ; Frank Sill Torres . Processador RISC com detecção de Single Event Transient e Rollback de Instrução.. Revista Eletrônica de Iniciação Científica , 2013.
MAEDA, R. K. V. ; Frank Sill Torres . RISC Processor with Single Event Transient Detection and Instruction Rollback. 2013. (Apresentação de Trabalho/Congresso).

Prêmios

2013

Melhor artigo da seção - em Chip in Curitiba SForum 2013., Universidade Federal do Paraná..

Histórico profissional

Experiência profissional

2011 - 2013

Ivision Sistemas de Imagem e Visão

Vínculo: Desenvolvedor de hardware., Enquadramento Funcional: Desenvolvedor de core para FPGA., Carga horária: 20

Outras informações:
Desenvolvedor de sistemas embarcados aplicados à câmeras inteligentes.

2013 - Atual

Universidade Federal de Minas Gerais

Vínculo: Colaborador, Enquadramento Funcional: Iniciaçào científica., Carga horária: 20

Outras informações:
Modelagem de um sistema integrado de hardware e software para auto monitoramento de falhas em sistemas embarcados. Em desenvolvimento no laboratório ASIC-Reliability (OptMA/ART).

2012 - 2013

Universidade Federal de Minas Gerais

Vínculo: IC voluntária, Enquadramento Funcional: Chip Designer, Carga horária: 12

Outras informações:
Desenvolvimento do sistema digital de um ROIC para um sensor Infrared. Desenvolvido no laboratório OptmaLab - UFMG.

2012 - 2013

Universidade Federal de Minas Gerais

Vínculo: IC voluntária, Enquadramento Funcional: Chip Designer, Carga horária: 12

Outras informações:
Desenvolvimento de um processador RISC com rollback de instrução para validação de técnicas de confiablidade. Realizado no laboratório ASIC-Reliability - UFMG.

2009 - 2011

G2N Automação

Vínculo: Desenvolvedor de hardware, Enquadramento Funcional: Desenvolvedor de firmware., Carga horária: 20