Filipe Esteves Távora

Formação complementar

Idiomas

Áreas de atuação

Produções bibliográficas

• TÁVORA, F. E. ; CERQUINHOS, J. P. C. . Analysis of Optimization Techniques For Fully Integrated 915MHz CMOS LNA Design. In: 10th Microelectronics Student Forum, 2010, São Paulo/SP. 10th Microelectronics Student Forum, 2010.

• TÁVORA, F. E. ; PIMENTEL, C. J. L. . Código em Treliças de Baixa Complexidade. In: CONIC - Congresso de Iniciação Científica, 2006, Recife. Anais do XIV CONIC - Congresso de Iniciação Científica da UFPE, 2006.

• TÁVORA, F. E. ; CERQUINHOS, J. P. C. . Analysis of Optimization Techniques For Fully Integrated 915MHz CMOS LNA Design. 2010. (Apresentação de Trabalho/Congresso).

Projetos de pesquisa

• 2008 - 2009

  Receptor de FM integrado para tecnologia 0.35 micrômetros, Descrição: O projeto visa a implementação de um receptor integrado de sinais FM digitais utlizando o processo de fabricação da "austriamicrosystems -AMS" de 0.35 micrômetros. Nesse projeto sou responsável pela implementação de uma oscilador local e do bloco do "MIXER", para deslocar o sinal da freqüência de rádio para uma freqüência mais baixa intermediária.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Integrante / Tallita Campelo Sobral - Integrante / Cleber Renan Pergentino de Oliveira - Integrante / Henrique Muller Vasconcelos - Integrante / Joao Paulo Cerquinho Cajueiro - Coordenador.

• 2008 - 2008

  Implementação de um Phase Locked-Loop (PLL) digital, Descrição: Neste trabalho apresentei as etapas necessárias a fim de projetar um PLL (phase-locked loop) completamente digital para ser usado como sincronizador de relógio local. Foram considerados aspectos do protocolo USB relevantes à aplicação na qual pretende-se inserir o dispositivo proposto. O projeto foi desenvolvido para uma implementação em FPGA, através de ferramenta de síntese da Xinlix.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Coordenador / Edval José Pinheiro Santos - Integrante.

• 2008 - 2008

  Somador binário de 16 bits, Descrição: Utilizando o fluxo de "Full Custom Design" projetei um somador de propagação de "carry" com retardo máximo de 28 ns e área total de 0.082 milímetros quadrados, utilizando tecnologia de 0.35 micrômetros. Esse trabalho foi realizado utilizando a ferramenta de CAD "Electric".. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Integrante / Joao Paulo Cerquinho Cajueiro - Coordenador.

• 2006 - 2006

  Robô móvel, Descrição: O projeto consiste em construir um robô móvel capaz de desviar de obstáculos; transmitir e captar sinais de rádio; reconhecer pradão de voz e possuir autonomia. Fui responsável pelo projeto do transmissor FM a 10 MHz do robô móvel, onde foram especificados, montados e testados todos os sub-blocos do transmissor desde oscilador astável até o circuito de acoplamento com a antena de transmissão.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Integrante / Tallita Campelo Sobral - Integrante / Edval José Pinheiro Santos - Coordenador.

• 2006 - 2006

  Modulador / Demodulador AM, Descrição: Neste trabalho foi projetado, construido e testado o funcionamento de um modulador / demodulador de sinais AM utilizando um multiplicador analógico a partir da célula de Gilbert. Fui responsável pela polarização, simulação e montagem da célula de Gilbert e do circuito detetor de envoltória.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Integrante / Tallita Campelo Sobral - Integrante / Edval José Pinheiro Santos - Coordenador.

• 2006 - 2006

  Amplificador com banda de freqüência definida, Descrição: Construção de um amplificador sintonizado em 8 KHz. Fui responsável pela especificação, implementação, teste e analise de resultados (ganho de metade de faixa, ganho de pico, fator de qualidade...).. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Integrante / Tallita Campelo Sobral - Integrante / Edval José Pinheiro Santos - Coordenador.

• 2006 - 2006

  Caracterização de circuitos indutores, Descrição: Construção dispositivos de alta indutância. Fui responsável pela especificação, implementação, validação e análise de um circuito de alta indutância constituido de amplificadores operacionais, resistores e capacitores, denominado Girador.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Integrante / Tallita Campelo Sobral - Integrante / Edval José Pinheiro Santos - Coordenador.

• 2006 - 2006

  Osciladores, Descrição: Nesse trabalho foram projetados um aplificador omperacional de audio e dois tipos diferentes de osciladores: Wien e Bubba. Os circuitos foram validado através de cálculos teóricos, simulações utilizando software CircuitMaker, e, por fim, implementados em laboratório didático. Os osciladores do tipo Bubba podem ser aplicados na microeletrônica devido sua capacidade de integração.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Coordenador.

• 2005 - 2006

  Códigos em treliça de baixa complexidade, Descrição: Desenvolvimento de software em linguagem de programação C para simular o desempenho de códigos corretores de erros (LDPC) através de canais com ruído aditivo gaussiano branco (AWGN). Fui responsável pela elaboração deste ambiente capaz de testar o desempenho de quatro tipos de algoritmos diferentes ( Soma-Produto; Soma-Produto Normalizado; Soma-Produto Deslocado e Min-sum). Neste projeto foram testados códigos regulares de comprimento máximo de 816 bits.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Integrante / Cecilio Jose Lins Pimentel - Coordenador.

• 2005 - 2005

  Amplificador operacional, Descrição: Construção de um amplificador operacional para faixa de audio. Fui responsável pela especificação dos estágios de alto ganho, par diferencial, polarização e saída do amplificador. Também pela montagem do circuito e teste em bancada.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Integrante / Tallita Campelo Sobral - Integrante / Edval José Pinheiro Santos - Coordenador.

• 2005 - 2005

  Monitoramento de Estufa, Descrição: O projeto consiste no monitoramento de três parâmetros de uma estufa de microorganismos (umidade, temperatura e luminosidade), através do uso do microcontrolador PIC16F887. Fui responsável pelo desenvolvimento dos diagramas de estado, programação do PIC, simulação em softwares e implementação em bancada de testes.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Filipe Esteves Távora - Integrante / Gabriela da Silva Clemente - Integrante / Mauro Rodrigues dos Santos - Coordenador.

Projetos de desenvolvimento

• 2008 - 2008

  Implementação em VHDL e Prototipação em FPGA de um UART (Transmissor e Receptor Universal Assíncrono) PC 16550D, Descrição: Usando a especificação da UART PC16550D executamos todo o fluxo de projeto digital e o sistema projetado em VHDL foi implementado em Field Programmable Gate Array (FPGA). Partimos da especificação da UART comercial acima citada, realizamos sua descrição em VHDL e por fim verificamos seu funcionamento em FPGA, fazendo a nossa UART se comunicar com a porta serial do computador via um terminal serial. Para simulação do código VHDL, usamos a ferramenta da Mentor ModelSim XE 6.2c. Uma vez simulado o código, usamos a ferramenta Quartus II versão 7.2 para fazermos o mapeamento da descrição em nível RTL para lógica binária, em seguida fizemos a otimização lógica usando álgebra booleana impondo algumas restrições temporais. Seguindo o fluxo, fizemos o mapeamento tecnológico. Usamos a FPGA da família Cyclone II, de nome EP2C35F672C6. Simulamos o circuito sintetizado tanto de forma funcional, como temporal. Como alternativa para aumento de desempenho, investigamos o uso da ferramenta Simplify Pro (Simplify versão 9.0.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Filipe Esteves Távora - Coordenador / José Edenilson Oliveira Reges - Integrante / Diego Dias de Menezes - Integrante.

• 2007 - 2007

  Sensor inteligente de pressão integrado, Descrição: Desenvolvimento de um sensor integrado para medir pressão a partir da oscilação da freqüência de um cristal integrado a um oscilador Pierce. Fui responsável pela especificação, design e simulação do bloco de memória do sensor, através de técnicas de full custom design para a célula básica, decodificadores, amplificadores e circuitos de pré-carga; e, VHDL para o sequenciador do bloco.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Filipe Esteves Távora - Integrante / José Edenilson Oliveira Reges - Integrante / André Dantas Ferreira - Integrante / Edval José Pinheiro Santos - Coordenador.

• 2007 - 2007

  Monitoramento de nível de tanques, Descrição: Implementei um circuito seqüencial para monitoramento do nível de três (3) tanques de um processo industrial usando um CLP e a linguagem de programação Ladder. Fui responsável pelo desenvolvimento do programa e montagem experimental em laboratório. . , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Filipe Esteves Távora - Coordenador.

• 2008 - 2008

  Implementação em VHDL e Prototipação em FPGA de um UART (Transmissor e Receptor Universal Assíncrono) PC 16550D, Descrição: Usando a especificação da UART PC16550D executamos todo o fluxo de projeto digital e o sistema projetado em VHDL foi implementado em Field Programmable Gate Array (FPGA). Partimos da especificação da UART comercial acima citada, realizamos sua descrição em VHDL e por fim verificamos seu funcionamento em FPGA, fazendo a nossa UART se comunicar com a porta serial do computador via um terminal serial. Para simulação do código VHDL, usamos a ferramenta da Mentor ModelSim XE 6.2c. Uma vez simulado o código, usamos a ferramenta Quartus II versão 7.2 para fazermos o mapeamento da descrição em nível RTL para lógica binária, em seguida fizemos a otimização lógica usando álgebra booleana impondo algumas restrições temporais. Seguindo o fluxo, fizemos o mapeamento tecnológico. Usamos a FPGA da família Cyclone II, de nome EP2C35F672C6. Simulamos o circuito sintetizado tanto de forma funcional, como temporal. Como alternativa para aumento de desempenho, investigamos o uso da ferramenta Simplify Pro (Simplify versão 9.0.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Filipe Esteves Távora - Coordenador / José Edenilson Oliveira Reges - Integrante / Diego Dias de Menezes - Integrante.

• 2007 - 2007

  Sensor inteligente de pressão integrado, Descrição: Desenvolvimento de um sensor integrado para medir pressão a partir da oscilação da freqüência de um cristal integrado a um oscilador Pierce. Fui responsável pela especificação, design e simulação do bloco de memória do sensor, através de técnicas de full custom design para a célula básica, decodificadores, amplificadores e circuitos de pré-carga; e, VHDL para o sequenciador do bloco.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Filipe Esteves Távora - Integrante / José Edenilson Oliveira Reges - Integrante / André Dantas Ferreira - Integrante / Edval José Pinheiro Santos - Coordenador.

• 2007 - 2007

  Monitoramento de nível de tanques, Descrição: Implementei um circuito seqüencial para monitoramento do nível de três (3) tanques de um processo industrial usando um CLP e a linguagem de programação Ladder. Fui responsável pelo desenvolvimento do programa e montagem experimental em laboratório. . , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Filipe Esteves Távora - Coordenador.

• 2008 - 2008

  Implementação em VHDL e Prototipação em FPGA de um UART (Transmissor e Receptor Universal Assíncrono) PC 16550D, Descrição: Usando a especificação da UART PC16550D executamos todo o fluxo de projeto digital e o sistema projetado em VHDL foi implementado em Field Programmable Gate Array (FPGA). Partimos da especificação da UART comercial acima citada, realizamos sua descrição em VHDL e por fim verificamos seu funcionamento em FPGA, fazendo a nossa UART se comunicar com a porta serial do computador via um terminal serial. Para simulação do código VHDL, usamos a ferramenta da Mentor ModelSim XE 6.2c. Uma vez simulado o código, usamos a ferramenta Quartus II versão 7.2 para fazermos o mapeamento da descrição em nível RTL para lógica binária, em seguida fizemos a otimização lógica usando álgebra booleana impondo algumas restrições temporais. Seguindo o fluxo, fizemos o mapeamento tecnológico. Usamos a FPGA da família Cyclone II, de nome EP2C35F672C6. Simulamos o circuito sintetizado tanto de forma funcional, como temporal. Como alternativa para aumento de desempenho, investigamos o uso da ferramenta Simplify Pro (Simplify versão 9.0.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Filipe Esteves Távora - Coordenador / José Edenilson Oliveira Reges - Integrante / Diego Dias de Menezes - Integrante.

• 2007 - 2007

  Sensor inteligente de pressão integrado, Descrição: Desenvolvimento de um sensor integrado para medir pressão a partir da oscilação da freqüência de um cristal integrado a um oscilador Pierce. Fui responsável pela especificação, design e simulação do bloco de memória do sensor, através de técnicas de full custom design para a célula básica, decodificadores, amplificadores e circuitos de pré-carga; e, VHDL para o sequenciador do bloco.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Filipe Esteves Távora - Integrante / José Edenilson Oliveira Reges - Integrante / André Dantas Ferreira - Integrante / Edval José Pinheiro Santos - Coordenador.

• 2007 - 2007

  Monitoramento de nível de tanques, Descrição: Implementei um circuito seqüencial para monitoramento do nível de três (3) tanques de um processo industrial usando um CLP e a linguagem de programação Ladder. Fui responsável pelo desenvolvimento do programa e montagem experimental em laboratório. . , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Filipe Esteves Távora - Coordenador.