João Navarro Soares Júnior

João Navarro Soares Júnior concluiu o doutorado em Engenharia Elétrica [SP-Capital] pela Universidade de São Paulo em 1998. Atualmente é Professor do dept. de Engenharia Elétrica e de Computação da Escola de Engenharia de São Carlos, Universidade de São Paulo. Publicou 7 artigos em periódicos especializados e 50 trabalhos completos em anais de eventos. Possui 2 itens de produção técnica. Orientou 14 dissertações de mestrado, além de ter orientado 32 trabalhos de conclusão de curso. Recebeu 4 prêmio e/ou homenagens. Atua na área de Engenharia Elétrica, com ênfase em Projetos de Circuitos Integrados. Em suas atividades profissionais interagiu com mais de 30 colaboradores em co-autorias de trabalhos científicos. Em seu currículo Lattes os termos mais freqüentes na contextualização da produção científica, tecnológica e artístico-cultural são: CMOS, Microeletrônica, Circuitos RF, Projeto de Circuitos, Conversor D/A e A/D, Analog Circuits, High Speed Digital Circuits, TSPC, Otimização, Metaheuristicas e circuitos neuronais.

Informações coletadas do Lattes em 23/07/2025

Acadêmico

Formação acadêmica

Doutorado em Engenharia Elétrica

1995 - 1998

Universidade de São Paulo
Título: Técnicas para projeto de ASICs CMOS de alta velocidade
Orientador: Wilhelmus Adrianus Maria Van Noije
, Ano de obtenção: 1998. Palavras-chave: microeletronica.Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Materiais Elétricos / Especialidade: Materiais e Componentes Semicondutores. Setores de atividade: Informática; Industria Eletro-Eletrônica.

Mestrado em Engenharia Elétrica

1987 - 1990

Universidade de São Paulo
Título: Estudo dos conversores Análogo-Digital de alta freqüência e implementação de um conversor com estrutura paralela de 5 bits, Ano de Obtenção: 1990
Orientador: Wilhelmus Adrianus Maria Van Noije
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: microeletronica.Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos. Setores de atividade: Industria Eletro-Eletrônica; Informática.

Graduação em Engenharia Elétrica

1982 - 1986

Universidade de São Paulo

Idiomas

Bandeira representando o idioma Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Bandeira representando o idioma Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Bandeira representando o idioma Francês

Compreende Razoavelmente, Fala Pouco, Lê Bem, Escreve Pouco.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Telecomunicações/Especialidade: Sistemas de Telecomunicações.

Participação em eventos

IEEE International Symposium on Circuits and Systems (ISCAS). A simple CMOS Bandgap reference circuit with sub-1-V operation. 2011. (Congresso).

Simposio Internacional de Ingeniarías Eléctrica, Electrónica y de Telecomunicaciones.Microelectronics: present and perspectives. 2008. (Simpósio).

IEEE International Symposium on Circuits and Systems. A 4.1 GHz Dual Modulus Prescaler Using the E-TSPC Technique and Double Data Throughput Structures. 2007. (Congresso).

Participação em bancas

Aluno: [Nome removido após solicitação do usuário]

NOIJE, Wilhelmus A M VanSOARES JÚNIOR, J. N.; COLOMBO, D. M.. Projeto de um LDO digital para aplicações de baixa tensão em tecnologia CMOS. 2022. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: David Alejandro Reyes Gonzalez

NOIJE, Wilhelmus A M VanNavarro, João; PUMARICA, J. C. S.. Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS.. 2021. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Tarciso Alvim Martins

Navarro, João; VAN NOIJE, W.; FRUETT, F.. Projeto de um amplificador de ganho programável para aplicações de comunicação por campo de proximidade (NFC).. 2019. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Roberto Rangel da Silva

SOARES JÚNIOR, J. N.NOIJE, Wilhelmus A M Van; PUMARICA, J. C. S.. Bluetooth low energy RF front-end for low-voltage applications in CMOS technology.. 2019. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Vinícius Antônio de Oliveira Martins

CHAU, Wang Jiang; Ponchet, A.F;SOARES JÚNIOR, J. N.. Verificação funcional para circuitos de transmissão e recepção de sinais mistos. 2017. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Javier Andrés Osinaga Berois

VAN NOIJE, W.; ARAUJO, H. P.;Navarro, J.S.. Interface de controle e monitoramento para circuitos alimentados em alta tensão variável.. 2017. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Vinícius Antônio de Oliveira Martins

Ponchet, A.F; CHAU, Wang Jiang;Navarro, J.S.. Verificação funcional para circuitos de transmissão e recepção de sinais mistos.. 2017. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: César William Vera Casañas

Navarro, João; Careli, A.C.; ATUACAO, C. F. M. T.. Projeto de amplificadores de baixo ruído usando algoritmos metaheurísticos. 2013. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: André Berti Sassi

Navarro, João; RODRIGUES, E. L. L.; PEREZ, M. A. J.. Projeto de uma ULA de inteiros e de baixo consumo em tecnologia CMOS. 2013. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Mariela Mayumi Franchini Sasaki Sassi

Navarro, João; PEREZ, M. A. J.; ALMEIDA, J. R. B.. Projeto de fontes de tensão de referência através de metaheurísticas. 2013. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Heiner Grover Alarcón Cubas

Navarro, João; Luppe Maximiliam; JOSE NETO, J.. Projeto de um modulador sigma-delta de baixo consumo para sinais de áudio. 2013. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Gabriel Rabello Guerreiro

NAVARRO, JOAO; VALE NETO, José Vieira Do; Careli, A.C.. Projeto de indutores ativos para RF. 2011. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Dwight José Cabrera Salas

VALE NETO, José Vieira Do; Fátina Salete Correra;Navarro, João. Automação e Otimização do Projeto de um Oscilador Controlável por Tensão para Aplicações em Rádio Frequência. 2010. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Wilmar Carvajal Ossa

NOIJE, Wilhelmus A M VanNavarro, João; REIS FILHO, Carlos Alberto dos. Projeto de um Conversor Analógico-Digital para um Receptor Bluetooth em Tecnologia CMOS. 2010. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Juan José Carrilo Castellanos

VALE NETO, José Vieira Do;Navarro, João; RODRIGUEZ, Edgar Charry. Projeto de uma Fonte de Tensão de Referência CMOS Usando Programação Geométrica. 2010. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Rafael Vinicius Tayette de Nobrega

Romero, Murilo A.;Navarro, João; Sipahi, Guilherme M.. Aspectos de Modelagem Numérica de Transistores de Fios Quânticos. 2010. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Fabian Leonardo Cabrera Riano

VALE NETO, José Vieira Do;Navarro, JoãoNOIJE, Wilhelmus A M Van. Projeto de um Sintetizador de Frequências Multipadrão em Tecnologia CMOS. 2010. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Sérgio de Almeida Santos

Navarro, João; VALE NETO, José Vieira Do; Luppe Maximiliam. Sintetizador de Freqüências de 2,4 GHz em CMOS, 0,35 um para aplicações em Zigbee. 2008. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Cristian Otsuka Hamanaka

Navarro, João; RODRIGUEZ, Edgar Charry; SAEZ, Richard Titov Lara. Projeto de circuitos para geração de tensão de referência em sistemas receptores/transmissores RF. 2007. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Angélica dos Anjos

Navarro, João; Consonni, Denise; Romero, Murilo A.. Comparação de ferramentas para modelamento de indutores na tecnologia CMOS. 2007. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Murillo Fraguas Franco Neto

Navarro, João; REIS FILHO, Carlos Alberto dos; RODRIGUEZ, Edgar Charry. Técnica para o projeto de um amplificador operacional folded cascode, classe AB, em tecnologia CMOS. 2006. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Fernando Pedro Henriques de Miranda

Navarro, João; RODRIGUEZ, Edgar Charry; SILVEIRA, Reinaldo. Estudo e Projeto de Circuitos Dual-Modulus Prescalers em Tecnologia CMOS. 2006. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Edgar Leonardo Romero Tobar

CHAU, Wang Jiang;Navarro, João; SILVEIRA, R.. Técnicas para a verificação funcional eficiente de uma implementação RTL da camada banda base do protocolo bluetooth. 2005. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Claudia Almerindo de Souza Oliveira

Navarro, João; VALE NETO, José Vieira Do; SAEZ, Richard Titov Lara. Estudo e projeto de um conversor D/A de alta velocidade em tecnologia CMOS. 2005. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Angel María Gomés Argüello

Navarro, João; VALE NETO, José Vieira Do; OLMOS, Alfredo. Estudo e Projeto de um Sintetizador de Freqüência para RF em Tecnologia CMOS 0,35 um. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Gilmar Silva Beserra

Navarro, João. Projeto de estruturas de armazenamento digital em um SoC para controle de irrigação. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de Brasília.

Aluno: Rodrigo Alberto Liorente Triana

VALE NETO, José Vieira Do;Navarro, João; OLMOS, Alfredo. Um amplificador de potência para radiofreqüência em tecnologia CMOS. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Gilson Mikio Ohara

VALE NETO, José Vieira Do;Navarro, João. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. 2003. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Gustavo Adolfo Cerezo Vásquez

NOIJE, Wilhelmus A M Van; CHAU, Wang Jiang;Navarro, João. Projeto de um sistema localizador de objetos usando dispositivos de lógica programável. 2000. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: LUCAS COMPASSI SEVERO

SOARES JÚNIOR, J. N.; NOIJE, W. A. M. V.; BAMPI, S.; FERREIRA, L. H. C.; MACHADO, M. B.. ULV and ULP active-RC filters combining single-stage OTA and negative input transconductance for low energy RF receivers. 2019. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: José Fontebasso Neto

CORRERA, F. S.; MANERA, L. T.; NOIJE, W. A. M. V.; POUZADA, E. V. S.;Soares, J.N.. Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência. 2018. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: JOSÉ ALEJANDRO AMAYA PALACIO

Noije, WilhelmusNavarro, J.S.; Hernández, Hugo; DINIZ, J. A.; FURUIE, S. S.. Gerador de sinais para aplicação da espectroscopia de bioimpedânica elétrica na detecção de câncer.. 2017. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Julio César Saldaña Pumarica

VALE NETO, José Vieira Do;Navarro, J.S.; HERNANDEZ, E. M.; LOPES, C. G.; FONOFF, E. T.. Sistemas de detecção e classificação de impulsos elétricos de sinais neurais extracelulares.. 2016. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Augusto Ken Morita

Noije, Wilhelmus; CHAU, Wang Jiang;Soares, J.N.; SUSIN, A. A.; CENTODUCATTE, P. C.. Projeto e desenvolvimento de uma arquitetura de baixo consumo de potência para microprocessadores.. 2015. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: http://www

Noije, WilhelmusMOREIRA, Luiz C.Soares, J.N.; PETRAGLIA, A.; MORAES, D. M.. teses.usp.br/teses/disponiveis/3/3140/tde-0507201. Noise and PSRR improvement technique for TPC readout front-end in CMOS. technology.. 2015. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Francisco de Assis Brito Filho

VAN NOIJE, W.; CORRERA, F. S.; D'ASSUNCAO, A. G.;Navarro, J.S.; KAUFMANN, P.. Circuitos integrados para detecção de Ondas submilimetricas en sistemas de identificação por imagem. 2015. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Tiago Oleveira Weber

Noije, Wilhelmus; CHAU, Wang Jiang; PETRAGLIA, A.; BAMPI, S.;Navarro, J.S.. Síntese de CIs analógicos em nível de circuito e sistema utilizando métodos modernos de otimização.. 2015. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Angélica dos Anjos

VAN NOIJE, WILHELMUS; Fátina Salete Correra;Navarro, João; RUBIO, M. R. G.; FRUETT, F.. Integração de blocos RF CMOS com indutores usando tecnologia Flip Chip. 2012. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Adilson Jair Cardoso

SCHNEIDER, M. C.; SUZUKI, D. O. H.; GUNTZEL, J. L.; BAMPI, S.; GOUVEIA FILHO, O.;Navarro, João. Modelagem e projeto de conversores AD/DC de ultrabaixa tensão de operação. 2012. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Santa Catarina.

Aluno: Ricardo Cunha Gonçalvez da Silva

Boudinov, Henri; Fabris, Eric; Lubaszewski, Marcelo;Navarro, João; Ritt, Edelweis. Lógica Quartenária de Alto Desempenho e Baixo Consumo para Circuitos VLSI. 2007. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: José Henrique Pereira Andrade

SANCHEZ, P. L. P.; BIANCO FILHO, O.; SONG, S. W.; JOSE NETO, J.;Navarro, João. Projeto de Sistemas Processados Dedicados Tolerantes a Falhas. 2001. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Fabío Luís Romão

NOIJE, Wilhelmus A M Van; SAEZ, Richard Titov Lara;Navarro, João; DAMIANI, F.; CHAU, Wang Jiang. Ambiente de Síntese de Circuitos CMOS de Alto Desempenho. 1999. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Tiago Oliveira Weber

VAN NOIJE, WILHELMUS; CHAU, Wang Jiang;Navarro, João. Síntese de Circuitos Analógicos em Nível de Sistema e de Circuito Utilizando Técnicas de Inteligência Computacional. 2013. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: JOSÉ ALEJANDRO AMAYA PALACIO

VAN NOIJE, WILHELMUS; VALE NETO, José Vieira Do;Navarro, João. Projeto de geradores de sinais em Tecnologia CMOS para Espectroscopia de Bio-Impedância Elétrica aplicada à detecção precoce de Câncer de Colo Uterino. 2013. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Gustavo Adolfo Cerezo Vásquez

NOIJE, Wilhelmus A M VanNavarro, João. Método de projeto de sistemas reconfiguráveis para processamento degital de sinais. 2002. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Daniel Marchesi de camargo Neves

BORGES, B. H. V.;Navarro, João. Moduladores de electro-absorção baseados em grafeno. 2013. Exame de qualificação (Mestrando em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Erinaldo da Silva Pereira

MARQUES, E.; ATUACAO, C. F. M. T.;Navarro, João. Projeto de um Processador Open source em Bluespec Baseado no Processador Soft-core Nios II da Altera.. 2012. Exame de qualificação (Mestrando em Ciências da Computação e Matemática Computacional) - Universidade de São Paulo.

Aluno: André Mangussi Costa Gomes

Navarro, João; ALMEIDA NETO, H. M.. Estudos de Parâmetros X. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica - Ênfase em Eletrônica) - Universidade de São Paulo.

Aluno: Lukas Alves Reis

Navarro, João; VIEIRA, M. A. C.. Implementação em ASIC do módulo de processamento da arquitetura para cáculo da transformada da distância euclidiana. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade de São Paulo.

Aluno: Gabriel Canale Gozzo

Veronese, Paulo R.;Navarro, João. Espalhamento Eletrônico por Rugosidade Interfacila em Heteroestruturas Semicondutoras InGaAs/InP e AlGaAs/Ga/As. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Eduardo Silvester de Carvalho da Silva

Navarro, João; Luppe Maximiliam; Marques, Eduardo. Projeto de Fontes de Referência de Baixa Tensão em Tecnologia CMOS. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Bruno Cezar Tranquillini

Navarro, João; Luppe Maximiliam; Marques, Eduardo. Projeto de Amplificador Operacional em Tecnologia CMOS. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade de São Paulo.

Aluno: Raquel de Mendonça ENGELBRECHT

Navarro, João; Maciel, Carlos Dias; Marques, Eduardo. Projeto de Fontes de Referência de Tensão em Tecnologia CMOS. 2007. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Angélica dos Anjos

Navarro, JoãoMOREIRA, Luiz C.. Estudo e caracterização de indutores na tecnologia CMOS. 2004 - Centro Estadual de Educação Tecnológica Paula Souza.

Aluno: Fernando Pedro Henrique de Miranda

Navarro, JoãoMOREIRA, Luiz C.. Divisor de freqüência N/N+1. 2003. Trabalho de Conclusão de Curso (Graduação em Materiais, Processos e Componentes Eletrônicos) - Centro Estadual de Educação Tecnológica Paula Souza.

Navarro, J.S.; SWART, J.; LIMA, E. R.; BUTZEN, P.. Comite de seleção de projetos para área de circuitos integrados cedido pelo IMEC. 2019.

Orientou

Paulo Katsuyuki Muraishi Kamimura

Implementation of a LLC Resonant DC-DC converter for Testing SiC transistors; Início: 2023; Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade de São Paulo; (Orientador);

Caio Oliveira Godinho

Estudo, Projeto e Otimização de VCOs CMOS com Inversores em Anel Diferenciais; Início: 2023; Iniciação científica (Graduando em Engenharia de Computação) - Universidade de São Paulo, Eldorado; (Orientador);

William Carrara Orlato

Projeto de Amplificador Neuronal de Baixo Ruído CMOS; Início: 2023; Iniciação científica (Graduando em Engenharia Elétrica - Ênfase em Eletrônica) - Universidade de São Paulo, Eldorado; (Orientador);

André Vinícius de Paula

Estudo e Otimização de um Conversor Analógico-Digital do tipo SAR; Início: 2023; Iniciação científica (Graduando em Engenharia Elétrica - Ênfase em Eletrônica) - Universidade de São Paulo, Eldorado; (Orientador);

Lucas Daudt Franck

Projeto de Circuitos Prescalers N / N+0; 5 em CMOS de 65nm; Início: 2023; Iniciação científica (Graduando em Engenharia Elétrica - Ênfase em Eletrônica) - Universidade de São Paulo, Eldorado; (Orientador);

Matheus Violaro Bellini

Estudo, Projeto e Otimização de Amplificador Operacional CMOS; Início: 2023; Iniciação científica (Graduando em Engenharia de Computação) - Universidade de São Paulo, Eldorado; (Orientador);

Eder Issao Ishibe

Projeto de uma fontes de tensão de referência; 2014; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, ; Orientador: João Navarro Soares Júnior;

César William Vera Casañas

Desenvolvimento de Amplificadores de Baixo Ruído; 2013; Dissertação (Mestrado em Engenharia Elétrica) - Escola de Engenharia de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: João Navarro Soares Júnior;

André Berti Sassi

Projeto de uma ULA de inteiros e de baixo consumo em tecnologia CMOS; 2013; Dissertação (Mestrado em Engenharia Elétrica) - Escola de Engenharia de São Carlos, ; Orientador: João Navarro Soares Júnior;

Heiner Grover A

Cubas; Circuitos Conversores sigma-delta; 2013; Dissertação (Mestrado em Engenharia Elétrica) - Escola de Engenharia de São Carlos, ; Orientador: João Navarro Soares Júnior;

Mariela Mayumi Franchini Sasaki Sassi

Projeto de fontes de tensão de referência através de metaheurísticas; 2013; Dissertação (Mestrado em Engenharia Elétrica) - Escola de Engenharia de São Carlos, ; Orientador: João Navarro Soares Júnior;

Dionísio de Carvalho

Estudo e desenvolvimento de blocos para processamento hardwired em aparelhos de auxílio auditivo com DSP; 2013; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, ; Orientador: João Navarro Soares Júnior;

Sérgio de Almeida Santos

Sintetizador de Freqüências de 2,4 GHz em CMOS 0,35 um para aplicaçoes em ZIGBEE; 2008; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, ; Orientador: João Navarro Soares Júnior;

Gabriel Rebello Guerreiro

Projeto de Indutores Ativos para RF; 2008; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: João Navarro Soares Júnior;

Cristian Otsuka Hamanaka

Projeto de circuitos para geração de tensão de referência em sistemas receptores/transmissores RF; 2007; 0 f; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: João Navarro Soares Júnior;

Angélica dos Anjos

Comparação de ferramentas para modelamento de indutores na tecnologia CMOS; 2007; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: João Navarro Soares Júnior;

Fernando Pedro Henriques de Miranda

Estudo e Projeto de Circuitos Dual-Modulus Prescalers emTecnologia CMOS; 2006; 101 f; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: João Navarro Soares Júnior;

Murillo Fraguas Franco Neto

Técnica para o projeto de um amplificador operacional folded cascode, classe AB, em tecnologia CMOS; 2006; 107 f; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: João Navarro Soares Júnior;

Cláudia A Souza Oliveira

Estudo e Projeto de um Conversor D/A de Alta Velocidade em Tecnologia CMOS; 2005; 101 f; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: João Navarro Soares Júnior;

Angel María Gomez Argüello

Estudo e Projeto de um Sintetizador de Frqüência para RF em Tecnologia CMOS de 0,35; 2004; 104 f; Dissertação (Mestrado em Engenharia Elétrica) - Universidade de São Paulo, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: João Navarro Soares Júnior;

Felipe Barbosa de Oliveira

Projeto conceitual de um controlador PFM para conversor DC-DC de capacitor chaveado na tecnologia CMOS 22 nm; 2023; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Luiz Gustavo Soares Martins

Estudo e Projeto de Conversor Buck de Duas Fases com Indutores Acoplados e Controle V2; 2023; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Eletrônica) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

João Victor Colombari Carlet

Projeto e Implementação de um Sistema Estereofônico de Áudio Utilizando Válvulas Termoiônicas; 2023; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Eletrônica) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Henry Shinji Suzukawa

Otimização de um conversor analógico-digital do tipo SAR; 2023; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Alex Marcelino Santee

Engenharia Reversa de Circuitos Integrados; 2022; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Bruno Arantes de Achilles Mello

Projeto e implementação de um processador de 8 bits em tecnologia de 0,35µm; 2020; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Guilherme Prearo

Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Mateus Ribeiro Vanzella

Projeto e otimização de amplificadores operacionais com algoritmos metaheurísticos; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Henrique Alberto Rusa

Projeto de um amplificador de baixo ruído (Low-Noise Amplifier) para sinais neuronais; 2016; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Murilo Alencar Alves Júnior

Projeto de um amplificador CMOS de baixo ruído e baixo consumo de potência para aplicações de monitoramento da atividade neural; 2015; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Pedro Henrique Balistiero Fattore

Algoritmos metaheurísticos para projeto e otimização de fontes de tensão de referência; ; 2014; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Gilberto Volpe Neto

Projeto de amplificadores de baixo ruído usando algoritmos meta-heurísticos; ; 2014; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Otávio Henrique Barbosa Torres

Otimização de amplificadores operacionais CMOS por metaheurísticas; ; 2014; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Eletrônica) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

João Alberto Baccarin Robles Tardelli

Otimização de osciladores CMOS por algoritmos meta-heurísticos; ; 2014; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica - Ênfase em Eletrônica) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Bruno Kim Medeiros Cesar

Projeto de Fonte de Referência de Tensão utilizando Algoritmos Genéticos; 2012; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Isabela Rodrigues do Prado Rossales

Implementação em Hardware de uma Rede Neural WISARD; 2012; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Eder Issao Ishibe

Projeto de Fonte de Referência de Baixa Tensão e Consumo; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Escola de Engenharia de São Carlos; Orientador: João Navarro Soares Júnior;

Ivan Ferrucio Reche da Silva Filgueiras

Otimização de Circuitos CMOS por Algoritmo Genético; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Escola de Engenharia de São Carlos; Orientador: João Navarro Soares Júnior;

Gustavo Campos Martins

Desenvolvimento de Biblioteca de Células para Circuitos Digitais CMOS de Alta Velocidade; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Escola de Engenharia de São Carlos; Orientador: João Navarro Soares Júnior;

Bruno Cezar Tranquillini

Projeto de um Amplificador Operacional em tecnologia CMOS; 2008; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Eduardo Silvester de Carvalho Silva

Projeto de fontes de referência de baixa tensão em tecnologia CMOS; 2008; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Raquel de Mendonça ENGELBRECHT

Projeto de fontes de referência de tensão em tecnologia CMOS; 2007; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Angélica dos Anjos

Estudo e caracterização de indutores na tecnologia CMOS; 2004; Trabalho de Conclusão de Curso; (Graduação em Materiais, Processos e Componentes Eletrônicos) - Centro Estadual de Educação Tecnológica Paula Souza; Orientador: João Navarro Soares Júnior;

Fernando Pedro Henriques de Miranda

Divisor de freqüência N/N+1; 2003; Trabalho de Conclusão de Curso; (Graduação em Materiais, Processos e Componentes Eletrônicos) - Centro Estadual de Educação Tecnológica Paula Souza; Orientador: João Navarro Soares Júnior;

MATHEUS AUGUSTO TAVARES DE FREITAS

Estudo de Metaheuristicas Inspiradas em Física Quântica Aplicadas ao Dimensionamento/Otimização de Circuitos CMOS; 2022; Iniciação Científica - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

João Victor Colombari Carlet

Caracterização e Projeto de Sistema Estereofônico de Áudio Utilizando Distributed Mode Loudspeaker (DML); 2021; Iniciação Científica - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

João Victor Colombari Carlet

Estudo, caracterização e projeto de amplificadores valvulados de som; 2020; Iniciação Científica - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

João Vítor Pilla Bruno

A Ciência no Cotidiano e na Construção da Cidadania; 2022; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Víctor de Oliveira Xavier

A Ciência no Cotidiano e na Construção da Cidadania; 2021; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

João Vítor Pilla Bruno

A Ciência no Cotidiano e na Construção da Cidadania; 2021; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Laiz Renata Pagliuzo

A Física do Cotidiano na Construção da Cidadania; 2020; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Alexsander dos Santos Sena

A Física do Cotidiano na Construção da Cidadania; 2020; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Eric Guilherme Escovar

A Física do Cotidiano na Construção da Cidadania; 2019; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Priscilla Jukeram Bergo

A Física do Cotidiano na Construção da Cidadania; 2019; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Eric Guilherme Escovar

A Física do Cotidiano na Construção da Cidadania; 2018; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Yara Torres de Souza

A Física do Cotidiano na Construção da Cidadania; 2017; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Alexsander dos Santos Sena

A Física do Cotidiano na Construção da Cidadania; 2016; Orientação de outra natureza - Universidade de São Paulo, Universidade de São Paulo; Orientador: João Navarro Soares Júnior;

Produções bibliográficas

  • GOUNELLA, RODRIGO ; FERREIRA, GABRIEL M. ; AMORIM, MARCIO L. M. ; Soares, João Navarro ; CARMO, JOÃO PAULO . A Review of Optical Sensors in CMOS. ELECTRONICS , v. 13, p. 691, 2024.

  • NORDI, TIAGO MATHEUS ; GOUNELLA, RODRIGO ; AMORIM, MARCIO L. M. ; LUPPE, MAXIMILLAM ; JUNIOR, JOÃO NAVARRO SOARES ; AFONSO, JOAO L. ; MONTEIRO, VITOR ; AFONSO, JOSE A. ; TALAMONI FONOFF, ERICH ; COLOMBARI, EDUARDO ; CARMO, JOÃO PAULO . A Microdevice in a Submicron CMOS for Closed-Loop Deep-Brain Stimulation (CLDBS). JOURNAL OF LOW POWER ELECTRONICS AND APPLICATIONS , v. 14, p. 28, 2024.

  • NORDI, TIAGO MATHEUS ; GOUNELLA, RODRIGO HENRIQUE ; LUPPE, MAXIMILIAM ; JUNIOR, JOÃO NAVARRO SOARES ; FONOFF, ERICH TALAMONI ; COLOMBARI, EDUARDO ; ROMERO, MURILO ARAUJO ; CARMO, JOÃO PAULO PEREIRA DO . Low-Noise Amplifier for Deep-Brain Stimulation (DBS). ELECTRONICS , v. 11, p. 939, 2022.

  • CAMPOS, ARTHUR LOMBARDI ; Navarro, João ; LUPPE, MAXIMILIAM ; DE LIMA, EDUARDO RODRIGUES . A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING (DORDRECHT. ONLINE) , v. 106, p. 321-337, 2021.

  • Hernández, Hugo ; Noije, Wilhelmus ; Roa, Elkim ; Navarro, João . A small area 8 bits 50 MHz CMOS DAC for Bluetooth transmitter. Analog Integrated Circuits and Signal Processing , v. 57, p. 69-77, 2008.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print) , Piscataway, NJ, EUA, v. 10, n.3, p. 301-308, 2002.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . A 1.6-GHz dual modulus prescaler using the extended true-single-phase-clock CMOS circuit technique (E-TSPC). IEEE Journal of Solid-State Circuits , EUA, v. 34, n.1, p. 97-102, 1999.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . E-TSPC: Extended True Single-Phase-Clock CMOS circuit technique for high speed applications. Journal of Solid-State Devices and Circuits , São Paulo, Brasil, v. 5, n.2, p. 21-26, 1997.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van ; LIU, W. T. . Precise final state determination of mismatched CMOS latches. IEEE Journal of Solid-State Circuits , EUA, v. 30, n.5, p. 607-611, 1995.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . A 1.6-GHz Dual Modulus Prescaler Using the Extended True-Single-Phase-Clock CMOS Circuit Technique (E-TSPC). In: Behzad Razavi. (Org.). Phase-Locking in High-Performance Systems;from Device to Architectures. 1ed.Piscataway: Wiley - IEEE Press, 2003, v. 1, p. 370-375.

  • Navarro, João ; NOIJE, W. A. M. V. . E-TSPC: Extended True Single-Phase-Clock CMOS circuit technique. In: Reis, R. & Claesen, L.. (Org.). VLSI: Integrated Systems on Silicon. IFIP ? The International Federation for Information Processing. 1ed.Boston, MA: Springer, 1997, v. 1, p. 1-14.

  • NORDI, TIAGO MATEUS ; BARBOSA, V. M. ; GOUNELLA, R. H. ; ASAN, GODFRED ; LUPPE, MAXIMILIAM ; NAVARRO, JOAO ; JUNIOR, SOARES ; CARMO, J. P. ; FONOFF, ERICH TALAMONI ; COLOMBARI, EDUARDO . Charge-Pump Circuit in 65nm CMOS for Neural Stimulation on Deep-Brain Stimulation. In: 2021 XXXVI Conference on Design of Circuits and Integrated Systems (DCIS), 2021, Vila do Conde. 2021 XXXVI Conference on Design of Circuits and Integrated Systems (DCIS), 2021. p. 1.

  • NAVARRO, JOAO ; LUPPE, MAXIMILIAM . Performance Comparison of High-Speed Dual Modulus Prescalers Using Metaheuristic Sizing/Optimization. In: 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020, Campinas. 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020. p. 1.

  • CAMPOS, ARTHUR LOMBARDI ; Navarro, João ; LUPPE, MAXIMILIAM . Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. In: Proceedings of the 32nd Symposium on Integrated Circuits and Systems Design, 2019, São Paulo. Proceedings of the 32nd Symposium on Integrated Circuits and Systems Design - SBCCI '19, 2019. p. 1.

  • GAZZIRO, M. ; BRAGA, C.F.R. ; MOREIRA, D.A. ; CARVALHO, A.C.P.L.F. ; RODRIGUES, J.F. ; Navarro, J.S. ; ARDILA, J.C.M. ; MIONI, D.P. ; PESSATTI, M. ; FABBRO, P. ; FREEWIN, C. ; SADDOW, S.E. . Transmission of wireless neural signals through a 0.18µm CMOS low-power amplifier. In: 2015 37th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC), 2015, Milan. 2015 37th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC), 2015. p. 5094.

  • GUERREIRO, GABRIEL R. ; Navarro, João . Design for Stability of Active Inductor with Feedback Resistance. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14, 2014. p. 1.

  • CUBAS, HEINER ALARCON ; NAVARRO, JOAO . Design of an OTA-Miller for a 96dB SNR SC multi-bit Sigma-Delta modulator based on gm/I D methodology. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). v. 1. p. 1-15.

  • DE CARVALHO, DIONISIO ; NAVARRO, JOAO . A power optimized decimator for sigma-delta data converters. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). p. 1.

  • ISHIBE, EDER ISSAO ; NAVARRO SOARES JUNIOR, JOAO . A bandgap circuit with a temperature coefficient adjustment block. In: 2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS), 2013, Columbus. 2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS). p. 101.

  • Ishibe, Eder ; Navarro, João . A CMOS Bandgap Reference Circuit with a Temperature Coefficient Adjustment Block. In: 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. Proceedings of the 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013.

  • CUBAS, HEINER ALARCON ; JUNIOR, JOAO NAVARRO SOARES . Top-down design for Low power Multi-bit Sigma-Delta Modulator. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1.

  • NAVARRO, JOAO ; Ishibe, Eder . A simple CMOS bandgap reference circuit with sub-1-V operation. In: 2011 IEEE International Symposium on Circuits and Systems (ISCAS), 2011, Rio de Janeiro. 2011 IEEE International Symposium of Circuits and Systems (ISCAS). p. 2289.

  • Navarro, João ; Martins, Gustavo C. . Design of high speed digital circuits with E-TSPC cell library. In: 24TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 2011, João Pessoa. Proceedings of the 24th symposium on Integrated circuits and systems design. New York: ACM, 2011. p. 167-172.

  • ALMEIDA, Sérgio de ; Navarro, João ; Noije, Wilhelmus . Sintetizador de Freqüências 2,4 GHz em CMOS 0,35 μm para Aplicações ZigBee. In: XIV WOKSHOP IBERCHIP, 2008, Puebla. XIV WOKSHOP IBERCHIP, 2008.

  • MIRANDA, FERNANDO ; Navarro, João ; VAN NOIJE, WILHELMUS . A 4.1 GHz prescaler using double data throughput E-TSPC structures. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. New York: ACM Press. v. 1. p. 123-127.

  • DE MIRANDA, FERNANDO P.H. ; NAVARRO, JOAO ; VAN NOIJE, WILHELMUS . A 4.1 GHz Dual Modulus Prescaler Using the E-TSPC Technique and Double Data Throughput Structures. In: 2007 IEEE International Symposium on Circuits and Systems, 2007, New Orleans. 2007 IEEE International Symposium on Circuits and Systems. p. 1895.

  • ARAGÃO, Alexandre de Jesus ; SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Mismatch Effect Analyses in CMOS Tapered Buffers. In: IEEE International Symposium on Circuits and Systems, 2006, Island of Kos. Proceedings of 2006 IEEE International Symposium on Circuits and Systems, 2006. p. 2453-2456.

  • FARFAN-PELAEZ, A. ; DEL-MORAL-HERNANDEZ, E. ; Navarro, J.S. ; VAN NOIJE, W. . A CMOS implementation of the sine-circle map. In: , 2005, Covington. . v. 2. p. 1502-1505.

  • ARGUELLO, ANGEL M. GOMEZ ; NAVARRO, S. JOAO ; VAN NOIJE, WILHELMUS . A 3.5 mW Programmable High Speed Frequency Divider for a 2.4 GHz CMOS Frequency Synthesizer. In: 2005 18th Symposium on Integrated Circuits and Systems Design, 2005. 2005 18th Symposium on Integrated Circuits and Systems Design. p. 144-148.

  • OLIVEIRA, C. A. Souza ; SOARES JÚNIOR, J. N. . Design and Test of a 6-Bit 200-MSample/s 0.35 um CMOS D/A Converter. In: XI Workshop IBERCHIP, 2005, Salvador. Proceedings. Salvador, 2005. p. 1-9.

  • MOREIRA, Luiz C. ; NOIJE, Wilhelmus A M Van ; ANJOS, Angélica dos ; SOARES JÚNIOR, J. N. . Estudo Comparativo entre Indutores Planares com Fluxo Magnético Vertical e Horizontal na Tecnologia CMOS 0,18 um. In: XI Workshop IBERCHIP, 2005, Salvador. Salvador, 2005. p. 1-8.

  • ARAGÃO, Alexandre de Jesus ; SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Mismatching Effects in CMOS Tapered buffers. In: International Technical Symposium on Packaging, Assembling & Testing & Exhibition, 2005, Campinas. Proceedings of International Technical Symposium on Packaging, Assembling & Testing & Exhibition, 2005.

  • OLIVEIRA, C. A. Souza ; SOARES JÚNIOR, J. N. . A 6-Bits 100MHz D/A Converter in CMOS Technology. In: X Workshop IBERCHIP, 2004, Cartagena de Indias. Memórias, 2004. p. 1-8.

  • MIRANDA, Fernando Pedro Henriques de ; SOARES JÚNIOR, J. N. . A 4GHz Dual Modulus Prescaler with a 0.35 µm CMOS Technology. In: X Workshop IBERCHIP, 2004, Cartagena de Indias, Colombia. Memorias, 2004. p. 1-7.

  • ARGÜELLO, Angel María Gomez ; SOARES JÚNIOR, J. N. . Diseño de un Sintetizador de Frecuencia Integrado para RF (2.4 GHz) en Tecnología CMOS de 0.35 µm. In: X Workshop IBERCHIP, 2004, Cartagena de Indias. Memorias, 2004. p. 1-10.

  • ARGÜELLO, Angel María Gomez ; SOARES JÚNIOR, J. N. . Implementation of a Programmable High Speed Divider for a 2.4 GHZ CMOS Integer-N Frequency Synthesizer. In: X Workshop IBERCHIP, 2004, Cartagena de Indias. Memorias, 2004. p. 1-8.

  • RAMÍRES, Eduard Emiro Rodrígues ; SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Projeto de um Amplificador de Potência a 2,4 GHz Integrado em Tecnologia CMOS de 0,35um. In: X Workshop IBERCHIP, 2004, Cartagena de Indias. Memorias, 2004. p. 1-10.

  • MIRANDA, Fernando Pedro Henriques de ; SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . A 4 GHz Dual Modulus Divider-by 32/33 Prescaler in 0.35 um CMOS Technology. In: 17th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN CHIP, 2004, Porto de Galinhas. Proceedings. USA: Association for Computing Machinery (ACM), 2004. p. 94-99.

  • FARFÁN, Andrés ; SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Projeto de um Oscilador Monolítico a 2,4 GHZ em Tecnologia CMOS 0,35 um. In: X Workshop IBERCHIP, 2004, Cartagena de Indias. Memorias, 2004. p. 1-10.

  • CIFUENTES, R. D. E. ; SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Mixer a 2.4GHz en Tecnologia 0.35um CMOS Usando Celula de Gilbert. In: Jornadas Colombianas de Investigacion en Electronica, 2003, Medellin. Memorias, 2003.

  • ROA, E. ; SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . A Methodology for CMOS Low Noise Amplifier Design. In: Symposium on Integrated Circuits and Systems Design, 2003, São Paulo. Proceedings. Los Alamitos, CA, USA: IEEE Computer Society, 2003. p. 14-19.

  • MOREIRA, Luiz C. ; NOIJE, Wilhelmus A M Van ; SOARES JÚNIOR, J. N. . Estruturas Inovativas de Indutores Monolíticos para Circuits RF na Tecnologia MOS. In: VIII IBERCHIP, 2002, Guadalajara. Memorias, 2002. p. 1-8.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . The use of Extended TSPC CMOS structures to Build Circuits with Doudled Input/Output Data Throughput. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Brasilia. Proceedings. Los Alamitos, California: IEEE Computer Society, 2000. v. 1. p. 228-233.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . CMOS Tapered Buffer Design for Small Width Clock/Data Signal Propagation. In: 8th Great Lakes Symposium on VLSI, 1998, Lafayette. Proceedings. Los Alamitos, California: IEEE Computer Society, 1998. v. 1. p. 89-94.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Design of an 8:1 MUX at 1.7Gbits/s in 0.8um CMOS Technology. In: 8th Great Lakes Symposium on VLSI, 1998, Lafayette. Proceeedings. Los Alamitos, California: IEEE Computer Society, 1998. v. 1. p. 103-107.

  • NOIJE, Wilhelmus A M Van ; SOARES JÚNIOR, J. N. . SDHGCMOS: Implementation of CMOS Circuits for SDH/SONET Systems Applications with GigaBits Rates. In: Workshop of International Evaluation of the ProTem-CC Program, 1998, Belo Horizonte. Proceedings. Brasilía, Brasil: CNPq, 1998. v. 1. p. 118-137.

  • SOARES JÚNIOR, J. N. ; SILVEIRA, R. ; ROMÃO, F. L. ; NOIJE, Wilhelmus A M Van . A 1.4Gbit/s CMOS Driver for 50 Ohm ECL systems. In: 7th Great Lakes Symposium on VLSI, 1997, Urbana-Champain. Proceedings. Los Alamitos, California: IEEE Computer Society Press, 1997. v. 1. p. 14-18.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . E-TSPC: Extended True Single-Phase-Clock CMOS Circuit Technique. In: IFIP TC10 WG10.5 International Conference on VLSI, 1997, Gramado. VLSI: Integrated Systems on Silicon. London: Chapman & Hall, 1997. v. 1. p. 165-176.

  • SOARES JÚNIOR, J. N. ; SILVEIRA, R. ; ROMÃO, F. L. ; NOIJE, Wilhelmus A M Van . Circuito 'Buffer'-Conversor CMOS/ECL. In: 9 Simpósio Brasileiro de Concepção de Circuitos Integrados, 1996, Recife. Anais. Recife, 1996. v. 1. p. 247-258.

  • ROMÃO, F. L. ; SOARES JÚNIOR, J. N. ; SILVEIRA, R. ; NOIJE, Wilhelmus A M Van . Projeto do Circuito MUX 8:1 no Padrão SONET/SDH a Taxas de 1,25Gb/s na Tecnologia CMOS 0.7um. In: 9 Simpósio Brasileiro de Concepção de Circuitos Integrados, 1996, Recife. Anais. Recife, 1996. v. 1. p. 201-211.

  • MOREIRA, Luiz C. ; TOMA, M. ; SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Fully Integrated CMOS Clock Recovery at Gbit/s Rates. In: XI Conference of the Brazilian Microeletronics Society, 1996, Águas de Lindóia. Proceedings. São Paulo, 1996. v. 1. p. 109-114.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . A High Speed CMOS ECL-Compatible Input Circuit. In: X Congress of the Brazilian Microelectronics Society, I Ibero American Microelectronics Conference, 1995, Canela. Proceedings. Canela, 1995. v. 1. p. 197-204.

  • ROMÃO, F. L. ; SOARES JÚNIOR, J. N. ; SILVEIRA, R. ; NOIJE, Wilhelmus A M Van . Projeto do Circuito DEMUX 8:1 com Byte Align no Padrão SONET/SDH a Taxas de 1,25Gb/s Tecnologia CMOS. In: Primer Workshop Iberchip, 1995, Cartagena De Indias. Memorias. Cartagena de Indias, 1995. v. 1. p. 153-163.

  • ROMÃO, F. L. ; SOARES JÚNIOR, J. N. ; SILVEIRA, R. ; NOIJE, Wilhelmus A M Van . 1.2 GB/s SONET/SDH Demux in CMOS Technology. In: International Microowave and Optoelectronics Conference, 1995, Rio de Janeiro. Proceedings. Rio de Janeiro, 1995. v. 1. p. 52-57.

  • SOARES JÚNIOR, J. N. ; KRUSIQUE, José L. ; NOIJE, Wilhelmus A M Van . Analysis of the Histogram Testing Applied to Obtain the Effective Bit Number for ADC. In: 8 Simpósio Brasileiro de Concepção de Circuitos Integrados, 1994, Gramado. Anais. Gramado, 1994. v. 1. p. 219-228.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Conversor D/A de 6 Bits Desenvolvido em Pré-Difundifo do Tipo Mar de Transistores. In: 9 Congresso da Sociedade Brasileira de Microeletrônica, 1994, Rio de Janeiro. Anais. Rio de Janeiro, 1994. v. 1. p. 624-633.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van ; LIU, W. T. . Precise Final State Determination of CMOS Latches. In: 8 Congresso da Sociedade Brasileira de Microeletrônica, 1993, Campinas. Anais. Campinas, 1994. v. 1. p. XV.13-XV.18.

  • NOIJE, Wilhelmus A M Van ; LIU, W. T. ; SOARES JÚNIOR, J. N. . Metastability Behavior of Mismatched CMOS Flip-Flops Using State Diagrams Analysis. In: Custon Integrated Circuits Conference, 1993, San Diego, California. Proceedings. EUA, 1993. p. 277.1-277.4.

  • SOARES JÚNIOR, J. N. ; RIKKINK, Vicent ; GOFFART, Bernad ; NOIJE, Wilhelmus A M Van . Implemation of Analog Circuits on Digital Sea of Gates. In: VII Congresso da Sociedade Brasileira de Microeletrônica, 1992, São Paulo. Anais do VII Congresso da Sociedade Brasileira de Microeletrônica. São Paulo, 1992. p. 293-301.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Métodos de Teste de Conversores A/D e sua Aplicação em Projeto. In: V Congresso da Sociedade Brasileira de Microeletrônica, 1990, Campinas. Anais. Campinas, 1990. p. 255-265.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Projeto de um Conversor Analógico Digital em Estrutura Paralela. In: III Congresso da Sociedade Brasileira de Microeletrônica, 1988, São Paulo. Anais. São Paulo, 1988. p. 314-325.

  • ANJOS, Angélica dos ; SOARES JÚNIOR, J. N. ; MOREIRA, Luiz C. . Comparação de Métodos para modelamento de Indutores Passivos em Tecnologia CMOS. In: XI Workshop IBERCHIP, 2005, Salvador. São Paulo, 2005. p. 1-7.

  • BASILIO, Marcelo F ; SOARES JÚNIOR, J. N. . Conversor A/D de 10-bits 50MS/S em tecnologia CMOS (0.35 um) para aplicações em RF. In: Quinto Simpósio de Iniciação Científica e Tecnológica, 2003, São Paulo. Boletim técnico da Faculdade de Tecnologia de São Paulo, 2003. p. 19-19.

  • OLIVEIRA, C. A. Souza ; SOARES JÚNIOR, J. N. . Conversor D/A 6-bits, 200 MHz para RF implementado em tecnologia CMOS 0,35um. In: Quinto Simpósio de Iniciação Científica e Tecnológica, 2003, São Paulo. Boletim Técnico da Faculdade de Tecnologia de São Paulo, 2003. p. 16-16.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Design of CMOS tapered buffers to allow the propagation of minimum width clock/data signals. In: IEEE International Workshop on Clock Distribution Networks- Design, Synthesis, and Analysis, 1997, Atlanta, 1997. v. 1. p. 20-20.

  • TOMA, M. ; MOREIRA, Luiz C. ; SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Recuperador de Clock em Estrutura Gate Array do Tipo Mar de Transistores. In: Segundo Wokshop Iberchip, 1996, São Paulo. Anais. São Paulo, 1996. v. 1. p. 503-505.

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . Analog Circuits on SOG Gate Arrays: an 100MHz 6-bit D/A Converter. In: 8 Congresso da Sociedade Brasileira de Microeletrônica, 1993, Campinas. Anais. Campinas, 1993. v. 1. p. XII10-XII12.

  • SOARES JÚNIOR, J. N. . Projeto Wireless PDT&I-TI. 2003. (Apresentação de Trabalho/Seminário).

  • SOARES JÚNIOR, J. N. ; NOIJE, Wilhelmus A M Van . A 1.6GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC) 2000 (Boletim Técnico da Escola Politécnica da USP).

Outras produções

Navarro, J.S. ; FILGUEIRAS, I. F. R. S. ; ISHIBE, E. I. ; CASANÃS, C. W. V. ; TORRES, O. H. B. ; VOLPE NETO, G. ; RUSA, H. A. ; TARDELLI, J. A. B. R. . Programa de Dimensionamento/Otimização de Circuitos Analógicos (CirOp). 2017.

SOARES JÚNIOR, J. N. . Design of Analog CMOS Integrated Circuits. 1995. (Curso de curta duração ministrado/Especialização).

SOARES JÚNIOR, J. N. ; SOARES JR, J. N. ; S JR, . Técnicas para projetos de ASICs CMOS de alta velocidade. 1998 (Tese de doutorado) .

SOARES JÚNIOR, J. N. ; SOARES JR, J. N. ; S JR, . Estudo de Conversores analogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de 5 bits em CMOS. 1990 (Dissertação de mestrado) .

Projetos de pesquisa

  • 2019 - Atual

    Microdispositivo CMOS para novas terapias de estimulação cerebral profunda, Descrição: Nesta proposta se pretende desenvolver microdispositivos médicos, contendo módulos de aquisição, de processamento de sinal, de controle e de neuroestimulação para novas terapias de estimulação cerebral profunda (DBS-Deep Brain Stimulation), que comporão microsistemas com integração heterogenea.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: João Navarro Soares Júnior - Integrante / Maximiliam Luppe - Integrante / Erich Talamoni Fonoff - Integrante / Joao Paulo Pereira do Carmo - Coordenador / Eduardo Colombari - Integrante.

  • 2015 - 2022

    Desenvolvimento de Instrumentação Científica para o Experimento ALICE do LHC-CERN, Descrição: ALICE (A Large Ion Collider Experiment) é um dos quatro grandes experimentos do acelerador de partículas LHC (Large Hadron Collider) instalado no laboratório europeu CERN (European Organization for Nuclear Research). Um programa de atualizações desse experimento está em curso. Entre as atualizações planejadas para os próximos anos de funcionamento do experimento ALICE, está a melhoria na resolução e eficiência do rastreamento de partículas produzidas em colisões entre íons pesados, Para se alcançar esse objetivo, entre outras ações, é preciso atualizar a eletrônica de leitura dos sinais de diversos detetores do experimento ALICE como o Time Projection Chamber (TPC) e os Muon Tracking Chambers (MCH). O detector TPC é o principal dispositivo do experimento ALICE para o rastreamento e identificação de partículas carregadas, enquanto o MCH permite a medida de múons próxima à direção do feixe. A principal modificação a ser feita na eletrônica desses detectores consiste no desenvolvimento de um novo ASIC (Application Specific Integrated Circuit) que será instalado na eletrônica de front-end com o objetivo de amplificar, converter e filtrar o sinal digital gerado por esses detetores. Neste projeto, propõem-se a realização sob completa responsabilidade dos grupos brasileiros do design, simulação, prototipagem, teste experimental, validação e fabricação desse novo ASIC que funcionará nas novas condições impostas pelo LHC, com menor consumo de potência comparado com a versão anterior do chip, e que possa operar em ambientes submetidos à radiação. O projeto tem apoio da FAPESP, com vigência de 11/2015 a 10/2019.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (4) / Doutorado: (4) . , Integrantes: João Navarro Soares Júnior - Integrante / Hugo Hernández - Integrante / Noije, Wilhelmus - Coordenador / Danielle Magalhães Moraes - Integrante / Tiago Oliveira Weber - Integrante / Marcelo Gameiro Munhoz - Integrante / Bruno Cavalcante de Souza Sanches - Integrante / Jun Takahashi - Integrante / Nelson Carlin Filho - Integrante / Marco Bregant - Integrante / Rogerio Moreira Cazo - Integrante / Mauricio Moralles - Integrante / Alexandre Alarcon do Passo Suaide - Integrante / Claudio Antonio Federico - Integrante / Vilson Rocha de Almeida - Integrante / Odair Lelis Gonçalez - Integrante / Mauricio Rogerio Cosentino - Integrante / Francisco de Assis Souza - Integrante / Dionisio de Carvalho - Integrante.

  • 2014 - 2018

    Cápsula endoscópica com novas funções baseadas em técnicas fotónicas, Descrição: Estudo para desenvolvimento de uma capsula endoscópica. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (4) / Doutorado: (3) . , Integrantes: João Navarro Soares Júnior - Integrante / Maximiliam Luppe - Integrante / Joao Paulo Pereira do Carmo - Coordenador / Antônio Carlos Seabra - Integrante / JosÉ Higino Gomes Correia - Integrante.

  • 2013 - 2016

    Projeto de um ASIC de Aquisição e Processamento Digital de Sinais para o TIME PROJECTION CHAMBER do Experimento ALICE, Projeto certificado pelo(a) coordenador(a) Wilhelmus Adrianus Maria Van Noije em 04/10/2018., Descrição: ALICE (A Large Ion Collider Experiment ) é um dos quatro grandes experimentos do acelerador de partículas LHC (Large Hadron Collider) instalado no laboratório europeu CERN (European Organization for Nuclear Research). Um programa de atualizações desse experimento acaba de ser aprovado pelo comitê gestor do acelerador LHC. Dentro das atualizações planejadas para os próximos anos do experimento ALICE, está melhorar a resolução e eficiência de rastreamento de partículas produzidas em colisões entre íons pesados, mantendo a excelente capacidade de identificação de partículas para uma taxa de leitura de eventos significativamente maior da atual. Para se alcançar esse objetivo, entre outras ações, é preciso atualizar os detectores Time Projection Chamber (TPC), modificando a eletrônica de leitura de eventos. O detector TPC é o dispositivo principal do experimento ALICE para o rastreamento e identificação de partículas carregadas. Para que o TPC alcance a taxa de leitura de eventos requerida é necessária a migração de MWPC (Multi Wire Proporcional Chamber) para GEM (Gas Electron Multiplier). A eletrônica atual utilizada no TPC não é adequada para esta migração devido a dois motivos. Primeiro, o circuito integrado de pré-amplificação (PASA) dos sinais do detector não suportam sinais com polaridade negativa, o qual não comporta sinais gerados por detectores GEM. A segunda limitação é relativa ao esquema de leitura dos dados. O circuito integrado de conversão analógico?digital e de processamento digital não suporta leituras continuas: a amostragem dos sinais do TPC e o armazenamento em memória dos dados não podem acontecer simultaneamente. Além disso, estes circuitos integrados apresentam um alto consumo de potência (considerando o elevado número de canais necessários) e não podem operar em ambientes submetidos à radiação, limitando seu uso em outras aplicações em experimentos de física de altas energias (HEP - High Energy Physics) ou aeroespaciais. Esta proposta inclui o projeto, simulação, fabricação, teste experimental e validação de um ASIC protótipo de aquisição de sinais e de processamento digital que possa ser usado na eletrônica de detecção dos sinais no cátodo do TPC, que suporte polaridades negativas de tensão de entrada e leitura continua de dados, com 32 canais por chip, com menor consumo de potência comparado com a versão anterior do chip, e que possa operar em ambientes submetidos a radiação.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: João Navarro Soares Júnior - Integrante / Hugo Hernández - Integrante / Noije, Wilhelmus - Coordenador / Tiago Oliveira Weber - Integrante / Marcelo Gameiro Munhoz - Integrante / Bruno Cavalcante de Souza Sanches - Integrante / Jun Takahashi - Integrante / Nelson Carlin Filho - Integrante / Marco Bregant - Integrante / Dionisio de Carvalho - Integrante / Sergio Takeo Kofugi - Integrante / Alexandre Sauide - Integrante / Heitor Guzzo Neves - Integrante.

  • 2009 - 2013

    Implementação de Blocos para Sistemas de Comunicação RF, Descrição: Projeto de blocos para sistemas RF CMOS. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: João Navarro Soares Júnior - Coordenador / Gabriel Rebello Guerreiro - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

Prêmios

2014

Paraninfo da Engenharia de Computação, Escola de Engenharia de São Carlos/Instituto de Ciências Matemáticas e de Computação.

2009

Paraninfo da Engenharia de Computação, Escola de Engenharia de São Carlos/Instituto de Ciências Matemáticas e de Computação.

2008

Paraninfo da Engenharia de Computação, Escola de Engenharia de São Carlos/Instituto de Ciências Matemáticas e de Computação.

2004

Mejor Ponencia (melhor seminário), X Workshop IBERCHIP.

Histórico profissional

Endereço profissional

  • Universidade de São Paulo, Escola de Engenharia de São Carlos. , Avenida Trabalhador Sancarlense, 400, Departamento de Engenharia Elétrica - EESC/USP, Parque Arnold Schimidt, 13566-590 - Sao Carlos, SP - Brasil, Telefone: (16) 33739325, URL da Homepage:

Experiência profissional

2001 - 2005

Faculdade SENAC de Ciências Exatas e Tecnologia

Vínculo: Celetista, Enquadramento Funcional: professor adjunto, Carga horária: 8

Atividades

  • 01/2001 - 07/2005

    Ensino, Bacharelado em Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Arquitetura de Computadores, Organização de Computadores

1991 - 1991

Centre Suisse D'electronique Et de Microtechnique S A

Vínculo: Estágio, Enquadramento Funcional: Estagiário, Carga horária: 40

Atividades

  • 03/1991 - 12/1991

    Estágios , Centre Suisse D'electronique Et de Microtechnique S A.,Estágio realizado, Estudo sobre projeto de circuitos analógicos em gate array.

2005 - Atual

Universidade de São Paulo

Vínculo: , Enquadramento Funcional: Professor Doutor, regime integral, Carga horária: 40, Regime: Dedicação exclusiva.

1989 - 2005

Universidade de São Paulo

Vínculo: , Enquadramento Funcional: Técnico especializado, Carga horária: 40

Atividades

  • 10/2005

    Pesquisa e desenvolvimento, Escola de Engenharia de São Carlos, Departamento de Engenharia Elétrica.,Linhas de pesquisa

  • 10/2005

    Ensino, Engenharia Elétrica, Nível: Graduação,Disciplinas ministradas, Circuitos Eletrônicos I, Circuitos Eletrônicos II, Projeto de circuitos integrados Analógicos, Projetos de Circuitos Integrados Digitais

  • 01/1989 - 10/2005

    Serviços técnicos especializados , Escola Politécnica, Laboratório de Sistemas Integráveis.,Serviço realizado, auxilio em pesquisa e atendimento a alunos.