Luiz Monteiro da Franca Neto

Luiz é um Technical Lead e Research Staff Member (RSM) do Centro de Pesquisa da HGST em San Jose, California, EUA. HGST é uma empresa lider mundial no mercado de storage com hard-disk drives (HDDs) e Solid-State Drives (SSDs) para Enterprise. Luiz graduou-se em Engenharia Eletrônica pelo Instituto Tecnológico de Aeronáutica (1989) e recebeu título de M.Sc.(1995) e Ph.D. (1999), ambos em Engenharia Elétrica por Stanford University, California, EUA. Ele foi engenheiro de projetos na Elebra Telecon/Alcatel Telecomunicções em São Paulo, de 1990 a 1992. Nos EUA, depois de seu doutorado, Luiz foi pesquisador nos Intel Labs (1999-2004), e depois avançou para technical lead & manager do Intel Communications Group (2004-2006). Na Intel, ele desenvolveu novos metodos para análise e controle de ruído de substrato com objetivo de viabilizar integração de circuitos delicados de RF e microprocessadores no mesmo chip. Estes métodos exploram a estrutura spectral do ruído de substrato para localizar os sinais de RF em vales de menor intensidade de ruído no spectro de frequencias utilizaveis. Ele desenvolveu novos métodos para amplificadores de baixo ruído e circuitos operando próximo da frequencia fmax de transistores. Ele demonstrou recordes em baixo ruído para circuitos em 17GHz e 24GHz, bandas ISM nos EUA, e os primeiros circuitos em CMOS operando em 100GHz. Luiz liderou trabalhos para co-design silicon e encapsulamento para viabilizar escalamento de circuitos de RF multi-banda em CMOS. Desde 2007, ele está com o San José Research Center da Hitachi, em San Jose, California Seus interesses estão em circuitos e sistemas para aplicações em comunicações wireless e wireline, e novas tecnologias e arquiteturas para sistema de armazenamento e processamento de dados. Luiz é senior member do IEEE e Chair do Microwave Theory & Techniques (MTT) Santa Clara Valley chapter. Ele tem servido como revisor de publicações técnicas para o IEEE Journal of Solid State Circuits. Ele foi adjunct professor ou lecturer para graduação e pós-graduação em universidades no Oregon e California, incluindo Portland State University, Santa Clara University e UC Berkeley. Luiz tem mais de 15 publicações peer-reviewed ou convidadas, 46 patentes e outras 10 pendentes junto ao US PTO (escritorio de patentes Americano). . Em 2009, Luiz foi aprovado em concurso para professor da Escola Politécnica da Universidade de São Paulo (USP). Luiz é cidadão americano e brasileiro, e vive em Sunnyvale (Silicon Valley), California, EUA, com mulher e filha.

Informações coletadas do Lattes em 17/02/2025

Acadêmico

Formação acadêmica

Doutorado em Engenharia Eletrica

1995 - 1999

Stanford University
Título: Noise in High Electric Field Transport and Low Noise Field Effect Transistor Design: The Ergodic Method
Orientador: Prof. James S. Harris Jr.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico. Palavras-chave: fabricacao; semicondutores; devices; circuitos integrados; estado solido; comunicacoes.

Mestrado em Engenharia Eletrica

1993 - 1995

Stanford University
Título: -,Ano de Obtenção: 1995
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico.

Graduação em Engenharia Eletronica

1985 - 1989

Instituto Tecnológico de Aeronáutica

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Participação em eventos

2004 Intel International Science and Engineering Fair (ISEF).Juiz (Grand Awards Judge, Physics category). 2004. (Outra).

Produções bibliográficas

FRANCA NETO, L. M. ; Eline, R. ; Balvinder, B. . Fully Integrated CMOS Radios from RF to Millimeter Wave Frequencies. Intel Technology Journal , v. 8, p. 241-258, 2004.
Balvinder, B. ; Eline, R. ; FRANCA NETO, L. M. . RF System and Circuit Challenges for WiMAX. Intel Technology Journal , v. 08, p. 189-200, 2004.
Ravi, A. ; Carlton, B.R. ; Palaskas, Y. ; Banerjee, G. ; Bishop, R.E. ; Elmala, M.A. ; Nichols, R.B. ; Rippke, I.A. ; Lakdawala, H. ; FRANCA NETO, L. M. ; Taylor, S.S. ; Soumyanath, K. . A 1.4V, 2.4/5 GHz, 90nm CMOS system in a package transceiver for next generation WLAN. In: 2005 Symposium on VLSI Circuits VLSI Circuits Digest of Technical Papers., 2005, Kyoto. 2005 Symposium on, 2005.
FRANCA NETO, L. M. ; Bishop, R.E. ; Bloechel, B.A. . 64GHz and 100GHz VCOs in 90nm CMOS Using Optimum Pumping Method. In: IEEE International Solid State Circuit Conference, 2004, San Francisco (EUA). Digest of Technical Papers, ISSCC, 2004. v. 1. p. 444-538.
FRANCA NETO, L. M. ; Bloechel, B.A. ; Soumyanath, K. . 17GHz and 24GHz LNA Designs based on Extended-S-parameter with Microstrip-on-Die in 0.18um Logic CMOS Technology. In: ESSCIRC/ESSDERC - European Solid-State Circuit Conference/Device Research Conference, 2003, Lisboa. Proceedings of the 29th European Solid-State Circuits Conference, 2003, 2003. p. 149-152.
FRANCA NETO, L. M. ; Pardy, P. ; Ly, M.P. ; Rangel, R. ; Suthar, S. ; Syed, T. ; Bloechel, B.A. ; Lee, S. ; Burnett, C. ; Cho, D. ; Kau, D. ; Fazio, A. ; Soumyanath, K. . Enabling high-performance mixed-signal system-on-a-chip (SoC) in high performance logic CMOS technology. In: IEEE Symposium on VLSI Circuits, 2002, Honolulu. 2002 Symposium on VLSI Circuits Digest of Technical Papers, 2002. p. 164-167.
FRANCA NETO, L. M. ; System-on-a-package (SoP) Solution for High Performance RF/Microwave Systems. In: PIERS Progress in Electromagnetic Research Symposium, 2002. PIERS Proceedings (ISSN 1559-9450), 2002.
FRANCA NETO, L. M. ; Harris, J.S. . Excess Noise in Sub-micron Silicon FET: Characterization, Prediction and Control. In: ESSDERC - European Solid-State Device Research Conference, 1999, Leuven. Proceeding of the 29th European Solid-State Device Research Conference, 1999, 1999. p. 252-255.
FRANCA NETO, L. M. ; Harris, J.S. . Excess Noise in Sub-Micron Silicon FET:Transport Theory and Device Optimization. In: 1999 SSDM - SOLID STATE DEVICES AND MATERIALS, 1999, Tokyo. 199 SSDM - SOLID STATE DEVICES AND MATERIALS. Tokyo - Japan: Business Center for Academic Societies; 1998, 1999. p. 24-25.
FRANCA NETO, L. M. ; Harris, J.S. . Low noise silicon RF FET design using graded doping and stress. In: 1998 Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, 1998, Ann Arbor. Silicon Monolithic Integrated1998 Topical Meeting on Circuits in RF Systems Digest of Papers, 1998. p. 67-71.
FRANCA NETO, L. M. ; Mao, E. ; Harris, J.S. . Low noise FET design for wireless communications. In: IEEE IEDM - International Electron Devices Meeting, 1997, 1997, Washington, DC. IEEE IEDM - International Electron Devices Meeting, 1997 Technical Digest, 1997. p. 305-308.
FRANCA NETO, L. M. ; (invited) Towards 1Gbit/s+ to the home: recent CMOS technology results and the consumer-driven low cost large deployment of indoor and outdoor 1Gbit/s+ wireless solutions fully integrated at 60GHz. 2006. (Apresentação de Trabalho/Congresso).
FRANCA NETO, L. M. ; (invited) 1Gbit/s+ to the home: CMOS for low cost large deployment of 1Gbit/s+ wireless solutions indoors and outdoors at 60GHz. 2006. (Apresentação de Trabalho/Congresso).
FRANCA NETO, L. M. ; (invited) Enabling THz Systems Solutions in Low Cost Large Volume CMOS Technology. 2005. (Apresentação de Trabalho/Conferência ou palestra).
FRANCA NETO, L. M. ; (invited) Enabling Fully Integrated THz Systems Solutions in Low Cost, Large Volume CMOS Technology. 2005. (Apresentação de Trabalho/Simpósio).
FRANCA NETO, L. M. ; (invited) High-performance RF/microwave integrated circuits in advanced logic CMOS technology: the coming of age for RF/digital mixed-signal system-on-a-package. 2003. (Apresentação de Trabalho/Congresso).
FRANCA NETO, L. M. ; (invited) High Performance RF/Microwave Integrated Circuits in Advanced Logic CMOS Technology: the coming of age for RF/digital mixed-signal system-on-a-package. 2003. (Apresentação de Trabalho/Congresso).
Soumyanath, K. ; FRANCA NETO, L. M. . US 7,049,855, Area Efficient Waveform Evaluation and DC Offset Cancellation Circuits . Washington, DC: US PTO - United States Patent and Trademark Office, 2006 (Registro de Patente).
FRANCA NETO, L. M. ; Bloechel, B.A. . US 6,982,879, Apparatus to Provide Connection between a Microelectronic Device .... Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2006 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,838,944, Receiver System with Electrically Tuned Integrated Amplifier and Method, . Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2005 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,806,777, Ultra Wide Band Low Noise Amplifier and Method, . Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2004 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,721,544, Duplexer Structure for Coupling a Transmitter and a Receiver to a .... Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2004 (Registro de Patente).
Soumyanath, K. ; FRANCA NETO, L. M. . US 6,714,054, Area Efficient Waveform Evaluation and DC offset Cancellation Circuits, . Washington, DC - USA: US PTO - United States Patent and Trademark Offcie, 2004 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,707,343, Frequency Synthesis Apparatus, Systems, and Methods, . Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2004 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,697,611, Method and Apparatus for Performing DC Offset Cancellation in a Receiver, . Washington, DC - USA: US PTO - United States Patent and Trademark, 2004 (Registro de Patente).
Wilson, T.M. ; Karnik, T. ; FRANCA NETO, L. M. . US 6,690,239, High Bandwidth, Low Power, Single Stage Cascode Transimpedance Amplifier ...'. Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2004 (Registro de Patente).
FRANCA NETO, L. M. ; Pawlawski, S.S. . US 7,519,344, "Bandpass amplifier, method, and system,". Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2004 (Registro de Patente).
Tinsley, K.R. ; Foerster, J.R. ; Ho, M. ; Green, E.R. ; FRANCA NETO, L. M. ; Narendra, S.G. . US 7,415,245, "Pulse shaping signals for ultrawideband communication,". Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2004 (Resgistro de Patente).
FRANCA NETO, L. M. ; US 7,233,780 , "Method and apparatus for performing DC offset cancellation in a receiver,". Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2004 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,654,846, High Speed Computer Bus System with Bi-directional Transmission Medium ...'R. Washington, DC - USA: US PTO - United States Patent and Trademark, 2003 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,653,904, Electrically Tuned Integrated Amplifier for Wireless Communications, . Washington, DC - USA: US PTO - United States Patente and Trademark Office, 2003 (Registro de Patente).
Wilson, T.M. ; Karnik, T. ; FRANCA NETO, L. M. . US 6,639,472, High Bandwidth, Low Power, Single Stage Cascode Transimpedance Amplifier ...'. Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2003 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,608,529, Frequency Synthesis Apparatus, Systems, and Methods, . Wanshington, DC - USA: US PTO - United States Patent and Trademark Office, 2003 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,509,799, Electrically Tuned Integrated Amplifier for Wireless Communications, . Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2003 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,507,915, Clock and Data Signal Separator Circuit, . Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2003 (Registro de Patente).
FRANCA NETO, L. M. ; US 7,383,058 ,. Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2002 (Registro de Patente).
FRANCA NETO, L. M. ; US 7,151,810 , "Data and clock synchronization in multi-channel communications,". Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2002 (Registro de Patente).
FRANCA NETO, L. M. ; US 7,069,042 , "Quadrature direct synthesis discrete time multi-tone generator,". Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2002 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,466,775, Radio-Frequency Mixer for Wireless Applications, . Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2002 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,445,220, Method and Apparatus for Fully-Differential Half-Circulator for ...'. Washington, DC - USA: US PTO - United States Patent and Trademark Office, 2002 (Registro de Patente).
FRANCA NETO, L. M. ; US 6,429,742, Gain-controlled Tuned Differential Adder, . Wanshington, DC - USA: US PTO - United States Patent and Trademark Office, 2002 (Registro de Patente).

Prêmios

2001

"Outstanding Mention" por ter ranqueado entre os 10% pesquisadores de maior performance nos niveis de Sr. Researcher a Sr. Staff Researcher, niveis 7 a 9, quando ainda era Sr. Researcher, nivel 7., Intel Corp.

1990

Premio TASA - melhor aluno em comunicacoes de sua turma de graduacao no ITA, Instituto Tecnologico de Aeronautica (ITA)/ Telecomunicacoes Aeronauticas SA.

Histórico profissional

Endereço profissional

HGST, a Western Digital company (formerly Hitachi GST). , 3403 Yerba Buena Rd, NA, San Jose, - Estados Unidos, Telefone: (408) 7175103, URL da Homepage:

Experiência profissional

2012 - Atual

HGST, a Western Digital company (formerly Hitachi GST)

Vínculo: Celetista, Enquadramento Funcional: Technical Lead/Research Staff Member (RSM), Carga horária: 40

2007 - 2011

Hitachi - San Jose Research Center, EUA

Vínculo: Research Staff Member (RSM), Enquadramento Funcional: full time, Carga horária: 40

2006 - 2007

Rambus Inc

Vínculo: Principal Engineer, Enquadramento Funcional: Full time, Carga horária: 40

2004 - 2006

Intel Corp

Vínculo: Sr. Staff Scientist, Enquadramento Funcional: full itime, Carga horária: 40

1999 - 2004

Intel Corp (Intel Labs)

Vínculo: Staff Scientist, Enquadramento Funcional: full time, Carga horária: 40