Guilherme Sionek
Mestrado em Sistemas Eletrônicos pela Universidade Federal do Paraná (2017), graduação em Engenharia Elétrica com ênfase em Eletrônica e Telecomunicações pela Universidade Federal do Paraná (2014) e graduação em Informatique Industrielle et Instrumentation pela Polytech Grenoble (2013). Tem experiência na área de concepção de circuitos integrados, sistemas embarcados e sistemas de rádio frequência.
Informações coletadas do Lattes em 12/08/2025
Acadêmico
Formação acadêmica
Mestrado em Engenharia Elétrica
2015 - 2017
Universidade Federal do Paraná
Título: Arquitetura de receptor de radiofrequência no tempo discreto, baseada em subamostragem, baixa frequência intermediária e dupla quadratura,Ano de Obtenção: 2017
Luis Henrique Assumpção Lolis.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Graduação em Engenharia Elétrica
2008 - 2014
Universidade Federal do Paraná
Título: Simulação em Verilog-AMS e Análise Sistêmica de uma Arquitetura Baseada em Subamostragem e Dupla Conversão em Frequência
Orientador: Luis Henrique Assumpção Lolis
Graduação em Informatique Industrielle et Instrumentation
2011 - 2013
Polytech Grenoble
Título: Analyse des langages de description de matériel pour la conception en basse consommation d'enérgie
Orientador: David Eon
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Razoavelmente, Fala Razoavelmente, Lê Pouco, Escreve Pouco.
Francês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Japonês
Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.
Áreas de atuação
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos.
Participação em eventos
8th IEEE Latin American Symposyum. An 130nm CMOS Sample-and-Hold dedicated to Double Quadrature BPS Receiver Architecture. 2017. (Congresso).
8th IEEE Latin American Symposyum. Double Quadrature Bandpass Sampling for a PLL and Mixer-less Low-IF Multistandard Receiver. 2017. (Congresso).
SIEPE 2014 - 7° EINTI. Concepção de circuito integrado para amostragem e conversão de freqüência em receptores de comunicação sem fio. 2014. (Congresso).
ExpoElétrica 2010. Amplificador de alta tensão usando flyback. 2010. (Feira).
I Workshop: Inovações Recentes em Sistemas de Energia Elétrica. 2010. (Seminário).
V Jornada Paranaense dos Grupos PET. 2010. (Congresso).
XII SulPET. 2009. (Congresso).
Produções bibliográficas
-
SIONEK, G. ; LOLIS, L. H. A. ; CUNHA, J. P. C. ; MATIAS, M. L. ; MARIANO, A. ; LEITE, B. . Double quadrature bandpass sampling for a PLL and mixer-less low-IF multistandard receiver. In: 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017. p. 1.
-
CUNHA, J. P. C. ; SIONEK, G. ; MATIAS, M. L. ; MARIANO, A. A. ; LOLIS, L. H. A. ; LEITE, B. . An 130nm CMOS Sample-and-Hold dedicated to Double Quadrature BPS Receiver Architecture. 2017. (Apresentação de Trabalho/Congresso).
-
SIONEK, G. ; LOLIS, L. H. A. ; CUNHA, J. P. C. ; MATIAS, M. L. ; MARIANO, A. A. ; LEITE, B. . Double Quadrature Bandpass Sampling for a PLL and Mixer-less Low-IF Multistandard Receiver. 2017. (Apresentação de Trabalho/Congresso).
-
SIONEK, G. . Concepção de circuito integrado para amostragem e conversão de freqüência em receptores de comunicação sem fio. 2014. (Apresentação de Trabalho/Comunicação).
-
BONFIM, M. J. C. ; ELOY, A. B. ; XAVIER, B. V. ; REWAY, F. L. ; SIONEK, G. ; MOLIN, G. D. D. ; PAIXAO, M. V. L. ; OLIVEIRA, W. P. . Mural Interativo - PET Elétrica. 2010. (Apresentação de Trabalho/Comunicação).
Prêmios
2014
1° Lugar em banca. 7° Evento de Iniciação Tecnológica, UFPR.
Histórico profissional
Experiência profissional
2013 - 2013
DOCEA PowerVínculo: Estagiário, Enquadramento Funcional: Estagiário, Carga horária: 40, Regime: Dedicação exclusiva.
Atividades
-
04/2013 - 08/2013
Estágios , Pesquisa e desenvolvimento, .,Estágio realizado, Análise de linguagens de descrição de hardware para concepção de circuitos de baixo consumo de energia.
2013 - 2013
TIMA - IMAGVínculo: Estagiário, Enquadramento Funcional: Estagiário, Carga horária: 20
Atividades
-
02/2013 - 03/2013
Estágios , Verification and Modeling of Digital Systems, .,Estágio realizado, Implementação em FPGA de monitores de propriedades de robustez para circuitos de criptografia.
2012 - 2012
Laboratoire Grenoble Images Parole Signal Automatique, GIPSA-labVínculo: Bolsista, Enquadramento Funcional: Desenvolvedor, Carga horária: 40
Atividades
-
05/2012 - 08/2012
Estágios , Département Automatique, .,Estágio realizado, Estudo de interface entre Matlab/Simulink e FPGA para aplicação de controle.
2013 - 2014
Universidade Federal do ParanáVínculo: Bolsista, Enquadramento Funcional: Bolsista - Iniciação Tecnológica, Carga horária: 20
2008 - 2011
Universidade Federal do ParanáVínculo: Bolsista, Enquadramento Funcional: PET - Programa de Educação Tutorial, Carga horária: 20
Atividades
-
08/2008 - 02/2011
Extensão universitária , Programa de Educação Tutorial (PET), .,Atividade de extensão realizada, Organização de Eventos, Minicursos e da Semana de Atualização Tecnológica.
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Guilherme Sionek e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?