DANIEL CARDOSO DE MORAIS

Bacharel em Engenharia Elétrica pela Universidade Federal de Campina Grande em 2012. Entre os anos de 2008 e 2009, ainda na universidade, trabalhou no Instituto de Estudos Avançados em Comunicações (http://www.iecom.org.br/) em pesquisas na área do novo sistema de televisão digital brasileira. Durante os anos 2010 a 2012, participou do layout de um IP Cors no Laboratório de Arquiteturas Dedicadas (http://lad.dsc.ufcg.edu.br/). Em 2011, realizou o estágio no Fraunhofer IESE, onde construiu um controlador de barramento CAN em FPGA. Após se formar em 2012, trabalhou por oito meses como trainee na Freescale, na área de verificação de SoC para chips automotivos. De setembro de 2013 até fevereiro de 2016, trabalhou com verificação de um projeto ASIC DSP para aplicações ópticas no CPqD. Obteve o titulo de mestre em Informática pela Universidade Federal da Paraíba em 2018. Atualmente realiza doutorado em Engenharia Elétrica pela Universidade Federal de Campina Grande. Áreas de interesse: verificação e validação, microeletrônica e sistemas embarcados.

Informações coletadas do Lattes em 11/08/2025

Acadêmico

Formação acadêmica

Doutorado em andamento em Engenharia Elétrica

2018 - Atual

Universidade Federal de Campina Grande
Orientador: Antonio Marcus Nogueira Lima

Mestrado em Informática

2016 - 2018

Universidade Federal da Paraíba
Título: Um ambiente de verificação funcional distribuído para o desenvolvimento de sistemas embarcados,Ano de Obtenção: 2018
Alisson Vasconcelos de Brito.Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.

Graduação em Engenharia Elétrica

2006 - 2012

Universidade Federal de Campina Grande
Título: Controlador CAN em VHDL
Orientador: Prof. Dr. Marcos Ricardo Alcântara Morais
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.

Formação complementar

2013 - 2013

SystemVerilog Object Oriented Verification. (Carga horária: 20h). , Stuart Sutherland, STUART, Estados Unidos.

2013 - 2013

Mastering SystemVerilog UVM (Universal Verificatio. (Carga horária: 20h). , Stuart Sutherland, STUART, Estados Unidos.

2006 - 2006

English Second Language. (Carga horária: 600h). , Wester Town College, WTC, Canadá.

Idiomas

Inglês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.

Alemão

Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.

Áreas de atuação

Grande área: Outros / Área: Microeletrônica.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Verificação SoC.

Produções bibliográficas

SILVA, THIAGO W. B. ; MORAIS, DANIEL C. ; ANDRADE, HALAMO G. R. ; LIMA, ANTONIO M. N. ; MELCHER, ELMAR U. K. ; BRITO, ALISSON V. . Environment for integration of distributed heterogeneous computing systems. JOURNAL OF INTERNET SERVICES AND APPLICATIONS , v. 9, p. 4-23, 2018.
SILVA, THIAGO W B ; MORAIS, DANIEL C ; ANDRADE, HALAMO G R ; NUNES, FELIPE C A ; KURT MELCHER, ELMAR UWE ; NOGUEIRA LIMA, ANTONIO MARCUS ; BRITO, ALISSON V . A Distributed Functional Verification Environment for the Design of System-on-Chip in Heterogeneous Architectures. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018. p. 4849.
MORAIS, DANIEL C. ; SILVA, THIAGO WERLLEY B. ; NASCIMENTO, TIAGO P. ; MELCHER, ELMAR UWE KURT ; BRITO, ALISSON V. . A Distributed Platform for Integration of FPGA-based Embedded Systems. In: 2016 VI Brazilian Symposium on Computing Systems Engineering (SBESC), 2016, João Pessoa. 2016 VI Brazilian Symposium on Computing Systems Engineering (SBESC), 2016. p. 86.
ANDRADE, HALAMO G. R. ; MORAIS, DANIEL ; SILVA, THIAGO W. B. ; NASCIMENTO, TIAGO P. ; BRITO, ALISSON V. . The Integration of GPU-based and Heterogeneous Devices Using HLA. In: 2016 VI Brazilian Symposium on Computing Systems Engineering (SBESC), 2016, João Pessoa. 2016 VI Brazilian Symposium on Computing Systems Engineering (SBESC), 2016. p. 162.
REGIS, CARLOS D. M. ; MORAIS, DANIEL C. ; ALENCAR, MARCELO S. ; FARIAS, MYLENE C. Q. . Objective and subjective assessment of space-transcoded videos for mobile receivers. In: 2009 IEEE International Symposium on Broadband Multimedia Systems and Broadcasting (BMSB), 2009, Bilbao. 2009 IEEE International Symposium on Broadband Multimedia Systems and Broadcasting. p. 1.
REGIS, C. D. M ; MORAIS, D. C. ; ALENCAR, M. S ; FARIAS, M. C. Q ; ROCHA, R. B. . Video Quality Issues for Mobile Television. In: Distributed Multimedia Systems, 2009, Redwood City. Distributed Multimedia Systems, 2009.
REGIS, C. D. M ; MORAIS, D. C. ; ALENCAR, M. S ; FARIAS, M. C. Q . Assessment of the Erro Caused by the Encoding of Spatially Videos TRanscoded to Mobile TV. In: The 12th International Symposium on Wireless Personal Multimedia Communications, 2009, Sendai. The 12th International Symposium on Wireless Personal Multimedia Communications, 2009.
REGIS, C. D. M ; MORAIS, D. C. ; ALENCAR, M. S ; FARIAS, M. C. Q . Video Spatial Transcoding Assessment Based on Structural Distortion Measurement. In: International Workshop on Telecommunications, 2009, São Paulo. International Workshop on Telecommunicationbs - IWT 09, 2009. v. 1. p. 230-234.

Histórico profissional

Experiência profissional

2013 - 2016

Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações, CPqD

Vínculo: Celetista, Enquadramento Funcional: Pesquisador Júnior, Carga horária: 40

Atividades

09/2013 - 02/2016
Serviços técnicos especializados , Vice-Presidência de Tecnologia, .,Serviço realizado, Desenvolvendo ambientes em UVM (Universal Verification Methodology) para a verificação da integração de SoC (System-on-Chip) e de blocos voltados para circuitos de aplicação em comunicações ópticas..

2012 - 2013

Freescale Semicondutores Brasil

Vínculo: Bolsista, Enquadramento Funcional: Trainee em Engenharia de Verificação, Carga horária: 40

Atividades

12/2012 - 07/2013
Serviços técnicos especializados , Freescale Semicondutores Brasil, .,Serviço realizado, Verificação da integração de SoC (System-on-Chip) em RTL, especificamente em projetos de microcontroladores de 32 bits para aplicações automotivas..

2011 - 2012

Fraunhofer Institute For Experimental Software Engineering

Vínculo: Estágio, Enquadramento Funcional: Programador, Carga horária: 20

Atividades

09/2011 - 02/2012
Estágios , Embedded Systems Development, .,Estágio realizado, Desenvolvimento de um Controlador para o barramento CAN usando VHDL..

2012 - 2012

Laboratório de Arquiteturas Dedicadas

Vínculo: Bolsista, Enquadramento Funcional: Aluno de Iniciação Cientifica, Carga horária: 20

2010 - 2011

Laboratório de Arquiteturas Dedicadas

Vínculo: Colaborador, Enquadramento Funcional: Aluno de Iniciação Cientifica, Carga horária: 20

Atividades

03/2012 - 07/2012
Estágios , Laboratório de Arquiteturas Dedicadas, .,Estágio realizado, Preparação do código em SystemVerilog da placa de demonstração para o recebimento do chip do SPVR (Speak Verification)..
05/2010 - 07/2011
Extensão universitária , Laboratório de Arquiteturas Dedicadas, .,Atividade de extensão realizada, Desenvolvimento do leiaute do chip do SPVR (Speak Verification).

2008 - 2009

Instituto de Estudos Avançados em Comunicações

Vínculo: Colaborador, Enquadramento Funcional: Aluno de Iniciação Cientifica

Atividades

03/2008 - 06/2009
Extensão universitária , IECOM, .,Atividade de extensão realizada, Participação em pesquisas sobre o novo sistema de televisão digital no Brasil, desenvolvendo um programa C para a transcodificação de vídeos digitais para a visualização em receptores móveis..

2010 - 2010

Universidade Federal de Campina Grande

Vínculo: Monitor, Enquadramento Funcional: Estudante, Carga horária: 12

Atividades

03/2010 - 06/2010
Extensão universitária , Departamento de Engenharia Elétrica, .,Atividade de extensão realizada, Monitoria da disciplina do Laboratório de Arquitetura de Sistemas Digitais.