Murillo Fraguas Franco Neto
Engenheiro Eletricista com ênfase em Telecomunicações pela Escola Politécnica da Universidade de São Paulo (USP, 2002), Mestre em Engenharia Elétrica Microeletrônica (USP, 2006) e atualmente cursando Gestão Estratégica da Inovação Tecnológica pela Universidade Estadual de Campinas UNICAMP (Extecamp). Possui mais de 20 anos de experiência nas áreas de semicondutores, sistemas embarcados, automação industrial e gerenciamento de projetos de inovação tecnológica, atuando em empresas nacionais e multinacionais dos setores eletroeletrônico, TIC e PD. Iniciou sua carreira como projetista de circuitos integrados analógicos no LSI-TEC, com especialização pelo Programa Nacional de Microeletrônica (PNM), desenvolvendo soluções de baixa potência em CMOS e BiCMOS. Foi bolsista CNPq no CTI Renato Archer em projeto com a Freescale Semiconductors, e atuou como líder técnico em projeto para a HP (Houston/EUA), integrando sistemas Linux e Windows embarcados. Trabalhou como engenheiro de projetos na Freescale com foco em circuitos analógicos embarcados. No Instituto de Pesquisas Eldorado, liderou por mais de 10 anos projetos estratégicos de hardware e software, incluindo o desenvolvimento de chip para TV digital (65 nm), conversores AD sigma-delta, sensores biométricos e sistemas médicos. Foi responsável pela gestão técnica de equipes multidisciplinares, interface com outras ICTs e parceiros tecnológicos, elaboração de planos de trabalho e relatórios de prestação de contas para projetos incentivados por diversos mecanismos de inovação (Lei de Informática, PADIS, EMbrapii, FINEP, ANEEL). Foi premiado internamente e publicou artigos técnicos em eventos internacionais como ISCAS.Na Samsung, atuou como Technology Program Manager, responsável pela gestão técnica dos projetos de inovação no Brasil, incluindo avaliação de elegibilidade (EPA), enquadramento legal (Suframa, MCTI), revisão de PTs e RDAs, e relacionamento com ICTs. Desde 2024, é Consultor Sênior de Tecnologia e Inovação na Bosch, liderando a estruturação e gestão técnica de projetos incentivados por FINEP, BNDES e Lei de Informática, com destaque para a captação de mais de R$100 milhões em recursos públicos (subvenção econômica e reembolsável). Atua na elaboração de pleitos de PPB para habilitação de produtos na Lei de Informática, estruturação de propostas de projetos junto a ICTs, elaboração de projetos para captação de recursos públicos para projetos de inovação tecnológica e planejamento técnico de projetos de transformação digital.Também possui experiência docente em cursos de graduação e MBA, tendo lecionado disciplinas em sistemas embarcados, eletrônica digital, linguagens de programação e gestão de projetos. É fluente em inglês, alemão básico, possui certificação em gerenciamento de projetos (MBA/FGV) e formação complementar em liderança e captação de recursos para inovação (ANPEI, Crescimentum, GPTW).
Informações coletadas do Lattes em 14/09/2025
Acadêmico
Formação acadêmica
Mestrado em Engenharia Elétrica - Microeletrônica
2003 - 2006
Escola Politécnica da Universidade de São Paulo
Título: TÉCNICA PARA O PROJETO DE UM AMPLIFICADOR OPERACIONAL FOLDED CASCODE, CLASSE AB, EM TECNOLOGIA CMOS
, Ano de Obtenção: 2006.João Navarro Soares Jr..Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Amplificador Operacional; CMOS 0,35um; Folded Cascode; Clase AB.Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos. Setores de atividade: Desenvolvimento de Programas (Software); Industria Eletro-Eletrônica.
Especialização em MBA em Gerenciamento de Projetos
2014 - 2016
Fundação Getúlio Vargas
Título: Gerenciamento de Equipes de Alta Performance em Projetos de Inovação
Orientador: Prof. André Valle
Especialização em Projeto de Circuitos Integrados Analógicos
2004 - 2004
Instituto Eldorado
Bolsista do(a): Financiadora de Estudos e Projetos, FINEP, Brasil.
Graduação em Engenharia Elétrica
1998 - 2002
Escola Politécnica da Universidade de São Paulo
Título: Projeto de uma rede fotônica, utilizando lógica reconfigurável
Orientador: José Roberto de A. Amazonas
Formação complementar
2014 - 2016
MBA em Gerenciamento de Projetos. (Carga Horária: 360h). , Fundação Getúlio Vargas, FGV, Brasil.
2008 - 2008
UltraSim Full Chip Simulator. (Carga horária: 21h). , Cadence Design Systems, Inc., CDN, Estados Unidos.
2008 - 2008
Behavioral Modeling with Verilog AMS. (Carga horária: 21h). , Cadence Design Systems, Inc., CDN, Estados Unidos.
2008 - 2008
Virtuoso AMS Designer. (Carga horária: 21h). , Cadence Design Systems, Inc., CDN, Estados Unidos.
2008 - 2008
Analog Modeling with Verilog-A. (Carga horária: 21h). , Cadence Design Systems, Inc., CDN, Estados Unidos.
2004 - 2004
Projeto de Circuitos Integrados Analógicos. (Carga horária: 430h). , Instituto Eldorado, ELDORADO, Brasil.
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Alemão
Compreende Pouco, Fala Pouco, Lê Razoavelmente, Escreve Pouco.
Áreas de atuação
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: MICROELETRÔNICA.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.
Grande área: Outros / Área: Microeletrônica / Subárea: Modelagem Analógica utilizando Verilog-A.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Lógica Reconfigurável - VHDL.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos/Especialidade: Controle de Processos Eletrônicos, Retroalimentação.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Medidas Elétricas, Magnéticas e Eletrônicas; Instrumentação/Especialidade: Sistemas Eletrônicos de Medida e de Controle.
Produções bibliográficas
-
FRANCO NETO, M. F. ; FRANCO NETO, M. F. ; Gerenciamento de Equipes de Alta Performance em Projetos. In: Moacir Pereira; Nasser Mahmoud Hasan; Pedro Carlos de Carvalho. (Org.). Tópicos Fundamentais em Administração. 1ed.: Alínea, 2017, v. 1, p. 147-162.
-
FRANCO NETO, M. F. ; CHIAPPETTA F., E. ; RUEDA, S. G. ; GUIZA, J. ; SOUZA, F. ; BERTUZZO, J. E. ; JENKINS, J. . Fully Automated, Low Cost, Bench-Testing Solution for Analog/Mixed-Signal Integrated Circuits. In: Workshop on Circuits And Systems - WCAS, 2013, Curitiba. 3rd Workshop on Circuits And Systems Design, 2013.
-
FRANCO NETO, M. F. ; GUIZA, J. ; CHIAPPETTA F., E. ; RUEDA, S. G. ; LUIS, H. ; BERTUZZO, J. E. ; ROBINS, T. ; JENKINS, J. ; KOEPPE, J. ; HAMILTON, T. . Electronically Programmable Test Points for On-Chip Analog-Digital Measurements. In: IEEE - International Symposium on Circuits ans Systems, 2013, Beijing. IEEE - International Symposium on Circuits ans Systems 2013, 2013.
-
FRANCO NETO, M. F. ; COIMBRA, R. ; OLMOS, A. ; PIETRI, S. ; SOLDERA, J. . An Ultra Low-Power Low-Voltage Programmable Temperature Detection Circuit. In: IEEE - International Symposium on Circuits ans Systems, 2011, Rio de Janeiro. IEEE - International Symposium on Circuits ans Systems 2011, 2011.
-
FRANCO NETO, M. F. ; FRANCO NETO, M. F. ; Hasan, N.M. . O Desenvolvimento da Liderança por Meio de Metodologias Ativas no desenvolvimento de Projetos. 2016. (Apresentação de Trabalho/Simpósio).
Outras produções
FRANCO NETO, M. F. . Software de Auxílio ao Projeto de Blocos Analógicos. 2006.
FRANCO NETO, M. F. . Driver PCI para Windows 2000/XP. 2005.
FRANCO NETO, M. F. . Técnica para o Projeto de um Amplificador Operacional Classe AB em Tecnologia CMOS. 2006.
FRANCO NETO, M. F. ; BARBIN, Silvio Ernesto . Centros de amplitude de estruturas radiantes. Aplicações na determinação precisa do diagrama de radiação de antenas. 2002.
FRANCO NETO, M. F. ; SOARES JUNIOR, J. N. . Técnica para o Projeto de um Amplificador Operacional Folded Cascode em tecnologia CMOS. 2006 (Artigo) .
Histórico profissional
Endereço profissional
-
Instituto de Pesquisas Eldorado, Instituto de Pesquisas Eldorado. , Avenida Alan Turing, 275, Cidade Universitária, 13083898 - Campinas, SP - Brasil, Telefone: (19) 37573309, URL da Homepage:
Experiência profissional
2024 - Atual
Robert Bosch LimitadaVínculo: Celetista, Enquadramento Funcional: Consultor de Inovação Sr., Carga horária: 44
2020 - 2021
SamsungVínculo: Celetista, Enquadramento Funcional: Engenheiro de Inovação, Carga horária: 40
2021 - 2023
Instituto de Pesquisas EldoradoVínculo: Celetista, Enquadramento Funcional: Líder de Projetos, Carga horária: 40
2011 - 2020
Instituto de Pesquisas EldoradoVínculo: Celetista, Enquadramento Funcional: Engenheiro de Desenvolvimento Sênior, Carga horária: 40
Outras informações:
Atua como Líder Técnico do time de projetistas de circuitos integrados analógicos/mixed-signal, dentro do grupo de hardware do Instituto Eldorado, no desenvolvimento de Circuitos Integrados Analógicos/Mixed-Signal, utilizando diversas tecnologias CMOS e BiCMOS. Dentre os projetos trabalhados e entregues encontram-se, dentre outros, um Demodulador de TV Digital HD em tecnologia 65nm, considerado o chip mais avançado já desenvolvido na América Latina, um Conversor AD tipo Sigma-Delta de 16 bits, além de outros blocos periféricos
Atividades
-
03/2011
Pesquisa e desenvolvimento, Instituto de Pesquisas Eldorado.Linhas de pesquisa
2010 - 2011
Centro de Tecnologia da Informação Renato ArcherVínculo: Celetista, Enquadramento Funcional: Engenheiro de Desenvolvimento Pleno, Carga horária: 40
Outras informações:
Líder Técnico de desenvolvimento de sistema microcontrolado, utilizando Linux embarcado, em parceria com a empresa Hewlett Packard de Houston - USA
2008 - 2010
DH CTI - CENTRO DE TECNOLOGIA DE INFORMAÇÃO RENATO ARCHERVínculo: Bolsista CNPq, Enquadramento Funcional: Projetista de Circuitos Integrados Analógicos, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações:
Trabalha na DH CTI em cooperação com o projeto de outsourcing em projetos de circuitos integrados em cooperação com a Freescale do Brasil.
Atividades
-
04/2008
Pesquisa e desenvolvimento, DH CTI - Centro de Tecnologia de Informação Renato Archer.Linhas de pesquisa
2014 - 2020
Centro Universitário Salesiano - UNISALVínculo: Celetista, Enquadramento Funcional: Professor Universitário, Carga horária: 12
Outras informações:
Professor dos cursos de Engenharia, Adminstração, Logística e RH, ministrando disciplinas como "Linguagem de Programação", "Algoritmos e Linguagem de Programação", "Sistemas de Informação 1 e 2", "Gestão de Projetos", tanto para graduação quanto para os cursos de MBA.
2011 - 2014
Faculdades Integradas Einstein de LimeiraVínculo: , Enquadramento Funcional: Professor Universitário, Carga horária: 12
Outras informações:
Professor das disciplinas Microcontroladores 1 e 2, Eletrônica Digital 1 e 2, Engenharia de Sistemas, e orientador de grupos de Trabalho de Conclusão de Curso dos 9 e 10 semestres.
2011 - 2011
Faculdade PolitecVínculo: Celetista, Enquadramento Funcional: Professor Universitário, Carga horária: 12
Outras informações:
Professor das disciplinas Eletrônica Digital 1, Microcontroladores 1 e Projetos Eletroeletrônico.
2006 - 2008
Design House LSITECVínculo: Bolsista - MDT, Enquadramento Funcional: Engenheiro - Projetista IC Analógico, Carga horária: 40
Outras informações:
Como PROJETISTA ANALÓGICO sou responsável pelo projeto de blocos analógicos que constituem o sistema como um todo. Meu trabalho envolve todo o fluxo necessário para a confecção de um CIRCUITO INTEGRADO: definição de especificações iniciais, pesquisa e definição de topologias a serem consideradas, projeto e simulação, orientação de layout. O software utilizado para o trabalho é CADENCE - VIRTUOSO TOOLSUITE.
Dentre os blocos já projetados estão: AMPLIFICADORES OPERACIONAIS de baixo consumo, operando na região de inversão fraca (subthreshold); Amplificadores operacionais AUTOZERO, com o objetivo de minimizar a tensão de offset (bastante utilizado na área de instrumentação ? medidores de temperatura, oxigênio, etc. ? onde os sinais a serem medidos são muito pequenos); COMPARADORES; circuito de tensão de referência ? BANDGAP - com CORREÇÃO DE CURVATURA E TRIMMING, para melhorar as características da referência tanto com variação de temperatura quanto com variação da tensão de alimentação; Modelagem de sistema utilizando VERILOG-A, como forma de validação da topologia macro e posteriormente para validar os blocos analógicos projetados.
Sou também o reponsável pela ADMINISTRAÇÃO DO SISTEMA OPERACIONAL, da REDE e dos USUÁRIOS, bem como por prover SUPORTE ÀS FERRAMENTAS DE CAD utilizadas durante o projeto, estando constantemente em contato com os reponsáveis na CADENCE.
Atividades
-
03/2006 - 04/2008
Pesquisa e desenvolvimento, Design House.Linhas de pesquisa
2005 - 2005
Laboratório de Sistemas Integráveis - LSIVínculo: Colaborador, Enquadramento Funcional: Engenheiro - Projetista, Carga horária: 40
Outras informações:
O objetivo deste trabalho, no âmbito do SISTEMA BRASILEIRO DE TELEVISÃO DIGITAL, no projeto intitulado "Terminal de Acesso de Referência para o Sistema Brasileiro de Televisão Digital" era desenvolver dois módulos: um PROCESSADOR DE SINAIS DE VÍDEO PARA TV DE ALTA DEFINIÇÃO (HDTV) e uma INTERFACE HOMEM-MÁQUINA (IHM) para permitir que o usuário selecione diversas opções como num aparelho de televisor convencional.
O PROCESSADOR DE VÍDEO foi desenvolvido em VHDL e testado em uma FPGA da empresa XILINX (VIRTEX-4). Fui responsável por desenvolver desde o protocolo de comunicação local entre o processador e as memórias de vídeo quanto a interface entre o processador e o televisor, além do próprio processador.
Posteriormente dei início ao desenvolvimento de INTERFACE HOMEM-MÁQUINA (IHM). Essa interface consiste de diversos MENUS e SUBMENUS que o usuário pode acessar através de um controle remoto. Toda a IHM foi desenvolvida em LINGUAGEM DE PROGRAMAÇÃO C, com ORIENTAÇÃO À OBJETOS, utilizando bibliotecas gráficas DIRECTFB, em PLATAFORMA LINUX.
Atividades
-
09/2005 - 12/2005
Pesquisa e desenvolvimento, LSI.Linhas de pesquisa
2004 - 2005
JFBVideoequipmentsVínculo: Autônomo, Enquadramento Funcional: Desenvolvedor Hardware/Software, Carga horária: 20
Outras informações:
O trabalho para a empresa JFBVideoequipments - www.jfb.com.br - englobou tanto o desenvolvimento de software quanto hardware. O software em questão é um driver para trabalhar com o sistema de Cenografia Virtual da empresa. Este driver roda em Windows XP em PLATAFORMA INTEL. O grande desafio foi fazer com que o driver tivesse PERFORMANCE suficiente para atender os requisitos de tempo necessários para equipamentos utilizados por EMISSORAS DE TELEVISÃO. Para isso o driver foi escrito em linguagem LINGUAGEM DE PROGRAMAÇÃO C e a interface com a memória foi escrito em ASSEMBLY (PENTIUM 4) para se extrair o máximo de performance.
Em seguida dei início ao trabalho de desenvolvimento de uma interface de comunicação entre o sistema de Cenografia Virtual e o barramento PCI de comunicações de um computador. Inicialmente se optou por desenvolver toda a interface em VHDL, utilizando uma FPGA da ALTERA. Porém, verificou-se que o desenvolvimento de uma interface local de comunicação seria mais confiável e eficiente. Dessa maneira, optou-se por utilizar um componente de mercado da fabricante PLX e desenvolver em VHDL a comunicação entre o dispositivo PLX e a FPGA que comanda o sitema de Cenografia.
Atividades
-
08/2004 - 12/2005
Pesquisa e desenvolvimento, JFB.Linhas de pesquisa
2003 - 2004
Associação do Laboratório de Sistemas Integráveis TecnológicoVínculo: Colaborador, Enquadramento Funcional: Engenheiro - Projetista, Carga horária: 40
Outras informações:
Durante o período referido trabalhei no desenvolvimento de um módulo de comunicações para um SET-TOP BOX, equipamento utilizado para decodificação de sinais de TELEVISÃO. Este projeto foi realizado em parceria com a empresa SOLECTRON - www.solectron.com. O módulo de comunicações consiste na pilha de protocolos TCP/IP/PPPoE inteiramente DESENVOLVIDA EM C, "from scratch", ou seja, partindo apenas das especificações RFCs. O próximo passo deste projeto é transportar essa pilha de protocolos para uma FPGA (VHDL, Hardware), aumentando assim a eficiência da decodificação dos pacotes de dados.
Atividades
-
01/2003 - 01/2004
Pesquisa e desenvolvimento, Laboratório de Sistemas Integráveis da USP- LSI.Linhas de pesquisa
2001 - 2002
Laboratório de Comunicações e Sinais da USP - LCSVínculo: Bolsista Iniciação Científica, Enquadramento Funcional: Bolsista, Carga horária: 20
Outras informações:
Como bolsista de iniciação científica meu orientador, Prof. Dr. Silvio Ernesto Barbin me apresentou seu projeto de doutorado o qual achei bastante interessante: pesquisar um novo método para medir campos radiados por antenas em curtas distâncias. O trabalho envolveu programação e utilização de ferramentas como MatLab. Ao final o trabalho foi apresentado no SIICUSP 2002 - (http://www.poli.usp.br/Organizacao/Departamentos/shownamedoc.asp?codpes=2084530)
Atividades
-
01/2001
Pesquisa e desenvolvimento, LCS.Linhas de pesquisa
2000 - 2001
Laboratório de Sistemas Integráveis da USP- LSIVínculo: Estagiário, Enquadramento Funcional: Estagiário de engenharia, Carga horária: 20
Outras informações:
Durante este período de estágio, trabalhei como administrador de sistemas operacionais Unix/Linux e no desenvolvimento de aplicações para Realidade Virtual utilizando a linguagem VRML.
Atividades
-
01/2000 - 01/2001
Estágios , LSI.Estágio realizado, Adminstração de Sistemas Operacionais e Desenvolvimento de aplicatições para Realidade Virtual utilizando linguagem VRML.
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Murillo Fraguas Franco Neto e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?