Matheus Alcântara Souza

Formação complementar

Idiomas

Áreas de atuação

Participação em eventos

Participação em bancas

Orientou

Produções bibliográficas

• SOUZA, MATHEUS A. ; FREITAS, HENRIQUE C. . Reinforcement Learning-Based Cache Replacement Policies for Multicore Processors. IEEE Access , v. 12, p. 79177-79188, 2024.

• MACIEL, LUCAS A. ; SOUZA, MATHEUS A. ; FREITAS, HENRIQUE C. . Energy-Efficient CPU+FPGA-based CNN Architecture for Intrusion Detection Systems. IEEE CONSUMER ELECTRONICS MAGAZINE , v. n/a, p. 1-7, 2023.

• NOVAIS, JOÃO P. P. ; MACIEL, LUCAS A. ; SOUZA, MATHEUS A. ; SONG, MARK A. J. ; FREITAS, HENRIQUE C. . An open computing language-based parallel Brute Force algorithm for formal concept analysis on heterogeneous architectures. CONCURRENY AND COMPUTATION (ONLINE) , v. 33, p. e6220, 2021.

• ANDRADE MACIEL, LUCAS ; ALCANTARA SOUZA, MATHEUS ; COTA DE FREITAS, HENRIQUE . Reconfigurable FPGA-Based K-Means/K-Modes Architecture for Network Intrusion Detection. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS , v. 67, p. 1459-1463, 2020.

• SOUZA, MATHEUS A. ; PENNA, PEDRO HENRIQUE ; QUEIROZ, MATHEUS M. ; PEREIRA, ALYSON D. ; GÓES, LUÍS FABRICIO WANDERLEY ; FREITAS, HENRIQUE C. ; CASTRO, MÁRCIO ; NAVAUX, PHILIPPE O.A. ; MÉHAUT, JEAN-FRANÇOIS . CAP Bench: a benchmark suite for performance and energy evaluation of low-power many-core processors. CONCURRENCY AND COMPUTATION-PRACTICE & EXPERIENCE , v. 29, p. e3892, 2017.

• Saffran, João ; Garcia, Gabriel ; SOUZA, MATHEUS A. ; Penna, Pedro H. ; CASTRO, MÁRCIO ; Góes, Luís F. W. ; FREITAS, HENRIQUE C. . A Low-Cost Energy-Efficient Raspberry Pi Cluster for Data Mining Algorithms. Lecture Notes in Computer Science. : Springer International Publishing, 2017, v. , p. 788-799.

• FAGUNDES, G. D. C. ; SOUZA, M. A. . Evaluation of the Impact of Coherence Protocols and Cache Sizes on Parallel Algorithms Through Simulations. In: Workshop de Iniciação Científica em Arquitetura de Computadores e Computação de Alto Desempenho (SSCAD-WIC), 2024, São Carlos, SP, Brasil. Anais Estendidos do XXV Simpósio em Sistemas Computacionais de Alto Desempenho, 2024. p. 17-24.

• ALVES, P. O. C. ; GOMES, F. M. ; MELLO, F. P. ; MACEDO, C. H. P. ; AZEVEDO, G. P. ; RAMOS, P. H. ; SPERANDIO, R. C. ; SOUZA, M. A. ; CUNHA, F. D. . Tomatinho: Uso de IoT para Aumentar a Produtividade Utilizando a Técnica Pomodoro. In: Workshop de Iniciação Científica em Arquitetura de Computadores e Computação de Alto Desempenho (SSCAD-WIC), 2024, São Carlos, SP, Brasil. Anais Estendidos do XXV Simpósio em Sistemas Computacionais de Alto Desempenho, 2024. p. 89-96.

• GONCALVES, L. F. ; PASCHOALINI, E. L. ; AGUIAR, G. D. ; ROUSSEFF, Y. ; SOUZA, M. A. ; RAMOS, P. H. ; SPERANDIO, R. C. ; CUNHA, F. D. . Tucano: A Service Scheduler and Load Balancer in a Distributed System. In: Workshop de Iniciação Científica em Arquitetura de Computadores e Computação de Alto Desempenho (SSCAD-WIC), 2024, São Carlos, SP, Brasil. Anais Estendidos do XXV Simpósio em Sistemas Computacionais de Alto Desempenho, 2024. p. 105-112.

• GABRICH, M. N. ; FREITAS, H. C. ; SOUZA, M. A. . Análise de Redes Neurais para CRISPR: Uma Abordagem com Computação Quântica. In: Simpósio em Sistemas Computacionais de Alto Desempenho, 2024, São Carlos, SP, Brasil. Anais do XXV Simpósio em Sistemas Computacionais de Alto Desempenho, 2024. p. 13-24.

• ROCHA, CAMILLA VITORIA BUENO DA ; SANTOS, ANA LUIZA DINIZ ; SOUZA, MATHEUS ALCÂNTARA . A Systematic Literature Review on Optimization Techniques for Quantum Computing Compilers. In: Anais Estendidos do Simpósio em Sistemas Computacionais de Alto Desempenho, 2023, Brasil. Anais Estendidos do XXIV Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD Estendido 2023). p. 25.

• PENNA, PEDRO HENRIQUE ; SOUZA, M. A. ; PODESTA JUNIOR, E. ; SOUTO, J. ; BROQUEDIS, F. ; FREITAS, H. C. ; MÉHAUT, JEAN-FRANÇOIS . RMem: An OS Service for Transparent Remote Memory Access in Lightweight Manycores. In: Workshop on Programmability and Architectures for Heterogeneous Multicores (MULTIPROG), 2019, Valencia. Workshop on Programmability and Architectures for Heterogeneous Multicores (MULTIPROG), 2019.

• NOVAIS, JOÃO PAULO ; SONG, MARK ; FREITAS, HENRIQUE COTA ; MACIEL, LUCAS ; SOUZA, MATHEUS . Arquitetura Heterogênea CPU+FPGA para Análise Formal de Conceitos. In: XX Simpósio em Sistemas Computacionais de Alto Desempenho, 2019, Campo Grande. Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2019. p. 85-96.

• SOUZA, MATHEUS ; PÉTROT, FRÉDÉRIC ; FREITAS, HENRIQUE COTA . Coherence State Awareness in Way-Replacement Algorithms for Multicore Processors. In: XX Simpósio em Sistemas Computacionais de Alto Desempenho, 2019, Campo Grande. Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2019. p. 240-251.

• SOUZA, MATHEUS A. ; FREITAS, HENRIQUE C. ; MEHAUT, JEAN-FRANCOIS . Design Space Exploration of Energy Efficient NoC-and Cache-Based Many-Core Architecture. In: 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2018, Lyon. 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2018. p. 402-409.

• SOUZA, MATHEUS A. ; MACIEL, LUCAS A. ; PENNA, PEDRO HENRIQUE ; FREITAS, HENRIQUE C. . Energy Efficient Parallel K-Means Clustering for an Intel® Hybrid Multi-Chip Package. In: 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2018, Lyon. 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2018. p. 372-379.

• MACIEL, L. A. ; SOUZA, M. A. ; FREITAS, H. C. . Projeto e avaliação de uma arquitetura do algoritmo de clusterização K-means em VHDL e FPGA. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2017, Campinas. Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2017. p. 256-267.

• NOVAIS, J. P. ; SOUZA, M. A. ; FREITAS, H. C. . Proposta e Avaliação de uma Rede-em-Chip Programável. In: Workshop de Iniciação Científica (WIC), 2017, Campinas. Simpósio em Sistemas Computacionais de Alto Desempenho, 2017. p. 69-74.

• SOUZA, MATHEUS A. ; COTA, TULIO T. ; QUEIROZ, MATHEUS M. ; FREITAS, HENRIQUE C. . Energy Consumption Improvement of Shared-Cache Multicore Clusters Based on Explicit Simultaneous Multithreading. In: 2017 29th International Symposium on Computer Architecture and HighPerformance Computing: Workshops (SBACPADW), 2017, Campinas. 2017 International Symposium on Computer Architecture and High Performance Computing Workshops (SBAC-PADW), 2017. p. 1-6.

• NOVAIS, J. P. ; SOUZA, M. A. ; FREITAS, H. C. . Projeto em VHDL de um Processador de Rede Intra-Chip. In: Workshop de Iniciação Científica (WIC) - Simpósio em Sistemas Computacionais de Alto Desempenho, 2016, Aracajú. Workshop de Iniciação Científica (WIC) - Simpósio em Sistemas Computacionais de Alto Desempenho, 2016.

• CARMO, D. A. S. ; SOUZA, M. A. ; FREITAS, H. C. . Avaliação de Topologias de Redes-em-Chip usando Simulação de Sistemas Completos e Aplicações Paralelas. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2016, Aracajú. Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2016.

• SOUZA, M. A. ; ALVES, M. A. Z. ; FREITAS, H. C. ; NAVAUX, PHILIPPE O. A. . Avaliação do Consumo Energético em Arquiteturas Multi-Core com Memória Cache Compartilhada. In: XIII Workshop em Desempenho de Sistemas Computacionais e de Comunicação (WPerformance), 2014, Brasília. XXXIV Congresso da Sociedade Brasileira de Computação (CSBC 2014), 2014.

Projetos de pesquisa

• 2024 - Atual

  Escalonamento Inteligente de Processos e Threads para Sistemas Operacionais, Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 05/06/2024., Descrição: Edital 067/2023. Projeto FIP 2024 / 30947. Projeto do Fundo de Incentivo a Pesquisa da PUC Minas tem como objetivo geral propor uma técnica de escalonamento com aprendizado de máquina para sistemas operacionais. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Doutorado: (2) . , Integrantes: Matheus Alcântara Souza - Integrante / HENRIQUE COTA DE FREITAS - Coordenador / Carlos Augusto Paiva da Silva Martins - Integrante / Pedro Henrique de Mello Morado Penna - Integrante / Felipe Augusto Lara Soares - Integrante / Ericson Marquiere Reis Silva - Integrante / Thiago de Campos Ribeiro Nolasco - Integrante.

• 2024 - Atual

  Geração Automática de Programas para Treinamento de Compiladores, Descrição: O objetivo deste projeto é definir e implementar técnicas de síntese de programas. Os programas criados automaticamente a partir dessas técnicas serão usados para treinar compiladores. Esse tipo de treinamento busca aumentar a eficiência dos códigos binários gerados pelos compiladores. Dessa forma, o projeto irá contribuir para aumentar a eficiência dos programas executáveis usados nos mais diversos tipos de sistemas computacionais. Um compilador é um programa que converte código escrito em uma linguagem de alto nível, como Java, JavaScript ou Python, em código binário, como x86, ARM ou RISC-V. Esse processo de tradução é muito complexo, envolvendo uma quantidade grande de heurísticas. Por exemplo, existe uma otimização de código chamada "expansão de laços". Essa otimização copia múltiplas vezes o corpo de um laço (um loop de computação) para remover testes condicionais do programa. Em geral, a expansão de laços diminui o tempo de execução de programas. Porém, ela faz com que programas cresçam. A partir de um certo fator de crescimento, a otimização passa a ter efeito negativo, produzindo programas mais lentos. Esse momento depende do programa e da arquitetura que executa esse programa. Por isso, a expansão de laço é controlada por constantes: o tamanho do corpo do laço, o número de operações de carregamento de dados dentro do laço, etc. Encontrar o melhor valor dessas constantes é um trabalho que ocupa muito do tempo dos engenheiros de compiladores. Para encontrar boas constantes, é necessário compilar um número muito grandes de programas. Porém, não existe uma base de dados de programas executáveis para treinamento de compiladores. A maior parte das coleções de treinamento de compiladores consistem de programas que compilam corretamente, mas que não executam. O objetivo deste projeto é mudar esse cenário, criando uma coleção de programas (virtualmente infinita) que executam.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) . , Integrantes: Matheus Alcântara Souza - Coordenador / Fernando Magno Quintão Pereira - Integrante / David Li - Integrante / Bruno Pena Baeta - Integrante / Kael Soares Augusto - Integrante / Lucas Victor Silva - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro.

• 2023 - Atual

  Estudo e desenvolvimento de técnicas de otimização em compiladores, Descrição: Edital 012/2023. PIBIC 2023/29506 - CNPq. Projeto submetido à PROPPG / PUC Minas que tem como objetivo o estudo e desenvolvimento de técnicas de otimização de código para compiladores. Serão estudadas e implementadas diferentes técnicas de otimização, com o objetivo de melhorar o desempenho e eficiência dos códigos compilados.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Matheus Alcântara Souza - Coordenador / HENRIQUE COTA DE FREITAS - Integrante / Felipe Augusto Lara Soares - Integrante.

• 2023 - Atual

  Estudo de linguagens, compiladores e ferramentas para computação quântica, Descrição: Edital 075/2022. Projeto FIP 2023 / 29082. Projeto do Fundo de Incentivo a Pesquisa da PUC Minas que tem o objetivo de explorar, do ponto de vista de linguagens de programação e compiladores, as tendências e inovações em realização para que a computação quântica se torne realidade, com o uso de arquiteturas desse tipo.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Matheus Alcântara Souza - Coordenador / HENRIQUE COTA DE FREITAS - Integrante / Felipe Augusto Lara Soares - Integrante / Camilla Vitoria Bueno da Rocha - Integrante., Financiador(es): Pontifícia Universidade Católica de Minas Gerais - Bolsa.

• 2023 - Atual

  Análise das Instruções de Desvio para Exploração Temporal de Instruções e Dados em Memórias Cache, Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 24/02/2023., Descrição: Edital 075/2022. Projeto FIP 2023 / 29022. Projeto do Fundo de Incentivo a Pesquisa da PUC Minas tem como objetivo geral propor uma arquitetura para melhorar a exploração de localidade temporal e espacial reduzindo cache misses.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) . , Integrantes: Matheus Alcântara Souza - Integrante / HENRIQUE COTA DE FREITAS - Coordenador / Felipe Augusto Lara Soares - Integrante / João Victor Amorim Vieira - Integrante / Pedro Corrêa Rigotto - Integrante.

• 2023 - Atual

  Impacto das políticas de substituição em cache e memória virtual no comportamento de aplicações, Descrição: A proposta é realizar um estudo sobre as políticas de substituição de cache e memória virtual e sua relação com otimizações possíveis em aplicações de um nicho específico. Para isso, podem ser utilizados simuladores como o Gem5 e Snipersim.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Matheus Alcântara Souza - Coordenador / HENRIQUE COTA DE FREITAS - Integrante / Felipe Augusto Lara Soares - Integrante / Guilherme Dantas Caldeira Fagundes - Integrante.

• 2017 - 2019

  Desenvolvimento de Aplicações Paralelas para Big Data em Arquiteturas Manycore Não Convencionais: Escalabilidade, Desempenho e Energia, Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 06/02/2017., Descrição: Há uma lacuna ou oportunidade de pesquisa na seguinte direção: Como aumentar eficiência de aplicações para Big Data visando maior desempenho, escalabilidade e baixo consumo de energia? Não só as arquiteturas não convencionais podem ajudar a trilhar um novo caminho no processamento de Big Data, mas é necessário desenvolver aplicações paralelas para uso eficiente destas arquiteturas. Nesse contexto, o objetivo deste projeto é desenvolver aplicações paralelas que, como contribuição, possam escalar com alto desempenho e baixo consumo de energia, tornando a comunidade científica e indústria que trabalha com Big Data mais competitiva. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Matheus Alcântara Souza - Integrante / HENRIQUE COTA DE FREITAS - Coordenador / Carlos Augusto Paiva da Silva Martins - Integrante / Luis Enrique Zárate - Integrante / Gabriel Antunes Garcia e Garcia - Integrante / Luís Fabrício Wanderley Góes - Integrante / Cristiane Neri Nobre - Integrante / Mark Alan Junho Song - Integrante / Bruna Mourão Arantes - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Bolsa / Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro.

• 2016 - 2021

  Design of Reconfigurable Hardware to Accelerate Deep Learning Algorithms, Descrição: The main contribution is the proposal of Deep Learning algorithms (e.g. neural networks) for a reconfigurable heterogeneous platform, such as the multi-chip package (Broadwell + Arria 10 + software), which can fulfill the demand for high performance applied to Bioinformatics field. As a benefit to the community, we will publicly provide a set of algorithms for reconfigurable hardware in order to accelerate Big Data processing. Thus, this set of algorithms might be used to other different contexts, such as oil and gas, social media and weather forecast. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Matheus Alcântara Souza - Integrante / Luis Enrique Zárate - Integrante / Pedro Henrique de Mello Morado Penna - Integrante / Luís Fabrício Wanderley Góes - Integrante / FREITAS, HENRIQUE C. - Coordenador / Cristiane Neri Nobre - Integrante / Lucas Andrade Maciel - Integrante., Financiador(es): Intel Corporation - Outra.

• 2016 - 2017

  Projeto de Arquitetura Dedicada de Processador para Algoritmos de Mineração de Dados, Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 11/03/2019., Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Doutorado: (1) . , Integrantes: Matheus Alcântara Souza - Integrante / HENRIQUE COTA DE FREITAS - Coordenador / GÓES, LUÍS FABRICIO WANDERLEY - Integrante / Lucas Andrade Maciel - Integrante., Financiador(es): Pontifícia Universidade Católica de Minas Gerais - Bolsa.

• 2014 - 2017

  Exascale Computing - Scheduling and Energy (ExaSE), Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 06/11/2014., Descrição: The main scientific context of this project is high performance computing on Exascale systems: large-scale machines with billions of processing cores and complex hierarchical structures. This project intends to explore the relationship between scheduling algorithms and techniques and the energy constraints present on such exascale systems.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Especialização: (6) . , Integrantes: Matheus Alcântara Souza - Integrante / PHILIPPE O. A. NAVAUX - Integrante / HENRIQUE COTA DE FREITAS - Coordenador / Carlos Augusto Paiva da Silva Martins - Integrante / Nicolas Maillard - Integrante / Lucas Mello Schnorr - Integrante / Jean-François Méhaut - Integrante / Vania Marangozova-Martin - Integrante / Márcio Castro - Integrante / Alexandre Carissimi - Integrante / Amanda Maria Pinho Amorim - Integrante / Cíntia Pinto Avelar - Integrante / Pedro Henrique de Mello Morado Penna - Integrante / Márcia Aparecida Nasaré Silva - Integrante / Luis Fabrício Wanderley Góes - Integrante / Luis Enrique Zárate - Integrante / Rodolfo Herman Lara e Silva - Integrante / Matheus Miranda de Queiroz - Integrante / Cláudio Adão Nunes - Integrante / Alyson Deives Pereira - Integrante / Jean-Marc Vincent - Integrante / Arnaud Legrand - Integrante / Bruno Raffin - Integrante / Denis Trystram - Integrante / Thierry Gautier - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro.

• 2014 - 2017

  Projeto de uma Arquitetura de Rede-em-Chip Visando Alto Tráfego de Acesso às Memórias Cache Compartilhadas, Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 02/05/2015., Descrição: Projeto CNPq Universal. Os impactos decorrentes do alto tráfego devem ser reduzidos para manter a escalabilidade e alto desempenho do processador many-core. Portanto, o objetivo deste projeto de pesquisa é propor uma arquitetura de NoC capaz de manter a escalabilidade de aplicações que dependem de muito acesso à memória. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (4) . , Integrantes: Matheus Alcântara Souza - Integrante / PHILIPPE O. A. NAVAUX - Integrante / HENRIQUE COTA DE FREITAS - Coordenador / Carlos Augusto Paiva da Silva Martins - Integrante / Amanda Maria Pinho Amorim - Integrante / Pedro Henrique de Mello Morado Penna - Integrante / Luis Fabrício Wanderley Góes - Integrante / Luis Enrique Zárate - Integrante / Gabriel Antunes Garcia e Garcia - Integrante / Júlia Gobbo Lopes - Integrante / Guilherme Torres Castro - Integrante / Daniel de Araújo Santos Carmo - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

• 2014 - 2015

  Balanceamento de carga em aplicações paralelas visando alto desempenho e baixo consumo de energia em Redes-em-Chip, Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 02/05/2015., Descrição: O objetivo deste projeto está na proposta, desenvolvimento e avaliação de uma técnica de balanceamento de cargas de trabalho com foco em roteadores de redes-em-chip capaz de reduzir as altas latências em comunicações coletivas. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (3) . , Integrantes: Matheus Alcântara Souza - Integrante / HENRIQUE COTA DE FREITAS - Coordenador / Amanda Maria Pinho Amorim - Integrante / Pedro Henrique de Mello Morado Penna - Integrante / Gabriel Antunes Garcia e Garcia - Integrante / Júlia Gobbo Lopes - Integrante / Guilherme Torres Castro - Integrante., Financiador(es): Pontifícia Universidade Católica de Minas Gerais - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

Prêmios