Marcelo Lucena de Souza

Possui mestrado em Engehnharia Elétrica pelo Instituto Militar de Engenharia (2015) e graduação em Engenharia de Computação pela Universidade Federal de Pernambuco (2009). Foi bolsista do programa Brazil-IP do CNPq na Universidade Federal de Pernambuco entre 2005-2009. Atualmente é servidor público do Ministério da Defesa (Comando da Aeronáutica), onde atua em projetos de defesa aérea e controle de tráfego aéreo desde 2010. Suas áreas de interesse são rastreamento de alvos aéreos, fusão de dados de sensores e avaliação de desempenho de sistemas de vigilância aérea.

Informações coletadas do Lattes em 07/08/2025

Acadêmico

Formação acadêmica

Mestrado em Engenharia Elétrica

2012 - 2015

Instituto Militar de Engenharia
Título: Rastreamento de Aeronaves em Manobras via Combinação e Descarte de Hipóteses,Ano de Obtenção: 2015
Ernesto Leite Pinto.Coorientador: Alberto Gaspar Guimarães.

Graduação em Engenharia da Computação

2004 - 2009

Universidade Federal de Pernambuco
Título: Síntese para Circuitos Integrados de um Controlador USB Host Utilizando Síntese de Alto Nível
Orientador: Edna Barros

Formação complementar

2010 - 2010

Gerenciamento de Base de Dados do STVD X-4000. (Carga horária: 160h). , Instituto de Controle do Espaço Aéreo, ICEA, Brasil.

2010 - 2010

Supervisão Técnica do STVD X4000. (Carga horária: 160h). , Instituto de Controle do Espaço Aéreo, ICEA, Brasil.

2009 - 2009

Estágio de Adaptação a Logística do SISCEAB. (Carga horária: 33h). , Ministério da Defesa - COMAER - Departamento de Controle do Espaço Aéreo, DECEA, Brasil.

2005 - 2005

Extensão universitária em OpenGL. (Carga horária: 40h). , Universidade Federal de Pernambuco, UFPE, Brasil.

2001 - 2002

Curso de Programação Trainee - CPT. (Carga horária: 400h). , Instituto de Tecnologia da Informação, ITECI, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Razoavelmente.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Software Básico.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

Participação em eventos

IEEE Radar Conference. Highly maneuverable target tracking based on efficient propagation of model hypotheses. 2014. (Congresso).

Simpósio Brasileiro de Concepção de Circuitos Integrados. 2009. (Simpósio).

1st LASCUG meeting.MPEG-2 Video Encoder Implementation Using Behavioral Synthesis in SystemC. 2007. (Encontro).

Simpósio Brasileiro de Concepção de Circuitos Integrados. 2007. (Simpósio).

Produções bibliográficas

DE SOUZA, MARCELO LUCENA ; GUIMARÃES, ALBERTO GASPAR ; PINTO, ERNESTO LEITE . Performance Comparison of the IMMPDAF Algorithm Using Real and Simulated Radar Measurements. Journal of Aerospace Technology and Management (Online) , v. 8, p. 143-151, 2016.
LUCENA, MARCELO ; GUIMARAES, ALBERTO ; PINTO, ERNESTO . Highly maneuverable target tracking based on efficient propagation of model hypotheses. In: 2014 IEEE Radar Conference (RadarCon), 2014, Cincinnati. 2014 IEEE Radar Conference. p. 0255.
SOUZA, M. L. ; APOLINÁRIO JR., J. A. ; SHOAIB, M. M. . The Inverse QRD Set-Membership RLS Algorithm. In: 21st European Signal Processing Conference, 2013, Marrakesh. Proceedings of EUSIPCO 2013, 2013. v. 1.
VELOSO, H. ; SOUZA, M. L. ; MELO, D. ; FERREIRA, A. P. ; GARCIA, R. ; BARROS, E. N. S. . FPGA Prototyping of a USB Host Controller. In: SFORUM - Simpósio Brasileiro de Concepção de Circuitos Integrados, 2009, Natal. SFORUM 2009, 2009.
SOUZA, M. L. ; BORGES, C. ; KURSANCEW, V. ; SCHWAMBACH, V. ; BARROS, E. N. S. . Reducing IP-Core Design Time Using Behavioral Synthesis and Synthesizable TLM Communication: an MPEG-2 Case Study. In: IP'07, 2007, Grenoble. IP Based SoC Design Conference & Exhibition Proceedings, 2007.
BORGES, C. ; SOUZA, M. L. ; KURSANCEW, V. ; SCHWAMBACH, V. ; BARROS, E. N. S. . MPEG-2 Video Encoder Implementation Using Behavioral Synthesis in SystemC. 2007. (Apresentação de Trabalho/Congresso).
SOUZA, M. L. ; BORGES, C. ; KURSANCEW, V. ; SCHWAMBACH, V. ; BARROS, E. N. S. . Reducing IP-Core Design Time Using Behavioral Synthesis and Synthesizable TLM Communication: an MPEG-2 Case Study. 2007. (Apresentação de Trabalho/Conferência ou palestra).
SOUZA, M. L. ; SILVA, L. ; GARCIA, R. ; DOUGLAS, A. . The SystemC based design of an USB host IPcore. 2007. (Apresentação de Trabalho/Congresso).

Outras produções

SOUZA, M. L. ; SAVIO, D. ; DOLERON, L. C. . Site de Pesquisa do CIn. 2005.

SOUZA, M. L. ; KURSANCEW, V. ; SCHWAMBACH, V. . Encoder MPEG-2. 2006.

SOUZA, M. L. . Monitoria da disciplina de Prototipação de Circuitos Integrados - CIn/UFPE. 2009.

SOUZA, M. L. . Monitoria da disciplina de Sinais e Sistemas - CIn/UFPE. 2007.

SOUZA, M. L. . Monitoria de Curso da Linguagem C do Programa Expresso de Capacitação - CITI/CESAR. 2005.

SOUZA, M. L. . Monitoria da Disciplina de Sistemas Digitais- CIn/UFPE. 2005.

Projetos de desenvolvimento

2006 - 2008

ViSh - Video Shredder, Descrição: Desenvolvimento de um Circuito Integrado para codificação de vídeo digital no formato MPEG2. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Vinícius Kursancew - Integrante / Vitor Schwambach - Integrante / Edna Natividade da Silva Barros - Coordenador / Cirdes Borges - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 4
2005 - 2009

Controlador USB Host, Descrição: Desenvolvimento para circuitos integrados de um controlador USB Host em SystemC comportamental. Foi utilizada uma ferramenta de síntese de alto nível para gerar um modelo Verilog RTL. A verificação foi realizada através de testbenches Foi prototipado em FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (9) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Edna Natividade da Silva Barros - Coordenador / Luciano Silva - Integrante / Renata Garcia - Integrante / Adelmario Douglas - Integrante / Antonyius Pyetro Ferreira - Integrante / Renata Bezerra - Integrante / Marcelo Amorim - Integrante / Diego Melo - Integrante / Hudson Veloso - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 1
2006 - 2008

ViSh - Video Shredder, Descrição: Desenvolvimento de um Circuito Integrado para codificação de vídeo digital no formato MPEG2. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Vinícius Kursancew - Integrante / Vitor Schwambach - Integrante / Edna Natividade da Silva Barros - Coordenador / Cirdes Borges - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 4
2005 - 2009

Controlador USB Host, Descrição: Desenvolvimento para circuitos integrados de um controlador USB Host em SystemC comportamental. Foi utilizada uma ferramenta de síntese de alto nível para gerar um modelo Verilog RTL. A verificação foi realizada através de testbenches Foi prototipado em FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (9) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Edna Natividade da Silva Barros - Coordenador / Luciano Silva - Integrante / Renata Garcia - Integrante / Adelmario Douglas - Integrante / Antonyius Pyetro Ferreira - Integrante / Renata Bezerra - Integrante / Marcelo Amorim - Integrante / Diego Melo - Integrante / Hudson Veloso - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 1
2006 - 2008

ViSh - Video Shredder, Descrição: Desenvolvimento de um Circuito Integrado para codificação de vídeo digital no formato MPEG2. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Vinícius Kursancew - Integrante / Vitor Schwambach - Integrante / Edna Natividade da Silva Barros - Coordenador / Cirdes Borges - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 4
2005 - 2009

Controlador USB Host, Descrição: Desenvolvimento para circuitos integrados de um controlador USB Host em SystemC comportamental. Foi utilizada uma ferramenta de síntese de alto nível para gerar um modelo Verilog RTL. A verificação foi realizada através de testbenches Foi prototipado em FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (9) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Edna Natividade da Silva Barros - Coordenador / Luciano Silva - Integrante / Renata Garcia - Integrante / Adelmario Douglas - Integrante / Antonyius Pyetro Ferreira - Integrante / Renata Bezerra - Integrante / Marcelo Amorim - Integrante / Diego Melo - Integrante / Hudson Veloso - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 1
2006 - 2008

ViSh - Video Shredder, Descrição: Desenvolvimento de um Circuito Integrado para codificação de vídeo digital no formato MPEG2. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Vinícius Kursancew - Integrante / Vitor Schwambach - Integrante / Edna Natividade da Silva Barros - Coordenador / Cirdes Borges - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 4
2005 - 2009

Controlador USB Host, Descrição: Desenvolvimento para circuitos integrados de um controlador USB Host em SystemC comportamental. Foi utilizada uma ferramenta de síntese de alto nível para gerar um modelo Verilog RTL. A verificação foi realizada através de testbenches Foi prototipado em FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (9) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Edna Natividade da Silva Barros - Coordenador / Luciano Silva - Integrante / Renata Garcia - Integrante / Adelmario Douglas - Integrante / Antonyius Pyetro Ferreira - Integrante / Renata Bezerra - Integrante / Marcelo Amorim - Integrante / Diego Melo - Integrante / Hudson Veloso - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 1
2006 - 2008

ViSh - Video Shredder, Descrição: Desenvolvimento de um Circuito Integrado para codificação de vídeo digital no formato MPEG2. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Vinícius Kursancew - Integrante / Vitor Schwambach - Integrante / Edna Natividade da Silva Barros - Coordenador / Cirdes Borges - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 4
2005 - 2009

Controlador USB Host, Descrição: Desenvolvimento para circuitos integrados de um controlador USB Host em SystemC comportamental. Foi utilizada uma ferramenta de síntese de alto nível para gerar um modelo Verilog RTL. A verificação foi realizada através de testbenches Foi prototipado em FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (9) / Doutorado: (1) . , Integrantes: Marcelo Lucena de Souza - Integrante / Edna Natividade da Silva Barros - Coordenador / Luciano Silva - Integrante / Renata Garcia - Integrante / Adelmario Douglas - Integrante / Antonyius Pyetro Ferreira - Integrante / Renata Bezerra - Integrante / Marcelo Amorim - Integrante / Diego Melo - Integrante / Hudson Veloso - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 1

Prêmios

2009

Best Paper Award, SFORUM - Simpósio Brasileiro de Concepção de Circuitos Integrados.

Histórico profissional

Endereço profissional

Ministério da Defesa - COMAER - Departamento de Controle do Espaço Aéreo. , Rua General Gurjão, 4, Caju, 20931-040 - Rio de Janeiro, RJ - Brasil, Telefone: (21) 21177470

Experiência profissional

2009 - Atual

Ministério da Defesa - COMAER - Departamento de Controle do Espaço Aéreo

Vínculo: Servidor Público, Enquadramento Funcional: Engenheiro de Computação, Carga horária: 40

2005 - 2009

Brazil-IP

Vínculo: Iniciação Científica, Enquadramento Funcional: Engenheiro de Hardware, Carga horária: 20, Regime: Dedicação exclusiva.