Daniel Gomes Mesquita

Pós-doutorado

Formação complementar

Idiomas

Áreas de atuação

Organização de eventos

Participação em eventos

Participação em bancas

Orientou

Produções bibliográficas

• Mesquita, D. G. ; ROSA, P. F. . Future Internet and Reconfigurable Computing:Considerations on Flexibility and Security. Enigma: Brazilian Journal of Information Security and Cryptography , v. 3, p. 15-25, 2017.

• MESQUITA, Daniel G. ; ROSA, P. F. . Reconfigurable Computing and Future Internet: Considerations on Flexibility and Security. IEEE Latin America Transactions , v. 15, p. 1326-1334, 2017.

• MOLINOS, D. N. ; Mesquita, D. G. ; HOFF, D. N. . ZipfTool: Uma ferramenta bibliométrica para auxílio na pesquisa teórica. REVISTA DE INFORMÁTICA TEÓRICA E APLICADA: RITA , v. 23, p. 293-317, 2016.

• Perin, Guilherme ; Mesquita, D. ; Martins, João Baptista . Montgomery Modular Multiplication on Reconfigurable Hardware: Systolic versus Multiplexed Implementation. International Journal of Reconfigurable Computing (Print) , v. 2011, p. 1-10, 2011.

• Moraes, F. ; Calazans, N. ; Marcon, C. ; MESQUITA, Daniel G. ; Palma, J. ; Blauth, V. . Design and prototyping of an E1 Drop_Insert soft core. IEE Proceedings. Communications (Cessou em 2006. Cont. ISSN 1751-8628 IET Communications (Print)) , Londres, Inglaterra, v. 150, n.4, p. 239-243, 2003.

• Mesquita, D. . Architectures reconfigurables et cryptographie: Une analyse de robustesse et contremesures face aux attaques par canaux cachés. 1. ed. Editions universitaires européennes, 2010. v. 1. 200p .

• HOFF, D. N. ; Mesquita, D. ; SOPENA, M. B. ; MARTIN, A. S. S. . Universidades Públicas como Instrumento de Desenvolvimento Regional: um estudo de caso sobre a experiência brasileira. In: Hugo Consciência Silvestre;Joaquim FIlipe Araújo. (Org.). Coletânea em Administração Pública. 1ed.Lisboa: Escolar Editora, 2012, v. 1, p. 339-370.

• MESQUITA, Daniel G. ; TECHER, Jean Denis ; TORRES, Lionel ; ROBERT, Michel ; CATHEBRAS, G. ; SASSATELLI, Gilles ; MORAES, Fernando Gehm . Current Mask Generation: an Analog Circuit to Thwart DPA Attacks. In: R. Reis; A. Osseiran; H-J Pfeiderer. (Org.). Vlsi-Soc: From Systems To Silicon. Boston: Springer, 2007, v. 240/07, p. 317-330.

• Oliveira, R. ; FREITAS, M. S. ; MOLINOS, D. N. ; ROSA, P. F. ; Mesquita, D. G. . ETSCP: Flexible SDN data plane configuration based on bootstrapping of in-band control channels. In: IFIP/IEEE International Symposium on Integrated Network Management (IM), 2021, Bordeaux. 2021 IFIP/IEEE International Symposium on Integrated Network Management (IM). New York: IEEE, 2021. p. 711-715.

• Oliveira, R. ; Mesquita, D. ; Rosa, P. . HARP: Um novo protocolo para alta disponibilidade implementado em FPGA. In: Simpósio Brasileiro de Redes de Computadores e Sistemas Distribuídos, 2013, Brasília. Anais do 31º Simpósio Brasileiro de Redes de Computadores e Sistemas Distribuídos, 2013.

• Oliveira, R. ; Mesquita, D. G. ; Rosa, P. . HARP: A Split Brain Free Protocol for High Availability in Reconfigurable Logic. In: The Ninth Advanced International Conference on Telecommunications, 2013, Roma, Itália. Proceedinga of The Ninth Advanced International Conference on Telecommunications. New York, USA: IARIA/Curran Associates, 2013.

• Besrour, H. ; Mesquita, D. G. ; MOHSEN, M. ; RACHED, T. . Modified Current Mask Generation (M-CMG): An Improved Countermeasure Against Differential Power Analysis Attacks. In: Simpósio Brasileiro de Segurança da Informação e de Sistemas de Computadores, 2012, Curitiba, PR. Anais do Simpósio Brasileiro de Segurança da Informação e de Sistemas de Computadores, 2012.

• PERIN, G. ; Mesquita, D. ; Herrmann, F. L. ; Martins, J. B. S. . Montgomery Modular Multiplication on Reconfigurable Hardware: Fully Systolic Array vs Parallel Implementation. In: IEEE VI Southern Programmable Logic Conference, 2010, Recife. Proceedings of VI Southern Programmable Logic Conference, 2010. p. 61-66.

• MESQUITA, Daniel G. ; PERIN, G. ; Herrmann, F. L. ; Martins, J. B. . An Efficient Implementation of Montgomery Powering Ladder on Reconfigurable Hardware. In: IEEE 23th Symposium on Integrated Circuits and Systems Design (SBCCI), 2010, São Paulo, SP. Proceedings of the IEEE 23th Symposium on Integrated Circuits and Systems Design, 2010.

• Foster, D. ; Mesquita, D. ; Kozakevicius, A. ; MARTINS, L. . Wavelets to improve DPA: a new threat to hardware security?. In: 24th South Symposium on Microelectronics, 2009, Pelotas. Proceedings of 24th South Symposium on Microelectronics, 2009.

• MESQUITA, Daniel G. ; MORAES, Fernando Gehm ; CALAZANS, Ney Laert Vilar ; TORRES, Lionel ; ROBERT, Michel . Uma Arquitetura Dinamicamente Reconfigurável para Criptografia Robusta contra Ataques por Canais Colaterais. In: III Jornadas sobre Sistemas Reconfiguráveis, 2007, Lisboa. Anais das III Jornadas sobre Sistemas Reconfiguráveis. Lisboa: IST Press, 2007. v. 1. p. 45-53.

• ALMEIDA, G. M. ; BEZERRA, E. A. ; FAGUNDES, R. D. R. ; MESQUITA, Daniel G. . A Reed-Solomon algorithm for FPGA area optimization in space applications. In: NASA/ESA Conference on Adaptive Hardware and Systems, 2007, Edimburg. Proceedings of the NASA/ESA Conference on Adaptive Hardware and Systems, 2007. p. 243-249.

• MESQUITA, Daniel G. ; BADRIGNANS, B. ; TORRES, Lionel ; SASSATELLI, Gilles ; ROBERT, Michel ; MORAES, Fernando Gehm . A Cryptographic Coarse Grain Reconfigurable Architecture Robust Against DPA. In: IEEE International Parallel and Distributed Processing Symposium, 2007. (IPDPS)., 2007, Long Beach, CA. IEEE International Parallel and Distributed Processing Symposium, 2007. (Proceedings), 2007. p. 1-8.

• BADRIGNANS, B. ; MESQUITA, Daniel G. ; BAJARD, Jean Claude ; TORRES, Lionel ; SASSATELLI, Gilles ; ROBERT, Michel . Implémentation Matérielle d'une Arithmétique Résistante aux Fuites. In: Symposium en Architecture de Machines, 2006, Perpignan. Proceedings of Sympa 2006. Perpignan, 2006.

• MESQUITA, Daniel G. ; BADRIGNANS, B. ; TORRES, Lionel ; SASSATELLI, Gilles ; ROBERT, Michel ; MORAES, Fernando Gehm . A Leak Resistant SoC to Counteract Side Channel Attacks. In: IEEE 8th International Symposium on System-on-Chip 2006, 2006, Tampere. Proceedings of the ISSoC 2006.

• MESQUITA, Daniel G. ; TECHER, Jean Denis ; TORRES, Lionel ; SASSATELLI, Gilles ; CAMBON, Gaston ; ROBERT, Michel ; MORAES, Fernando Gehm . Current Mask Generation: an Analogical Circuit to Thwart DPA Attacks. In: IFIP 13th VLSI SoC - International Conference on Very Large Scale Integration, 2005, Perth. Proceedings of IFIP VLSI-SoC, 2005.

• MESQUITA, Daniel G. ; TECHER, Jean Denis ; TORRES, Lionel ; SASSATELLI, Gilles ; CAMBON, Gaston ; ROBERT, Michel ; MORAES, Fernando Gehm . Current Mask Generation: A Transistor Level Security Against DPA Attacks. In: IEEE/ACM 18th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 2005, Florianópolis. Proceedings of IEEE/ACM 18th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 2005.

• MESQUITA, Daniel G. ; TORRES, Lionel ; SASSATELLI, Gilles ; ROBERT, Michel . La reconfiguration dynamique comme technique pour éviter les attaques DPA. In: XIII Journées Doctorants de l'Ecole Doctorale I2S (DOCTISS'05), 2005, Montpellier. Proceedings of XIII Journées Doctorants de l'Ecole Doctorale I2S (DOCTISS'05), 2005.

• MESQUITA, Daniel G. ; TORRES, Lionel ; SASSATELLI, Gilles ; ROBERT, Michel . Adéquation Algorithme Architecture : Des Opérateurs Arithmétiques Pour La Cryptographie Dans Les Architectures Reconfigurables. In: Journées Nationales du Réseau Doctoral de Microélectronique, 2004, Marseille. Proceedings of JNRDM. Marseille, 2004. p. 310-312.

• CARVALHO, E. ; CALAZANS, Ney Laert Vilar ; MORAES, Fernando Gehm ; MESQUITA, Daniel G. . Reconfiguration Control for Dynamically Reconfigurable Systems. In: XIX Conference on Design of Circuits and Integrated Systems, 2004, Bordeaux. Proceedings of XIX Conference on Design of Circuits and Integrated Systems, 2004.

• MESQUITA, Daniel G. ; MORAES, Fernando Gehm ; PALMA, José Carlos Sant'anna ; MÖLLER, Leandro Heleno ; CALAZANS, Ney Laert Vilar . Remote and Partial Reconfiguration of FPGAs: tools and trends. In: IEEE International Parallel and Distributed Processing Symposium (IPDPS), 2003, Nice. IEEE International Parallel and Distributed Processing Symposium, 2003. Proceedings.. Los Alamitos: IEEE Computer Society Press, 2003. v. 1. p. 1-8.

• MESQUITA, Daniel G. ; TORRES, Lionel ; ROBERT, Michel ; SASSATELLI, Gilles ; MORAES, Fernando Gehm . A coarse grain reconfigurable architecture to compute modular product. In: 18th South Symposium on Microelectronics, 2003, Novo Hamburgo, RS, Brasil. Anais do 18º Simpósio Sul de Microeletrônica, 2003. v. 1. p. 9-16.

• MESQUITA, Daniel G. ; TORRES, Lionel ; ROBERT, Michel ; SASSATELLI, Gilles ; MORAES, Fernando Gehm . Are coarse grain reconfigurable architectures suitable for cryptography?. In: IFIP 12th VLSI SoC - International Conference on Very Large Scale Integration, 2003, Darmstadt. Proceedings of the 12th VLSI-SoC, 2003. p. 276-281.

• MESQUITA, Daniel G. ; MORAES, Fernando Gehm ; MÖLLER, Leandro Heleno . Tool-Set for Remote and Partial Reconfiguration. In: 17th South Symposium on Microelectronics, 2002, Gramado, RS. Proceedings of 17° South Symposium on Microelectronics, 2002. p. 127-130.

• MESQUITA, Daniel G. ; MORAES, Fernando Gehm ; MÖLLER, Leandro Heleno ; PALMA, José Carlos Sant'anna ; CALAZANS, Ney Laert Vilar . Reconfiguração Parcial e Remota de Cores FPGAs. In: VII WORKSHOP IBERCHIP, 2001, Montevidéu. VII WORKSHOP IBERCHIP, 2001.

• MESQUITA, Daniel G. ; MORAES, Fernando Gehm ; CALAZANS, Ney Laert Vilar . Reconfiguração Parcial e Remota de Dispositivos FPGA da Família Virtex. In: Seminário de Computação Reconfigurável, 2001, Belo Horizonte - MG. SCR'01, 2001.

• MESQUITA, Daniel G. ; SPOHN, M. A. . Segurança em Transações Eletrônicas: Uso da Linguagem JAVA na Criação de Mecanismos Criptográficos para Envio e Recebimento de Mensagens. In: VII Seminário de Iniciação Científica, 1999, Ijuí. Anais do VII Seminário de Iniciação Científica. Ijuí: Gráfica da Unijuí, 1999.

• BADRIGNANS, B. ; MESQUITA, Daniel G. ; BAJARD, Jean Claude ; TORRES, Lionel ; SASSATELLI, Gilles ; ROBERT, Michel . A Parallel and Secure Architecture for Asymetric Cryptography. In: Reconfigurable Communication-Centric SoCs, 2006, Montpellier. Proceedings Of ReCoSoC 2006, 2006. p. 220-224.

• FISCHER, V. ; TORRES, Lionel ; MESQUITA, Daniel G. . Flexible security and its technology limits. In: Reconfigurable Communication-Centric SoCs, 2006, Montpellier. Proceedings Of ReCoSoC 2006. p. 243-248.

• MESQUITA, Daniel G. ; TECHER, Jean Denis ; TORRES, Lionel ; SASSATELLI, Gilles ; CAMBON, Gaston ; ROBERT, Michel ; MORAES, Fernando Gehm . A New Hardware Countermeasure for Masking Power Signatures. In: Reconfigurable Communication-Centric SoCs, 2005, Montpellier. Proceedings Of ReCoSoC 2005, 2005. p. 169-176.

• MORAES, Fernando Gehm ; MESQUITA, Daniel G. ; MÖLLER, Leandro Heleno ; PALMA, José Carlos Sant'anna ; CALAZANS, Ney Laert Vilar . Development of a Tool-Set for Remote and Partial Reconfiguration on Virtex Devices. In: IEEE/ACM Design, Automation and Test EUROPE, 2003, Munique. Proceedings of the DATE 2003. Los Alamitos: IEEE Press, 2003. p. 1122-1123.

• MESQUITA, DANIEL ; BADRIGNANS, BENOIT ; TORRES, Lionel ; SASSATTELL, GILLES ; ROBERT, Michel ; BAJARD, JEAN-CLAUDE ; MORAES, FERNANDO . A Leak Resistant Architecture Against Side Channel Attacks. In: 2006 International Conference on Field Programmable Logic and Applications, 2006, Madrid. 2006 International Conference on Field Programmable Logic and Applications, 2006. p. 1-4.

• ALMEIDA, G. M. ; MESQUITA, Daniel G. ; CAIMI, Luciano . Hardware/Software Co-design: Uma Aplicação Usando Criptografia de Chave Pública. In: XII Seminário Regional de Informática, 2002, Santo Ângelo. Anais do XII Seminário Regional de Informática, 2002.

• MESQUITA, Daniel G. ; MORAES, Fernando Gehm . Tendências em reconfiguração dinâmica de FPGAs. In: Seminário de Computação Reconfigurável, 2001, Belo Horizonte. Anais do SCR 2001, 2001.

• Mesquita, D. G. . Reconfigurable Computing on Future Internet: a clean-slate approach. 2016. (Apresentação de Trabalho/Conferência ou palestra).

• Mesquita, D. G. . Reconfigurable Computing: A cure to the Von Neumann Syndrome?. 2012. (Apresentação de Trabalho/Conferência ou palestra).

• MESQUITA, Daniel G. . Architectures reconfigurables et cryptographie. 2003. (Apresentação de Trabalho/Seminário).

• Mesquita, D. ; G. Dessbesell . ATSC-RF/Transmission System - Product Specification Document. Santa Maria 2008 (Monografia).

• MESQUITA, Daniel G. . Leak Resistant Reconfigurable Architecture: Statement and Perspectives. Paris 2006 (Monografia).

• MESQUITA, Daniel G. . L'Algorithme de Montgomery ? mode d?emploi 2004 (Monografia).

• MESQUITA, Daniel G. ; MORAES, Fernando Gehm . Estudo da viabilidade da utilização de dispositivos Virtex para implementação de sistemas digitais reconfiguráveis dinamicamente. Porto Alegre 2001 (Monografia).

• MESQUITA, Daniel G. . Contribuições para reconfiguração parcial, remota e dinâmica de FPGAs. Porto Alegre: EDIPUCRS, 2001 (Dissertação).

• MESQUITA, Daniel G. ; MORAES, Fernando Gehm . Análise de arquiteturas e técnicas para implementação de sistemas digitais reconfiguráveis parcial e dinamicamente 2000 (Monografia).

Outras produções

Projetos de pesquisa

• 2013 - 2017

  Rede de Cooperação Universitária para o Ensino Superior e a Pesquisa Avançada Científica e Tecnológica em Sistemas Eletrônicos e Interativos aplicados à Defesa Nacional, Descrição: O objetivo deste projeto é constituir parceria multidiciplinar para o Ensino e Pesquisa Científica e Tecnológica em Sistemas Eletrônicos e Interativos aplicados a Defesa Nacional. Dentre os temas de interesse encontra-se o de sistemas embarcados para comunicação segura.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Daniel Gomes Mesquita - Integrante / Pedro Frosi Rosa - Integrante / Flávio de Oliveira Silva - Integrante / Marcelo Knörich Zuffo - Coordenador., Número de produções C, T & A: 1

• 2012 - 2014

  EDOBRA - Extending and Deploying OFELIA in BRAzil, Descrição: O Projeto EDOBRA reúne uma equipe de pesquisadores de três diferentes instituições de Portugal e Brasil: o Instituto de Telecomunicações (IT), de Aveiro, Portugal, a Universidade de São Paulo (USP) e a Universidade Federal de Uberlândia (UFU), ambos do Brasil. Esta proposta visa ampliar a capacidade de abordagens redes definidas por software (Software Defined Networking), como o OpenFlow, permitindo o suporte para uso simultâneo de diferentes redes de acesso utilizando mecanismos baseados no IEEE 802.21 e o sua integração com a Entity Title Architecture, uma arquitetura para redes de próxima geração que fornece que fornece Multicast e Mobilidade baseada neste substrato OpenFlow. Além disso, o EDOBRA visa ampliar a cobertura física da instalação experimental OFELIA através da implantação de um novo nó no Brasil, que ampliará a investigação e experimentação na área de Internet do futuro, fornecendo estas abordagens para toda a comunidade de pesquisadores.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (4) / Doutorado: (1) . , Integrantes: Daniel Gomes Mesquita - Integrante / Pedro Frosi Rosa - Coordenador / Luís Fernando Faina - Integrante / Flávio de Oliveira Silva - Integrante / João Henrique de Sousa Pereira - Integrante / Lásaro Jonas Camargos - Integrante / Rafael Pasquini - Integrante / Maurício Amaral Gonçalves - Integrante / Alex Dias - Integrante / Caio Cesar Ferreira - Integrante / Augusto José Venâncio Neto - Integrante / Rui Luis Andrade Aguiar - Integrante / Daniel Corujo - Integrante / Sergio Takeo Kofuji - Integrante., Financiador(es): Comissão Européia - Auxílio financeiro., Número de produções C, T & A: 3

• 2010 - 2013

  Uma plataforma de validação da segurança para dispositivos criptográficos (ChipSec), Descrição: Dada a atual conjuntura mundial, as transações supra-nacionais ocorrem de forma intensa, possibilitadas pelos avanços tecnológicos nas áreas de comunicação de dados e microeletrônica. Porém, na maior parte dos casos, as interações eletrônicas precisam ser realizadas de forma segura. Para isso usam-se protocolos de segurança cuja primitiva básica é a criptografia. Em muitas dessas operações, o tempo de resposta precisa ser breve, motivo pelo qual utilizam-se componentes microeletrônicos como aceleradores. Esses circuitos integrados para criptografia, contudo, podem tornar-se o calcanhar de aquiles do esquema de segurança, devido o desenvolvimento de ataques que exploram informações vazadas de forma não intencional desses circuitos. Através da análise de emissões eletromagnéticas, tempo de computação, consumo de energia, entre outras, é possivel correlacionar essas informações com os dados que estão sendo calculados, podendo-se então inferir as chaves criptográficas. Esses ataques são ditos "por canais colaterais", e são deveras perniciosos, pois podem ser levados a efeito com poucos recursos financeiros. São ataques da categoria não-invasivos, e no caso do ataque por análise diferencial de consumo (DPA - Differential Power Analysis), basta um osciloscópio, uma sonda em corrente, e um PC para quebrar a segurança. Portanto, para a segurança das transações eletrônicas - de interesse econômico e estratégico - é primordial que se tenha tecnologia nacional para a proteção de circuitos integrados para criptografia. Para atingir-se esse objetivo, é essencial que se tenha domínio das técnicas de ataque, a fim de validar as contramedidas porventura desenvolvidas. Com o intuito de gerar conhecimentos na UFO (Universidade Federal de Uberlândia) a respeito deste tema, com o objetivo de obter domínio tecnológico que se possa motivar inovação tecnológica, este projeto (ChipSec) é proposto.. , Situação: Desativado; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Daniel Gomes Mesquita - Coordenador / Hedi Besrour - Integrante., Número de produções C, T & A: 4

• 2007 - 2008

  COBAYA: CLOSING THE COMPILATION GAP BETWEEN ALGORITHMS AND COARSE-GRAINED RECONFIGURABLE ARRAY ARCHITECTURES, Descrição: Objectives: · To define an intermediate representation format well suited to dynamic compilation to the reconfigurable processing unit (RPU). · To research new compiler techniques and hardware schemes that can both aim efficient compilation of software programming languages to reconfigurable computing platforms, especially coarse-grained reconfigurable arrays connected to a microprocessor as an RPU. · To research and evaluate novel array architectures for the RPU. Those architectures can be used to save energy or/and to increase performance. Their study will be done bearing in mind an easier way to map imperative programming languages to this kind of architectures. · To understand better runtime reconfigurable features and to propose new schemes for switching not only between architectural templates but also between configurations of a specific architectural template. · To acquire deeper knowledge about computational intensive mobile robotic algorithms, their requisites, data layout and computational structures used.. , Situação: Desativado; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (4) . , Integrantes: Daniel Gomes Mesquita - Integrante / Horácio Campos Neto - Integrante / João Cardoso - Coordenador / Mário Véstias - Integrante., Financiador(es): Fundação para a Ciência e a Tecnologia - Auxílio financeiro.

• 2005 - 2008

  Les technologies reconfigurables: integrité et confidentialité des informations, Descrição: Les systèmes numériques ayant supplanté le papier comme support de l?information, un vif intérêt pour la cryptologie se fait actuellement fortement ressentir au niveau de leur conception. L?implantation matérielle est devenue le talon d?Achille des applications sécuritaires et les attaques matérielles ou side channel attacks comme la DPA se sont généralisées. Elles sont maintenant reconnues comme les attaques les plus dangereuses, dans le sens où elles permettent à moindre frais et avec un faible niveau de compétences d?obtenir les clefs des algorithmes de chiffrement, comme ceux qu?utilisent nos cartes à puce. Dans ce contexte, l?objectif de ce projet est d?analyser les potentialités, en termes sécuritaires, des plateformes matérielles reconfigurables et plus précisément (a) de proposer des méthodes d?intégration des primitifs cryptographiques, et (b) de définir la plateforme reconfigurable permettant d?implanter au mieux ces algorithmes tout en respectant la confidentialité et l?intégrité des informations.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (10) Doutorado: (6) . , Integrantes: Daniel Gomes Mesquita - Coordenador / Lionel Torres - Integrante / Gilles Sassatelli - Integrante / Viktor Fischer - Integrante / Guy Gognat - Integrante / Jean-Luc Danger - Integrante / Xavier Facélina - Integrante., Financiador(es): Agence National pour la Recherche - Auxílio financeiro.

• 2002 - 2005

  Opérateurs Arithmétiques pour la Cryptographie, Descrição: Neste projeto é proposto o estudo dos objetos matemáticos (números, aneis de polinômios sobre aneis finitos, pontos racionais de variedades abelianas sobre corpos finitos) que podem ser utilisados por protocolos de criptografia de chave pública existentes; além de revisar algoritmos de base com bom desempenho, e de definir arquiteturas de hardware adaptadas a estes objetos. Home page: http://www.lirmm.fr/%7Ebajard/ACI_CRYPTO/index.html Este projeto envolve pesquisadores de três áreas: matemática, informática e microeletrônica, de 4 laboratórios franceses.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Especialização: (3) / Doutorado: (3) . , Integrantes: Daniel Gomes Mesquita - Integrante / Lionel Torres - Integrante / Gilles Sassatelli - Integrante / Jean Claude Bajard - Coordenador / Philippe Elbaz vincent - Integrante / Arnaud Tisserand - Integrante / Thomas Plantard - Integrante / Sylvain Duquesne - Integrante / Jean-Luc Beuchat - Integrante., Financiador(es): Centre National de la Recherche Scientifique - Auxílio financeiro / Université Montpellier 2 - Sciences et Techniques - Remuneração / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa., Número de produções C, T & A: 8

• 2002 - 2003

  Co-design para aplicações em criptografia de chave pública, Descrição: Algoritmos de criptografia estão evoluindo para suprir necessidades de segurança. A aritmética modular é parte integrante destes algoritmos, especialmente nos sistemas criptográficos de chave pública. Para obter melhor desempenho do sistema é desejável implementar operadores de aritmética modular em hardware. Muitos algoritmos criptográficos requerem a implementação para operandos com mais de 1024 bits. Adicionalmente, o algoritmo deve ser flexível o bastante para suportar protocolos independentes, uma característica da maioria dos sistemas de criptografia modernos. A reconfiguração dinâmica é uma questão crítica para possibilitar o balanceamento entre os algoritmos criptográficos requeridos para protocolos independentes. Outra questão importante, dada a complexidade de um sistema criptografico, é o projeto integrado hardware/software do sistema (co-design). O objetivo geral do projeto consiste em utilizar o algoritmo RSA como objeto do estudo de caso em co-design com a finalidade de comparar os resultados de um particionamendo equilibrado entre hardware e software com implementações realizadas sem a utilização dessa técnica. Neste momento está sendo realizada uma revisão do estado da arte a respeito de implementações do algoritmo RSA. Em paralelo está o algoritmo está sendo implementado utilizando-se uma linguagem de programação de alto nível (C). Em seguida, a partir dessa implementação será realizada a identificação de quais partes do algoritmo consomem mais processamento (análise de complexidade) para que se possa então implementar tais módulos em hardware. A tendência dos sistemas digitais modernos é possuir partes programáveis e configuráveis, consistindo de componentes de software e hardware (SoC). Pretende-se pois pesquisar e empregar esses sistemas utilizando-se técnicas de co-design, e eventualmente propor e desenvolver ferramenta(s) de apoio ao co-design para sistemas criptográficos.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Daniel Gomes Mesquita - Coordenador / Gabriel Marchesan Almeida - Integrante / Luciano Caimi - Integrante., Financiador(es): Universidade Regional Integrada do Alto Uruguai e das Missões - Bolsa., Número de produções C, T & A: 2

• 2002 - 2003

  Desenvolvimento de Técnicas para Reconfiguração Parcial de FPGAs, Descrição: Muitas aplicações emergentes em comunicação, computação e eletrônica necessitam que suas funcionalidades permaneçam flexíveis mesmo depois de o sistema ter sido manufaturado. Tal flexibilidade é fundamental, uma vez que requisitos dos usuários, características dos sistemas, padrões e protocolos podem mudar durante a vida do produto. Essa flexibilidade também pode prover novas abordagens de implementação voltadas para ganhos de desempenho, redução dos custos do sistema ou redução do consumo geral de energia. Este projeto ataca dois dos problemas descritos. Investigando a respeito de reconfiguração parcial, dá um passo em direção à virtualização de hardware, que é uma provável solução à limitação imposta pela alta sobrecarga de reconfiguração. E, à medida que também é realizada pesquisa sobre reconfiguração remota, também ataca o problema do custo de atualização/reparo do sistema após o mesmo ter sido fabricado.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Daniel Gomes Mesquita - Coordenador / Rodrigo Bittencourt Motta - Integrante., Financiador(es): Universidade Regional Integrada do Alto Uruguai e das Missões - Bolsa.

• 2000 - 2001

  Desenvolvimento de métodos de projeto e prototipação de sistemas digitais, Descrição: Este projeto de pesquisa, intitulado "Desenvolvimento de métodos de projeto e prototipação de sistemas digitais", tem os seguintes objetivos gerais: (1) Desenvolvimento de ferramentas de CAD para a síntese automática de circuitos integrados; (2) Implementação de módulos de hardware, denominados cores, para aplicações de telecomunicações e a respectiva definição de uma metodologia para a implementação de cores de sistemas digitais; (3) Implementação de sistemas digitais utilizando reconfiguração dinâmica, e a respectiva especificação/implementação de ferramentas que auxiliem na utilização desta técnica de implementação de sistemas digitais complexos; (4) Formação de recursos humanos em projeto de circuitos digitais através do emprego de dispositivos reconfiguráveis do tipo FPGA e desenvolvimento de ferramentas de CAD.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Daniel Gomes Mesquita - Integrante / Fernando Gehm Moraes - Coordenador / Leandro Heleno Möller - Integrante / José Carlos Sant'anna Palma - Integrante / Aline Vieira de Mello - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Outra., Número de produções C, T & A: 5

Projetos de desenvolvimento

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro / Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro / Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro / Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação / Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro / Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação / Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro / Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro / Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro / Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro / Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação / Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro.

• 2010 - 2012

  Protocolo para Arquitetura de Alta Disponibilidade, Descrição: Projeto e prototipação de hardware para um roteador de alta disponibilidade que faz uso de protocolo inovador. Parcialmente financiado pela FAPEMIG e pelo SEBRAE/MG.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Daniel Gomes Mesquita - Integrante / Alessandra Santos Costa - Integrante / Pedro Frosi Rosa - Coordenador / Rômerson Deiny Oliveira - Integrante., Financiador(es): Serviço de Apoio às Micro e Pequenas Empresas de Belo Horizonte - Cooperação / Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio financeiro.

Prêmios