Guido Costa Souza de Araújo

Prof. Guido Araújo recebeu o título de PhD em Engenharia Elétrica pela Universidade de Princeton (EUA) em 1997. Com uma atuação de mais de 30 anos na área de sistemas de computação, trabalhou na Fujitsu Laboratories of America em 1996 e foi consultor das empresas americanas Conexant Semiconductor Systems e Mindspeed Technologies (Califórnia, EUA) entre 1997-2001. Atualmente é Professor Titular do Instituto de Computação da UNICAMP. Os seus interesses de pesquisa estão concentrados em programação paralela, otimização de código e computação em nuvem que foram/são desenvolvidos em parceria com empresas como Intel, Microsoft, LGE, Samsung e IBM e centros de pesquisa nos EUA, Canadá, França e Espanha. Prof. Guido recebeu prêmios de melhor artigo científico na ACM/IEEE DAC (1996), SCOPES (2003), IEEE SBAC-PAD (2004), IP/SOC (2006), Test of Time SBCCI Award (2014) e IEEE SBAC-PAD (2017). Seus alunos foram premiados nos Concursos de Teses e Dissertações da Sociedade Brasileira de Computação de 2003 e 2006 e receberam o Prêmio CAPES de Teses de 2006. Ele recebeu ainda da UNICAMP o Prêmio Zeferino Vaz de Reconhecimento Acadêmico (2002e 2022) por suas contribuições à pesquisa e ao ensino de Ciência da Computação, Prêmio de Excelência Didática do IC-UNICAMP (2008 e 2021) e os Prêmios Inventores da UNICAMP de 2016 e 2017. Foi Chefe do Departamento de Sistemas de Computação do IC-UNICAMP (2005-2008), membro do Conselho do Programa CI-Brasil do MCTIC (2006-2007), membro do Conselho Técnico Científico do Instituto Samsung SIDI (2005-2010) e coordenador brasileiro do projeto CNPq/NSF DASP, uma colaboração entre MIT, Princeton University e UNICAMP. Possui 5 patentes depositadas pela UNICAMP, sendo duas licenciadas, uma delas pela Samsung (2016). Foi Membro (2006-2018) e Presidente (2019-2020) do Conselho Técnico-Científico do Instituto de Pesquisas Eldorado e Membro do . É Pesquisador 1B do CNPq e Conselho Técnico-Científico do Instituto SIDI (2012-2017). Atualmente é Membro do Conselho Editorial da IEEE MICRO.

Informações coletadas do Lattes em 28/07/2025

Acadêmico

Formação acadêmica

Doutorado em Electrical Engineering

1992 - 1997

Princeton University
Título: Code Generation Algorithms for Digital Signal Processors
Orientador: Sharad Malik
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Compiladores.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Software Básico. Setores de atividade: Educação Superior.

Mestrado em Electrical Engineering

1992 - 1993

Princeton University
Título: Master in Science and Engineering, Ano de Obtenção: 1994
Orientador: Sharad Malik
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Otimização de Código.Grande área: Ciências Exatas e da TerraSetores de atividade: Educação Superior.

Mestrado em Engenharia Elétrica

1986 - 1988

Universidade Estadual de Campinas
Título: Simulação Bidimensional de MOSFETs em Equilíbrio Térmico, Ano de Obtenção: 1988
Orientador: Bernard Waldman
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Simulação de dispositivos.Grande área: EngenhariasSetores de atividade: Educação Superior.

Graduação em Engenharia Elétrica

1980 - 1984

Universidade Federal de Pernambuco

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação/Especialidade: Linguagens de Programação.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Software Básico.

Participação em eventos

Palestra Convidada Intel Labs.Palestra convidada: Efficient Address Register Allocation, Microprocessor Technology Lab, Intel Corporation, California (EUA). 2004. (Seminário).

Symposium on Integrated Circuit Design. Organização de Painel: The New Challenges in IC Design. 2004. (Congresso).

Symposium on Integrated Circuit Design.Organização de Painel: Microeletrônica - Uma Perspectiva Empresarial. 2004. (Simpósio).

Congresso da Sociedade Brasileira de Computação. Palestra Convidada: As Bodas de Hardware e Software, Congresso da SBC. 2003. (Congresso).

IEEE/ACM Int. Symposium on System Synthesis.Datapath Merging and Interconnection Sharing for Reconfigurable Architectures. 2002. (Simpósio).

Palestra Convidada, Intel Labs.Merging Datapaths for Application Specific Processors. 2002. (Encontro).

5th International Workshop on Software and Compilers for Embedded Systems.Using the IMPACT Compiler Framework to Implement a Compiler for a Fixed Point DSP. 2001. (Simpósio).

International Conference on Compilers, Architetures and Synthesis for Embedded Systems. Tailoring Pipeline Bypassing and Functional Unit Mapping to Application in Clustered VLIW Architectures. 2001. (Congresso).

ACM Symposium on Language Compilers and Tools for Embedded Systems. Array Reference Allocation Using SSA-Form and Live Range Growth. 2000. (Congresso).

CNPq/NSF CNPq/NSF Workshop on Embedded Architectures and Compilers.Organização de evento: CNPq/NSF Workshop on Embedded Architectures and Compilers. 2000. (Seminário).

Palestra Convidada, Conexant Semiconductor Systems.Palestra Convidada: Vectorization Techniques for SIMD DSP Architectures, Conexant Semiconductor Systems. 2000. (Seminário).

Simpósio Brasileiro de Linguagens de Programação. Byte-code Compression Using Abstract Syntax Tree Recovery. 2000. (Congresso).

IEEE/ACM 12th International Symposium on System Synthesis. Compressed Code Execution on DSP Architectures. 1999. (Congresso).

Palestra Convidada, University of California at Irvine.Palestra Convidada: Register Allocation for Indirect Addressing in Loops, University of California at Irvine. 1999. (Seminário).

31st ACM/IEEE Int. Symposium on System Synthesis.Code Compression Based on Operand Factorization. 1998. (Simpósio).

VI SECOMP.Palestra Convidada: Processadores e Compiladores - Ontem, Hoje e Amanhã. 1998. (Encontro).

Participação em bancas

Aluno: Carla Doris Cardoso Cusihuallpa

ARAÚJO G.; CAPPABIANCO, F. A. M.; TORRES, R. S.. Melhorando a Precisão do Reconhecimento de Texto usando Técnicas baseadas em Sintaxe. 2020. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP.

Aluno: Marcos Vinícius Guimarães Martins Filho

ARAÚJO G.; FRANCESQUINI, E.; PEREIRA, M. M.. A Task-Parallel Approach for Neural Networks. 2020. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP.

Aluno: Heber Augusto Scachetti

ARAÚJO G.; SENRA, R. D. A.; MASTELARI, N.. Usando Aprendizado de Máquina para Prever Extravasão em Elevatórias de Esgoto. 2020. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP.

Aluno: Leandro Negri Zanotto

ARAÚJO G.; GOZZO, F. C.; PEREIRA, M. M.. High Performance Collision Cross Section (HPCCS) Utilização de Técnicas de HPC para Aceleração do Cálculo da Seção de Choque Transversal. 2019. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP.

Aluno: Augusto Fernandes Ribas Queiroz

ARAÚJO G.; ALBERTINI, B. C.;RIGO, S.. Implementação de uma arquitetura para execução segura de código utilizando PUFs. 2019. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP.

Aluno: Eduardo Henrique Molina da Cruz

ARAÚJO G.. Dynamic Detection of the Communication Pattern in Shared Memory Environments for Thread Mapping. 2012. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Thiago Borges Abdnur

ARAÚJO G.. Construção e avaliação de uma solução eficiente para comunicação entre processadores SPARCv8. 2012. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Jeferson Ferreira

ARAÚJO G.. Validação do Fluxo Excepcional a Partir do Diagrama de Atividades da UML 2.0. 2010. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Cristianno Martins Vieira

ARAÚJO G.. Paralelização Automática de Laços para Arquiteturas Multicore. 2010. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Valdiney Alves Pimenta

ARAÚJO G.. Metodologia Brazil-IP - Apresentação do método e análise de casos de uso e experiências no decorrer dos trabalhos deste consórcio. 2008. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: João Cláudio Doares Otero

CARRO, L.; WAGNER, F. R.;ARAÚJO G.. Javaarray: Uma Arquitetura Reconfigurável para o Aumento de. 2007. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Rogério Esteves Salustiano

ARAÚJO G.. Aplicação de Técnicas de Fusão no Monitoramento de Ambientes. 2006. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Estadual de Campinas.

Aluno: Leonardo Taglietti

ARAÚJO G.. Geração Automática de Ferramentas de Desenvolvimento de Software Embarcado para ASIPs. 2005. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

Aluno: Francisco Blasi Junior

ARAÚJO G.. Otimização em Loops no Projeto Xingó. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Karina Rocha Gomes da Silva

ARAÚJO G.. Uma Metodologia de Verificação Funcional Visando o Acompanhamento do Processo de Desenvolvimento de Circuitos Digitais Integráveis. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Campina Grande.

Aluno: Luciana Leal Ambrósio

ARAÚJO G.. Análise da Alocação de Registradores Baseada em Crescimento de Domínios Ativos. 2004. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Universidade Federal de Minas Gerais.

Aluno: Randal Juliano Pereira Pinto

ARAÚJO G.. Técnicas de otimização para o interpretador da K Virtual Machine. 2003. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Maurício Martins Anício

ARAÚJO G.. Um Toolkit para Desenvolvimento de Aplicações TCP/IP Embutidos. 2002. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Universidade Federal de Minas Gerais.

Aluno: Danival Taffarel Calegari

ARAÚJO G.. Uma Implementação de Criptografia de Curvas Elípticas no Java Card. 2002. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Adilson Luiz Bonifácio

ARAÚJO G.. Verificação e Síntese de Sistemas Híbridos. 2000. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Cristiano Coêlho de Araújo

ARAÚJO G.. PARTIF - Uma Metodologia para Geração Automática de Interfaces. 2000. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Pernambuco.

Aluno: Gláucia Faria

ARAÚJO G.. Um Banco de Dados Espaço-Temporal para desenvolvimento de Aplicações de Informação Geográfica. 1998. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Angélica Aparecida Moreira

PEREIRA, FERNANDO MAGNO QUINTAO; OTTONI, G. L.;ARAÚJO G.; AMARAL, JOSÉ NELSON; FERREIRA, R. A. C.. Inferring and Reusing Profile Data through Static Branch Features. 2023. Tese (Doutorado em Departamento de Ciência da Computação) - Universidade Federal de Minas Gerais.

Aluno: Bruno Chinelato Honorio

ARAÚJO G.; CASTRO, M. B.; BOIS, A. R.; PEREIRA, M. M.; BUSATO, L. E.. Improving Compiler-Generated Transactional Code Performance and Programmability via Language-Level Constructs. 2023. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP.

Aluno: Catalina Munoz Morales

ARAÚJO G.; FRANCESQUINI, E.; CAVALHEIRO, G. G. H.; FRANCA, B. B. N.; BUZATO, L. E.. Improving Mode Transitioning in Phased Transactional Memory Implementations. 2022. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP.

Aluno: Ramon Santos Nepomuceno

ARAÚJO G.; BONATO, V.;MOREANO, N. B.; FERREIRA, R. S.; WANNER, L. F.. Enabling OpenMP Task Parallelism on Multi-FPGAs. 2021. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP.

Aluno: João Paulo Labegalini de Carvalho

ARAÚJO G.; CASTRO, M. B.; BALDASSIN, Alexandro; PEREIRA, M. M.; BARRETO, J. P. F. M.. Improving Hardware/Software Transactional Memory Codesign: A Phase-based and Over-Instrumentation Elimination Approach. 2020. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP.

Aluno: Caio Hoffman

ARAÚJO G.; SIMPLICIO JUNIOR, M. A.; CHAU, W. J.; HERNANDEZ, WANNER, L. F.. Computer Security by Hardware-Intrinsic Authentication. 2019. Tese (Doutorado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP.

Aluno: Henrique Cota de Freitas

CARRO, L.; NAVAUX, P.; MAILLARD, B.;ARAÚJO G.. Arquitetura de NoC Multi-Cluster Programável em Processadores Multi-core. 2008. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Karina Rocha Gomes da Silva

ARAÚJO G.. Uma Metodologia de Verificação Funcional para Circuitos Digitais. 2007. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Campina Grande.

Aluno: Marcio Seiji Oyamada

ARAÚJO G.. Software Performance Estimation in MPSoC Design. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Jean Everson Martina

ARAÚJO G.. Projeto de Provedores de Serviços Criptográficos Embarcados. 2005.

Aluno: Sandro Neves Soares

ARAÚJO G.SANTOS, L. C. V.; CARRO, L.; WAGNER, F. R.. T&D-Bench - Explorando o Espaço de Projeto de Processadores em Ensino e em Pesquida. 2005. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Cristiano Coêlho de Araújo

ARAÚJO G.. Mapeamento de Comunicação em Plataformas Multiprocessadas. 2005. Tese (Doutorado em Ciências da Computação) - Universidade Federal de Pernambuco.

Aluno: Fabíola Fonseca de Oliveira

ARAÚJO G.. Otimização de Código em Ambiente de Semântica Formal Executável. 2003. Tese (Doutorado em Departamento de Ciência da Computação) - Universidade Federal de Minas Gerais.

Aluno: Julio Cesar Lópes Hernández

ARAÚJO G.. Implementação Eficiente em Software de Criptosistemas de Curvas Elípticas. 2000. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas.

ARAÚJO G.. Banca de Professor Titular no DCCE-UNESP. 2011. Universidade Estadual Paulista Júlio de Mesquita Filho.

ARAÚJO G.. Banca Concurso Público para Magistério Superior no INF-UFRGS. 2011. Universidade Federal do Rio Grande do Sul.

ARAÚJO G.. Banca Concurso Público para Magistério Superior no ICT-UNIFESP. 2011. Universidade Federal de São Paulo.

ARAÚJO G.. Banca Concurso Público para Magistério Superior no IME-USP. 2007. Universidade de São Paulo.

ARAÚJO G.. Banca Concurso Público para Magistério Superior na UFABC. 2006. Universidade Federal do ABC.

ARAÚJO G.. Banca de Livre-Docência do Prof. Wang Jiang Chau. 2006. Universidade de São Paulo.

ARAÚJO G.. Banca de Livre-docência do Prof. Fábio Kohn. 2005. Universidade de São Paulo.

Orientou

Guilherme Mendeleh Perrotta

Improving Large Scale Training through Adaptive Asynchronous Execution; Início: 2022; Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Luciano Gigantelli Zago

A Language for Pattern Generation in Compilers; Início: 2022; Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico; (Orientador);

Victor Ferreira Ferrari

Otimização e Aceleração de Convolução Direta; Início: 2022; Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; (Orientador);

Vitoria Dias Moreira Pinho

Parallel Code Profiling for the OpenMP Cluster Task Distributed Runtime; Início: 2022; Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; (Coorientador);

Guilherme Alves Valarini

A Distributed Runtime for OpenMP Execution on Clusters; Início: 2022; Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; (Orientador);

Vinícius Couto Espíndola

Source Matching and Rewriting; Início: 2022; Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP; (Orientador);

Lucas Fernando Alvarenga e Silva

Improving Machine Learning Performance; Início: 2023; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP; (Orientador);

GUSTAVO LEITE

Increasing Efficiency of Task Parallelism in GPU Clusters for Scientific Workloads; Início: 2022; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; (Orientador);

Carla Doris Cardoso Cusihuallpa

Linear algebra computation for Distributed Task Model; Início: 2022; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; (Coorientador);

Lucas Miguel de carvalho

Início: 2022; Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo;

Nusrat Jahan Lisa

Início: 2022; Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo;

Caio Salvador Rohwedder

Accelerated Pooling: Devising a Hardware Accelerated Implementation Based on Im2col and Col2im; 2021; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Marcos Vinícius Guimarães Martins Filho

A Task-Parallel Approach for Neural Networks; 2020; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Heber Augusto Scachetti

Usando Aprendizado de Máquina para Prever Extravasão em Elevatórias; 2020; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Carla Doris Cardoso Cusihuallpa

Melhorando a Precisão do Reconhecimento de Texto usando Técnicas baseadas em Sintaxe; 2020; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Augusto Fernandes Ribas Queiroz

Implementação de uma arquitetura para execução segura de código utilizando PUFs; 2019; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Leandro Negri Zanotto

High Performance Collision Cross Section (HPCCS) Utilização de Técnicas de HPC para Aceleração do Cálculo da Seção de Choque Transversal; 2019; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Ciro Luiz Araujo Ceissler

Transferência Automática para Aceleradores FPGA; 2018; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Rafael Cardoso Fernandes Sousa

Data Coherence Analysis and Optimization; 2017; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Martin Ichilevici de Oliveira

Alocação de Páginas de Memória em Arquiteturas NUMA; 2016; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Guido Costa Souza de Araújo;

Jefferson Rodrigo Capovilla

Improving the Statistical Variability of Delay- based Physical Unclonable Functions; 2016; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Rodolfo Guilherme Wottrich

Loop Parallelization in the Cloud Using OpenMP and MapReduce; 2014; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Flávia de Oliveira Santos

MediaBox: Uma Plataforma Baseada em NoCs para Aplicações Multimídia; 2013; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Guido Costa Souza de Araújo;

Divino César Soares Lucas

Modelling the Performance Impact of Hot Code Misprediction in Cross-ISA Virtual Machines; 2013; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Caio Hoffman

Análise de desgaste de técnicas de correção de erros em Phase-Change Memories; 2013; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Marcelo Fontes Santana

Autenticação de Circuitos Integrados Usando Physical Unclonable Functions; 2012; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

André Oliveira Loureiro do Baixo

Mecanismo para Execução Especulativa de > Aplicações Paralelizadas por Técnicas DOPIPE Usando Replicação de > Estágios; 2012; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Yang Yun Ju

Impacto de Técnicas de Projeto na Redução do Consumo de Energia em ASICs; 2011; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Leonardo Scanferla Amaral

Arquitetura de Algortimos de Criptografia Baseados em Identidade; 2010; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Guido Costa Souza de Araújo;

Maxwell Monteiro Andrade de Souza

ISAMAP: Tradução Binária Dinâmica Orientada a Mapeamento de Instruções; 2008; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Guido Costa Souza de Araújo;

Fábio Augusto Menocci Cappabianco

Plataforma de Hardware para Processamento de Imagens Baseada na Transformada Imagem-Floresta; 2006; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Marcio Rogério Juliato

Especialização de Arquiteturas para Criptografia em Curvas Elípticas; 2006; Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Marcio Rodrigo de Oliveria

Estudo e Implementação da Otimização de Preload de Dados Usando a arquitetura Xscale; 2005; 0 f; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Guido Costa Souza de Araújo;

Cristiano Lino Felício

Representações Internas e Geração de Códigos no Compilador Redirecionável Xingó; 2005; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, ; Coorientador: Guido Costa Souza de Araújo;

Felipe Klein

PowerSC: Uma Extensão de SystemC para a Captura de Atividade de Transição; 2005; 0 f; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Guido Costa Souza de Araújo;

Richard Maciel Costa

Uma Ferramenta para Auxílo na Co-simulação Usando VHDL e SystemC; 2005; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Coorientador: Guido Costa Souza de Araújo;

Eduardo Afonso Billo

Projeto e Implementação de um Descompressor PDC - Compacket em um Processador SPARC; 2005; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Coorientador: Guido Costa Souza de Araújo;

Fransico Blasi Júnior

Otimização de Loops no Projeto Xingó; 2005; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, ; Coorientador: Guido Costa Souza de Araújo;

Bruno de Carvalho Albertini

Um Framework para Simulação de Plataformas SoC; 2005; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Guido Costa Souza de Araújo;

Paulo Castro

Seleção de Padrões de Código para Síntese de Datapaths Especializados; 2004; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Coorientador: Guido Costa Souza de Araújo;

Desirée Leopoldo da Silva Ottoni

Algoritmos para Alocação de Pilha Baseados em União de Variáveis para DSPs; 2004; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Roberto Alves Gallo Filho

Um Cripto-Processador Reconfigurável Baseado em Algoritmos de Curvas Elípticas e AES; 2004; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Wesley Attrot

Xingó - Compilação para uma Representação Intermediária Executável; 2004; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Guilherme de Lima Ottoni

Alocação Global de Registradores de Endereçamento para Referências a Vetores em DSPs; 2002; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Guido Costa Souza de Araújo;

Natalia Viana Fargasch

Geração e Vetorização de Instruções de Multiplicação e Acumulação para Processadores DSP SIMD; 2001; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Márcio de Oliveira Buss

Escalonamento de Instruções em Arquiteturas VLIW Particionadas Explorando Bypassing de Operandos; 2001; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Guido Costa Souza de Araújo;

Rodrigo Augusto Barbato Ferreira

Uma Implementação Distribuída da Máquina Virtual Java Visando o Compartilhamento do Compilador; 2001; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Guido Costa Souza de Araújo;

Bruno Kraychete da Costa

Compressão de Byte-code Usando Recuperação de Sintaxe Abstrata; 2000; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Guido Costa Souza de Araújo;

Marcelo Silva Cintra

Alocação Global de Registradores de Enderecamento Usando Cobertura do Grafo de Indexação e uma Variação da Forma SSA; 2000; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Sandro Rigo

Experimentos com Codificação e Compactação no Gerenciamento de Memória na Máquina Virtual Java; 2000; Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Bruno Chinelato Honorio

Improving Compiler-Generated Transactional Code Performance and Programmability via Language-Level Constructs; 2023; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Catalina Munoz Morales

Improving Mode Transitioning in Phased Transactional Memory Implementations; 2022; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Ramon Santos Nepomuceno

Enabling OpenMP Task Parallelism on Multi-FPGAs; 2021; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Guido Costa Souza de Araújo;

João Paulo Labegalini de Carvalho

Improving Hardware/Software Transactional Memory Codesign: A Phase-based and Over-Instrumentation Elimination Approach; 2020; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Caio Hoffman

Computer Security by Hardware-Intrinsic Authentication; 2019; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Guido Costa Souza de Araújo;

Divino César Soares Lucas

The Batched DOACROSS Algorithm; 2017; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Juan Jesús Salamanca Guillén

Thread-Level Speculation on Hardware Transactional Memory Architectures; 2017; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, ; Orientador: Guido Costa Souza de Araújo;

Marcio Machado Pereira

Scheduling Techniques for Transactional Memories; 2015; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Guido Costa Souza de Araújo;

Daniel Henricus de Knegt Dutra Nicácio

LUTS: A Light-Weight User-Level Transaction Scheduler; 2012; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Guido Costa Souza de Araújo;

João Paulo Porto

Técnicas e Arquitetura para Captura de Traços e Execução Especulativa; 2011; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Guido Costa Souza de Araújo;

Wesley Attrot

Otimizações para Acesso à Memória em Tradução Binária Dinâmica; 2008; Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Guido Costa Souza de Araújo;

Edson Borin

Técnicas para Compressão de Microcódigo; 2007; Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Marcus Bartholomeu

Simulação Compilada para Arquiteturas Descritas em ArchC; 2005; Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Coorientador: Guido Costa Souza de Araújo;

Nahri Balesdent Moreano

Algortimos para Alocações de Recursos em Arquiteturas Reconfiguráveis; 2005; Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Guido Costa Souza de Araújo;

Sandro Rigo

ArchC: Uma Linguagem de Descrição de Arquiteturas; 2004; Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Rodolfo Jardim de Azevedo

Uma Arquitetura para Execução de Código Comprimido em Sistemas Dedicados; 2002; Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Paulo Cesar Centoducatte

Compressão de Programas Usando Árvores de Expressão; 2000; Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, ; Coorientador: Guido Costa Souza de Araújo;

Ricardo Pannain

Compressão de Código de Programa Usando Fatoração de Operandos; 1999; Tese (Doutorado em Engenharia Elétrica) - Universidade Estadual de Campinas, ; Orientador: Guido Costa Souza de Araújo;

Victor Ferreira Ferrari

Otimização e Aceleração de Convolução Direta; 2022; Iniciação Científica; (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; Orientador: Guido Costa Souza de Araújo;

José Eduardo Alves Pereira Filho

Otimização de Modelos de Aprendizado de Máquina para Problemas em Geofísica; 2022; Iniciação Científica; (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; Orientador: Guido Costa Souza de Araújo;

Vitoria Dias Moreira Pinho

Perfilamento de Código Paralelo em Clusters; 2021; Iniciação Científica; (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; Orientador: Guido Costa Souza de Araújo;

Alexandre Cepkauskas Petrachinique

Modelos de Aprendizado de Máquina para Execução em NPUs; 2020; Iniciação Científica; (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; Orientador: Guido Costa Souza de Araújo;

Luciano Gigantelli Zago

PGL: Uma Lingugaem de Geração de Padrões; 2020; Iniciação Científica; (Graduando em Graduação) - Instituto de Computação - UNICAMP; Orientador: Guido Costa Souza de Araújo;

Vinícius Couto Espíndola

Casamento e Substituição de Padrões em Programas; 2020; Iniciação Científica; (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; Orientador: Guido Costa Souza de Araújo;

Francisco Namias Vicente

Execução de Código Eficiente em Sistemas Embarcados; 2020; Iniciação Científica; (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; Orientador: Guido Costa Souza de Araújo;

Felipe de Oliveria Emos

Conversão de OpeACC para OpenMP; 2019; Iniciação Científica - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; Orientador: Guido Costa Souza de Araújo;

Luís Fernando Vieira Silva

Aceleração de Convolução usando Eingen; 2019; Iniciação Científica; (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp; Orientador: Guido Costa Souza de Araújo;

Rafael Seraphin Sieste

Desenvolvimento de Ferramentas e Analise de Desempenho e Qualidade de Serviço (QoS) em Enlaces Pré-WiMax; 2006; Iniciação Científica; (Graduando em Engenharia da Computação) - Universidade Estadual de Campinas; Orientador: Guido Costa Souza de Araújo;

Andre Marques Morais de Lima

Compactação de Circuitos em Sistemas Reconfiguráveis; 2002; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Roberto Alves Gallo Filho

Uma Arquitetura Baseada em Criptografia de Curvas Elípticas; 2001; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Roberto Alves Gallo Filho

Sistema para o Controle da Integridade de Combustível; 2000; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo; Orientador: Guido Costa Souza de Araújo;

Rubergil Violante Junior

Faiska: Simulação e Síntese de Processador Usando VHDL; 1998; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Guido Costa Souza de Araújo;

Produções bibliográficas

MUNOZ MORALES, CATALINA ; HONORIO, BRUNO ; DE CARVALHO, JOAO P.L. ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO . On the impact of mode transition on phased transactional memory performance. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING , v. 173, p. 126-139, 2023.
FERRARI, VICTOR ; SOUSA, RAFAEL ; PEREIRA, MARCIO ; L. DE CARVALHO, JOÃO P. ; AMARAL, JOSÉ NELSON ; MOREIRA, JOSÉ ; ARAUJO, GUIDO . Advancing Direct Convolution Using Convolution Slicing Optimization and ISA Extensions. ACM Transactions on Architecture and Code Optimization , v. 20, p. 1-26, 2023.
Honorio, Bruno Chinelato ; de Carvalho, João P. L. ; Morales, Catalina Munoz ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO . Using Barrier Elision to Improve Transactional Code Generation. ACM Transactions on Architecture and Code Optimization , v. 19, p. 1-23, 2022.
SOUSA, RAFAEL ; PEREIRA, MARCIO ; KWON, YONGIN ; KIM, TAEHO ; JUNG, NAMSOON ; KIM, CHANG SOO ; FRANK, MICHAEL ; ARAUJO, GUIDO . Tensor slicing and optimization for multicore NPUs. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING , v. 175, p. 66-79, 2022.
ESPINDOLA, VINICIUS ; ZAGO, LUCIANO ; YVIQUEL, HERVÉ ; ARAUJO, GUIDO . Source Matching and Rewriting for MLIR Using String-Based Automata. ACM Transactions on Architecture and Code Optimization , v. 20, p. 1-26, 2022.
ARAUJO, GUIDO ; WANNER, LUCAS . Special Issue on Compiling for Accelerators. Ieee Micro , v. 42, p. 6-8, 2022.
CARVALHO, J. P. L. ; KUZMAN, B. ; KOROSTELEV, I. ; NELSON AMARAL, J. ; BARTON, C. ; ARAUJO, GUIDO . KernelFaRer: Replacing Native-Code Idioms with High-Performance Library Calls. ACM Transactions on Architecture and Code Optimization , v. 18, p. 1, 2021.
CARVALHO, LUCAS M ; CARVALHO-NETTO, OSMAR V ; CALDERÓN, LUIGE L ; GUTIERREZ, MILENA ; DE ASSIS, MICHELLE A ; MOFATTO, LUCIANA S ; CAMARGO, ANTONIO P ; DOS SANTOS, LEANDRO V ; BORELLI, GUILHERME ; TEMER, BEATRIZ ; ARAUJO, GUIDO ; PEREIRA, GONÇALO A G ; CARAZZOLLE, MARCELO F . Understanding the differences in 2G ethanol fermentative scales through omics data integration. FEMS YEAST RESEARCH (ONLINE) , v. 21, p. 4, 2021.
SOUSA, RAFAEL ; PEREIRA, MARCIO ; PEREIRA, FERNANDO MAGNO QUINTÃO ; ARAUJO, GUIDO . Data-flow analysis and optimization for data coherence in heterogeneous architectures. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING , v. 130, p. 126-139, 2019.
YVIQUEL, H. ; CRUZ, L. ; ARAÚJO G. . Cluster Programming using the OpenMP Accelerator Model. ACM Transactions on Architecture and Code Optimization , v. 15, p. 1-23, 2018.
CARVALHO, J. P. L. ; ARAÚJO G. ; BALDASSIN, A. . The Case for Phase-Based Transactional Memory. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS , v. 30, p. 459-472, 2018.
SURITA, RODRIGO C. ; CÔRTES, MARIO L. ; ARANHA, DIEGO F. ; ARAUJO, GUIDO . CRPUF: A modeling-resistant delay PUF based on cylindrical reconvergence. MICROPROCESSORS AND MICROSYSTEMS , p. 185-195, 2018.
Zanotto, Leandro ; Heerdt, Gabriel ; Souza, Paulo C. T. ; ARAUJO, GUIDO ; Skaf, Munir S. . High performance collision cross section calculation-HPCCS. JOURNAL OF COMPUTATIONAL CHEMISTRY , v. 39, p. 1675-1681, 2018.
SALAMANCA, JUAN ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Using Hardware-Transactional-Memory Support to Implement Thread-Level Speculation. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS , v. 29, p. 466-480, 2018.
MENDONÇA, GLEISON ; GUIMARÃES, BRENO ; ALVES, PÉRICLES ; PEREIRA, MÁRCIO ; ARAÚJO, GUIDO ; PEREIRA, FERNANDO MAGNO QUINTÃO . DawnCC. ACM Transactions on Architecture and Code Optimization , v. 14, p. 1-25, 2017.
PEREIRA, MARCIO MACHADO ; GAUDET, MATTHEW ; NELSON AMARAL, J. ; ARAUJO, GUIDO . Study of Hardware Transactional Memory Characteristics and Serialization Policies on Haswell. PARALLEL COMPUTING , p. 46-58, 2015.
BALDASSIN, Alexandro ; BORIN, EDSON ; ARAÚJO G. . Performance implications of dynamic memory allocators on transactional memory systems. SIGPLAN Notices (Cessou em 1991. Cont. ISSN 1523-2867 ACM SIGPLAN Notices) , v. 50, p. 87-96, 2015.
Loureiro, André ; Porto, João Paulo ; ARAUJO, GUIDO . Extending decoupled software pipeline to parallelize Java programs. Software, Practice & Experience (Print) , v. 43, p. 525-541, 2013.
NICÁCIO, DANIEL ; BALDASSIN, ALEXANDRO ; ARAÚJO, GUIDO . Transaction Scheduling Using Dynamic Conflict Avoidance. International Journal of Parallel Programming , v. 41, p. 89-110, 2013.
Albertini, Bruno ; Rigo, Sandro ; ARAÚJO G. . Computational reflection and its application to platform verification. Design Automation for Embedded Systems , v. 16, p. 1-17, 2012.
Borin, Edson ; ARAUJO, GUIDO ; BRETERNITZ, MAURICIO ; Wu, Youfeng . Microcode Compression Using Structured-Constrained Clustering. International Journal of Parallel Programming , v. August, p. 1573-7640, 2012.
BERGAMASCHI, REINALDO A. ; PIGA, LEONARDO ; Rigo, Sandro ; AZEVEDO, Rodolfo ; ARAÚJO, GUIDO . Data center power and performance optimization through global selection of P-states and utilization rates. Sustainable Computing: Informatics and Systems , v. 2, p. 198-208, 2012.
KLEIN, Felipe ; LEAO, R. ; ARAÚJO G. ; SANTOS, L. ; AZEVEDO, Rodolfo . A Multi-model Engine for High-level Power Estimation Accuracy Optimization. IEEE Transactions on Very Large Scale Integration Systems , v. 17, p. 660-673, 2009.
BALDASSIN, A. ; KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, Rodolfo ; CENTODUCATTE, P. . Characterizing the Energy Consumption of Software Transactional Memory. IEEE Computer Architecture Letters , v. 8, p. 56-59, 2009.
SANTOS, R. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Instruction Scheduling Based on Subgraph Isomorphism for a High Performance Computer Processor. Journal of Universal Computer Science , v. 14, p. 3465-3480, 2008.
JULIATO, M. ; ARAÚJO G. ; LOPEZ, J. ; DAHAB, R. . A Custom Instruction Approach for Hardware and Software Implementations of Finite Field Arithmetic over F_(2^163) using Gaussian Normal Bases. Journal of VLSI Signal Processing , v. 47, p. 59-76, 2007.
ARAÚJO G. ; BARROS, E. ; MELCHER, E. ; AZEVEDO, R. J. ; SILVA, K. ; PRADO, B. ; LIMA, M. . A SystemC-only Design Methodology and the CINE-IP Multimedia Platform. Design Automation for Embedded Systems , v. 10, p. 181-202, 2006.
OTTONI, D. ; OTTONI, G. ; ARAÚJO G. ; LEUPERS, R. . Offset Assignment Using Simultaneous Variable Coalescing. ACM Transactions on Embedded Computing Systems , v. 5, p. 864-883, 2006.
MOREANO, N. ; BORIN, E. ; SOUZA, C. C. ; ARAÚJO G. . Efficient Datapath Merging for Partially Reconfigurable Architectures. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , v. 24, n.7, p. 969-980, 2005.
AZEVEDO, R. J. ; RIGO, S. ; BARTHOLOMEU, M. ; ARAÚJO G. ; C. Araujo ; BARROS, E. . The ArchC Architecture Description Language and Tools. International Journal of Parallel Programming , v. 33, n.5, p. 453-484, 2005.
SOUZA, C. C. ; LIMA, A. ; MOREANO, N. B. ; ARAÚJO G. . The Datapath Merging Problem in Reconfigurable Systems: Complexity, Dual Bounds and Heuristic Evaluation. ACM Journal of Experimental Algorithmics , v. 10, n.2, p. 1-16, 2005.
C. Araujo ; GOMES, M. ; BARROS, E. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . Platform designer: An approach for modeling multiprocessor platforms based on SystemC. Design Automation for Embedded Systems , v. 10, p. 253-283, 2005.
Borin, Edson ; Wang, Cheng ; Wu, Youfeng ; ARAÚJO G. . Dynamic binary control-flow errors detection. ACM SIGARCH Computer Architecture News , v. 33, p. 15, 2005.
MOREANO, N. ; BORIN, E. ; SOUZA, Cid Carvalho de ; ARAÚJO G. . Efficient datapath merging for partially reconfigurable architectures. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , v. 24, p. 969-980, 2005.
HUANG, Z. ; MALIK, S. ; MOREANO, N. ; ARAÚJO G. . The Design Dynamically Reconfigurable Datapath Coprocessor. ACM Transactions on Embedded Computing Systems , v. 3, p. 361-384, 2004.
OTTONI, G. ; ARAÚJO G. . Address Register Allocation for Arrays in Loops of Embedded Processors. Microelectronics Journal , France, v. 34, n.11, p. 1009-1018, 2003.
ARAÚJO G. ; OTTONI, G. ; CINTRA, M. . Global Array Reference Allocation. ACM Transactions on Design Automation of Electronic Systems , http://www.lsc.ic.unicamp.br, v. 7, n.2, p. 336-357, 2002.
RAJAGAPOLAN, S. ; RAJAN, S. P. ; MALIK, S. ; RIGO, S. ; ARAÚJO G. ; TAKAYAMA, K. . A Retargetable VLIW Compiler Framework for DSPs with Instruction-Level Paralleslism. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , EUA, v. 20, n.11, p. 1319-1328, 2001.
ARAÚJO G. ; CENTODUCATTE, P. C. ; AZEVEDO, R. J. ; PANNAIN, R. . Expression Tree Based Algorithms for Code Compression on Embedded RISC Architectures. IEEE Transactions on Very Large Scale Integration Systems , EUA, v. 8, n.5, p. 530-533, 2000.
ARAÚJO G. ; MALIK, S. . Code Generation for Fixed-Point DSPs. ACM Transactions on Design Automation of Electronic Systems , EUA, v. 3, n.2, p. 136-161, 1998.
Morales, Catalina Munoz ; Murari, Rafael ; DE CARVALHO, JOAO P. L. ; Honorio, Bruno Chinelato ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO . Accelerating Graph Applications Using Phased Transactional Memory. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2021, v. , p. 421-434.
Heerdt, Gabriel ; Zanotto, Leandro ; Souza, Paulo C. T. ; ARAUJO, GUIDO ; Skaf, Munir S. . Collision Cross Section Calculations Using HPCCS. Methods in Molecular Biology. 1ed.: Springer US, 2020, v. , p. 297-310.
Honorio, Bruno Chinelato ; de Carvalho, João P. L. ; Skaf, Munir ; ARAUJO, GUIDO . Using OpenMP to Detect and Speculate Dynamic DOALL Loops. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2020, v. , p. 231-246.
BALDASSIN, ALEXANDRO ; Murari, Rafael ; de Carvalho, João P. L. ; ARAUJO, GUIDO ; Castro, Daniel ; Barreto, João ; Romano, Paolo . NV-PhTM: An Efficient Phase-Based Transactional System for Non-volatile Memory. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2020, v. , p. 477-492.
Louza, Felipe A. ; Gog, Simon ; Zanotto, Leandro ; ARAUJO, GUIDO ; Telles, Guilherme P. . Parallel Computation for the All-Pairs Suffix-Prefix Problem. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2016, v. 9954, p. 122-132.
ALBERTINI, B. ; Rigo, Sandro ; ARAÚJO G. . Debugging SystemC Platform Models. In: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). Debugging SystemC Platform Models. 1ed.: , 2011, v. , p. 117-128.
KLEIN, Felipe ; AZEVEDO, R. J. ; SANTOS, L. C. V. ; ARAÚJO G. . SystemC-Based Power Evaluation with PowerSC. In: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). SystemC-Based Power Evaluation with PowerSC. 1ed.: , 2011, v. , p. 129-144.
SANTOS, L. C. V. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . Electronic System Level Design. In: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). Electronic System Level Design. 1ed.: , 2011, v. , p. 3-10.
RIGO, S. ; SANTOS, L. C. V. ; AZEVEDO, R. J. ; ARAÚJO G. . Open Source Languages. In: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). Electronic System Level Design: An Open-Source Approach. 1ed.: , 2011, v. , p. 11-24.
ARAÚJO G. ; RIGO, S. ; AZEVEDO, Rodolfo . Processor Design with ArchC. In: Prabhat Mishra; Nikil Dutt. (Org.). Processor Description Languages. Morgan Kaufmann: San Francisco, 2008, v. 1, p. 275-294.
AZEVEDO, Rodolfo ; RIGO, S. ; ARAÚJO G. . Projeto e Desenvolvimento de Sistemas Embarcados Multiprocessados. In: Karin Breitman; Ricardo Anido. (Org.). Atualizações em Informática. Rio de Janeiro: Editora PUC Rio, 2006, v. , p. 331-386.
LIAO, S. Y. ; DEVADAS, S. ; KEUTZER, K. ; TJIANG, S. ; ARAÚJO G. ; WANG, A. ; SUDARSANAM, A. ; MALIK, S. ; ZVOJNOVIC, V. ; MEYR, H. . Code Generation And Optimization Techniques for Embedded Digital Signal Processors. In: Giovanni De Micheli. (Org.). Hardware/Software Co-Design. Amsterdam: Kluwer Academic Publishers, 1995, v. 810, p. -.
ARAÚJO G. ; DEVADAS, S. ; KEUTZER, K. ; LIAO, S. Y. ; MALIK, S. ; SUDARSANAM, A. ; TJIANG, S. ; WANG, A. . Challenges In Code Generation For Embedded Processors. In: Perter Marwedel; Gert Goossens. (Org.). Code Generation for Embedded Processors. Amsterdam: Kluwer Academic Publishers, 1994, v. 1, p. 48-64.
CAJAHUARINGA, SAMUEL ; ZANOTTO, LEANDRO N. ; CAETANO, DANIEL L. Z. ; Rigo, Sandro ; YVIQUEL, HERVE ; Skaf, Munir S. ; ARAUJO, GUIDO . Ion-Molecule Collision Cross-Section Simulation using Linked-cell and Trajectory Parallelization. In: 2022 IEEE 34th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2022, Bordeaux. 2022 IEEE 34th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2022. p. 150.
YVIQUEL, HERVÉ ; PEREIRA, MARCIO ; FRANCESQUINI, EMÍLIO ; VALARINI, GUILHERME ; LEITE, GUSTAVO ; ROSSO, PEDRO ; CECCATO, RODRIGO ; CUSIHUALPA, CARLA ; DIAS, VITORIA ; Rigo, Sandro ; SOUZA, ALAN ; ARAUJO, GUIDO . The OpenMP Cluster Programming Model. In: ICPP '22: 51st International Conference on Parallel Processing, 2022, Bordeaux France. Workshop Proceedings of the 51st International Conference on Parallel Processing. New York: ACM. p. 1.
CARDOSO, CARLA ; YVIQUEL, HERVE ; VALARINI, GUILHERME ; LEITE, GUSTAVO ; CECCATO, RODRIGO ; PEREIRA, MARCIO ; SOUZA, ALAN ; ARAUJO, GUIDO . An OpenMP-only Linear Algebra Library for Distributed Architectures. In: 2022 International Symposium on Computer Architecture and High Performance Computing Workshops (SBACPADW), 2022, Bordeaux. 2022 International Symposium on Computer Architecture and High Performance Computing Workshops (SBAC-PADW), 2022. p. 17.
CECCATO, RODRIGO ; YVIQUEL, HERVE ; PEREIRA, MARCIO ; SOUZA, ALAN ; ARAUJO, GUIDO . Implementing the Broadcast Operation in a Distributed Task-based Runtime. In: 2022 International Symposium on Computer Architecture and High Performance Computing Workshops (SBACPADW), 2022, Bordeaux. 2022 International Symposium on Computer Architecture and High Performance Computing Workshops (SBAC-PADW), 2022. p. 25.
ROHWEDDER, C. S. ; CARVALHO, J. P. L. ; NELSON AMARAL, J. ; COLMENARES, G. ; WANG, K. A. ; ARAÚJO G. . Pooling Acceleration in the DaVinci Architecture Using Im2col and Col2im Instructions. In: Heterogeneity in Computing Workshop at IPDPS, 2021, Portland. Proc. HCW/IPDPS, 2021.
Morales, Catalina Munoz ; HONORIO, BRUNO ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO . Improving Phased Transactional Memory via Commit Throughput and Capacity Estimation. In: 2021 IEEE 33rd International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2021, Belo Horizonte. 2021 IEEE 33rd International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2021. p. 44.
SOUSA, RAFAEL ; JUNG, BYUNGMIN ; KWAK, JAEHWA ; FRANK, MICHAEL ; ARAUJO, GUIDO . Efficient Tensor Slicing for Multicore NPUs using Memory Burst Modeling. In: 2021 IEEE 33rd International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2021, Belo Horizonte. 2021 IEEE 33rd International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2021. p. 84.
L. DE CARVALHO, JOÃO P. ; KUZMA, BRAEDY ; ARAUJO, GUIDO . Acceleration Opportunities in Linear Algebra Applications via Idiom Recognition. In: ICPE '20: ACM/SPEC International Conference on Performance Engineering, 2020, Edmonton AB Canada. Companion of the ACM/SPEC International Conference on Performance Engineering. New York: ACM, 2020. p. 34.
DE CARVALHO, JOAO P. L. ; HONORIO, BRUNO C. ; BALDASSIN, ALEXANDRA ; ARAUJO, GUIDO . Improving Transactional Code Generation via Variable Annotation and Barrier Elision. In: 2020 IEEE International Parallel and Distributed Processing Symposium (IPDPS), 2020, New Orleans. 2020 IEEE International Parallel and Distributed Processing Symposium (IPDPS), 2020. p. 1008.
PINHO, VITORIA ; YVIQUEL, HERVE ; MACHADO PEREIRA, MARCIO ; ARAUJO, GUIDO . OmpTracing: Easy Profiling of OpenMP Programs. In: 2020 IEEE 32nd International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2020, Porto. 2020 IEEE 32nd International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2020. p. 249.
MORAIS, LUCAS ; SILVA, VITOR ; GOLDMAN, ALFREDO ; ALVAREZ, CARLOS ; BOSCH, JAUME ; FRANK, MICHAEL ; ARAUJO, GUIDO . Adding Tightly-Integrated Task Scheduling Acceleration to a RISC-V Multi-core Processor. In: the 52nd Annual IEEE/ACM International Symposium, 2019, Columbus. Proceedings of the 52nd Annual IEEE/ACM International Symposium on Microarchitecture - MICRO '52, 2019. p. 861-872.
HOFFMAN, CAIO ; GEBOTYS, CATHERINE ; ARANHA, DIEGO F. ; CORTES, MARIO ; ARAUJO, GUIDO . Circumventing Uniqueness of XOR Arbiter PUFs. In: 2019 22nd Euromicro Conference on Digital System Design (DSD), 2019, Kallithea. 2019 22nd Euromicro Conference on Digital System Design (DSD), 2019. p. 222.
LEITE, GUSTAVO ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO ; AMARAL, JOSÉ NELSON . Performance Evaluation of Compiler Optimizations in FPGA Accelerators. In: XX Simpósio em Sistemas Computacionais de Alto Desempenho, 2019. Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD). p. 346.
MORTATTI, MATHEUS ; YVIQUEL, HERVE ; ARAUJO, GUIDO . Automatic Ray-Tracer Cloud Offloading in OPENMP. In: 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2018, Lyon. 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2018. p. 428-435.
MATTOS, LUIS ; CESAR, DIVINO ; SALAMANCA, JUAN ; DE CARVALHO, JOAO P. L. ; PEREIRA, MARCIO ; ARAUJO, GUIDO . DOACROSS Parallelization Based on Component Annotation and Loop-Carried Probability. In: 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2018, Lyon. 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2018. p. 29-32.
RAMOS, PEDRO ; SOUZA, GLEISON ; SOARES, DIVINO ; ARAÚJO, GUIDO ; PEREIRA, FERNANDO MAGNO QUINTÃO . Automatic annotation of tasks in structured code. In: the 27th International Conference, 2018, Limassol. Proceedings of the 27th International Conference on Parallel Architectures and Compilation Techniques - PACT '18, 2018. v. 31. p. 1-13.
DE CARVALHO, JO?O P. L. ; ARAUJO, GUIDO ; BALDASSIN, ALEXANDRO . Revisiting phased transactional memory. In: the International Conference, 2017, Chicago. Proceedings of the International Conference on Supercomputing - ICS '17. New York: ACM Press, 2017. p. 1.
SALAMANCA, J. ; NELSON AMARAL, J. ; ARAUJO, G. ; ARAÚJO, GUIDO . Evaluation of Thread-Level Speculation in Off-the-Shelf Hardware Transactional Memories. In: 22nd International European Conference on Parallel and Distributed Computing, 2017, Santiago de Compostela. Proc. Euro-Par 2017, 2017.
YVIQUEL, H. ; ARAÚJO, GUIDO . The Cloud as an OpenMP Offloading Device. In: 46th International Conference on Parallel Processing, 2017, Bristol. Proc. ICPP 2017, 2017.
MACHADO, M. P. ; SOUSA, R. C. F. ; ARAÚJO G. . Compiling and Optimizing OpenMP 4.X Programs to OpenCL and SPIR. In: 13th International Workshop on OpenMP, 2017, Stony Brook. Proc. IWOMP 2017, 2017.
SOUSA, RAFAEL CARDOSO FERNANDES ; PEREIRA, MARCIO MACHADO ; PEREIRA, FERNANDO MAGNO QUINTAO ; ARAUJO, GUIDO . Data Coherence Analysis and Optimization for Heterogeneous Computing. In: 2017 29th International Symposium on Computer Architecture and HighPerformance Computing (SBACPAD), 2017, Campinas. 2017 29th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2017. p. 9.
ZEGARRA, MAICOL ; PEREIRA, MARCIO ; MARTORELL, XAVIER ; ARAUJO, GUIDO . Automatic Scan Parallelization in OpenMP. In: 2017 29th International Symposium on Computer Architecture and HighPerformance Computing: Workshops (SBACPADW), 2017, Campinas. 2017 International Symposium on Computer Architecture and High Performance Computing Workshops (SBAC-PADW), 2017. p. 85.
SALAMANCA, JUAN ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Evaluating and Improving Thread-Level Speculation in Hardware Transactional Memories. In: 2016 IEEE International Parallel and Distributed Processing Symposium (IPDPS), 2016, Chicago. 2016 IEEE International Parallel and Distributed Processing Symposium (IPDPS), 2016. p. 586-595.
SURITA, RODRIGO C. ; CORTES, MARIO L. ; ARANHA, DIEGO F. ; ARAUJO, GUIDO . Cylindrical Reconvergence Physical Unclonable Function. In: 2016 Euromicro Conference on Digital System Design (DSD), 2016, Limassol. 2016 Euromicro Conference on Digital System Design (DSD), 2016. p. 446-453.
MENDONCA, GLEISON SOUZA DINIZ ; GUIMARAES, BRENO CAMPOS FERREIRA ; ALVES, PERICLES RAFAEL OLIVEIRA ; PEREIRA, FERNANDO MAGNO QUINTAO ; PEREIRA, MARCIO MACHADO ; ARAUJO, GUIDO . Automatic Insertion of Copy Annotation in Data-Parallel Programs. In: 2016 28th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2016, Los Angeles. 2016 28th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2016. p. 34-41.
BALDASSIN, ALEXANDRO ; Borin, Edson ; ARAUJO, GUIDO . Performance implications of dynamic memory allocators on transactional memory systems. In: the 20th ACM SIGPLAN Symposium, 2015, San Francisco. Proceedings of the 20th ACM SIGPLAN Symposium on Principles and Practice of Parallel Programming - PPoPP 2015, 2015. p. 87.
HOFFMAN, CAIO ; CORTES, MARIO ; ARANHA, DIEGO F. ; ARAUJO, GUIDO . Computer security by hardware-intrinsic authentication. In: 2015 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS), 2015, Amsterdam. 2015 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS), 2015. p. 143-152.
CAPOVILLA, JEFFERSON ; CORTES, MARIO ; ARAUJO, GUIDO . Improving the Statistical Variability of Delay-based Physical Unclonable Functions. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. New York: ACM Press, 2015. p. 1.
LUCAS, DIVINO CESAR S. ; ARAUJO, GUIDO . The Batched DOACROSS loop parallelization algorithm. In: 2015 International Conference on High Performance Computing & Simulation (HPCS), 2015, Amsterdam. 2015 International Conference on High Performance Computing & Simulation (HPCS), 2015. p. 476-483.
GAUDET, MATTHEW ; ARAUJO, GUIDO ; AMARAL, JOSE NELSON . Serialization Management for Best-Effort Hardware Transactional Memory. In: 2015 27th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2015, Florianopolis. 2015 27th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2015. p. 138-145.
SALAMANCA, JUAN ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Using Hardware Transactional Memory to Enable Speculative Trace Optimization. In: 2015 International Symposium on Computer Architecture and High Performance Computing Workshop (SBACPADW), 2015, Florianopolis. 2015 International Symposium on Computer Architecture and High Performance Computing Workshop (SBAC-PADW), 2015. p. 1-6.
HOFFMAN, C. ; RAMOS, L. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Wear-out analysis of Error Correction Techniques in Phase-Change Memory. In: Design, Automation and Test in Europe Conference and Exhibition (DATE), 2014, 2014, Dresden. Proc. of DATE 2014, 2014. p. 1-4.
MATTOS, L. ; SALAMANCA, J. ; ARAÚJO, GUIDO . Loop- Carried Dependence Verification in OpenMP. In: 10th International Workshop on OpenMP (IWOMP 2014), 2014, Salvador. Lecture Notes in Computer Science, 2014. v. 8766. p. 87-102.
PEREIRA, MARCIO MACHADO ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Measuring Effective Work to Reward Success in Dynamic Transaction Scheduling. In: 2014 43nd International Conference on Parallel Processing (ICPP), 2014, MN. 2014 43rd International Conference on Parallel Processing. p. 141-150.
WOTTRICH, RODOLFO ; AZEVEDO, Rodolfo ; ARAUJO, GUIDO . Cloud-based OpenMP Parallelization Using a MapReduce Runtime. In: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2014, Jussieu. 2014 IEEE 26th International Symposium on Computer Architecture and High Performance Computing. p. 334-341.
BALDASSIN, A. ; BORIN, E. ; ARAÚJO G. . On the Impact of Dynamic Memory Management on Software Transactional Memory Performance. In: 9th ACM SIGPLAN Workshop on Transactional Computing, 2014, Salt Lake City. Proc. of TRANSACT'14, 2014.
PEREIRA, MARCIO MACHADO ; GAUDET, MATTHEW ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Multi-dimensional Evaluation of Haswell's Transactional Memory Performance. In: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2014, Jussieu. 2014 IEEE 26th International Symposium on Computer Architecture and High Performance Computing. p. 144-151.
MACHADO, M. P. ; BALDASSIN, A. ; BUZATO, L. E. ; ARAÚJO, GUIDO . Transaction Scheduling using Conflict Avoidance and Contention Intensity. In: IEEE 20th Int. Conference on High Performance Computing, 2013, Hyderabad. Proc. of HiPC 2013, 2013.
Loureiro, André ; Porto, João Paulo ; ARAUJO, GUIDO . Cache-Based Cross-Iteration Coherence for Speculative Parallelization. In: IEEE 20th Int. Conference on High Performance Computing, 2013, Hyderabad. Proc. of HiPC 2013, 2013.
MOREIRA, J.B. ; LUCAS. D. C. ; ARAÚJO G. ; BORIN, E. ; RIGO, S. . Asynchronous Program Flow Verification Through Binary Instrumentation on QEMU. In: 5th Workshop on Architectural and Microarchitectural Support for Binary Translation, 2012, Austin. Proc. of the 5th Workshop on Architectural and Microarchitectural Support for Binary Translation, 2012. p. 1-8.
LUCAS. D. C. ; ARAÚJO G. ; BORIN, E. . Exploring Dynamic Program Behavior with Frames and Phases. In: In: XIII Simpósio em Sistemas Computacionais (WSCAD-SSC'12), 2012, Petrópolis. Anais do XIII Simpósio em Sistemas Computacionais (WSCAD-SSC'12), 2012.
Bergamaschi R. ; Piga L. ; RIGO, S. ; ARAÚJO G. . Modeling, Simulation and Optimization of Power and Performance of Data Centers. In: Workshop on Modeling, Benchmarking and Simulation - MoBS 2011, 2011, San Jose. Proc. MoBS 2011, 2011. p. 1-6.
ATTROT, W. ; Nicacio, D. ; RIGO, S. ; ARAÚJO G. . Live Range Hole Allocation in Dynamic Binary Translation. In: Architectural and Microarchitectural Support for Binary Translation (AMAS-BT), 2011, San Jose. Prof. of AMAS-BT 2011, 2011.
Nicacio, D. ; BALDASSIN, A. ; ARAÚJO G. . LUTS: A Lightweight User-Level Transaction Scheduler. In: 11th International Conference on Algorithms and Architectures for Parallel Processing, 2011, Melbourne, Australia. Lecture Notes in Computer Science, 2011. v. 7016. p. 144-157.
BORIN, E. ; ARAÚJO G. ; BRETERNITZ, M. ; WU, Y. . Structure-Constrained Microcode Compression. In: 23rd International Symposium on Computer Architecture and High Performance Computing, 2011, Vitoria. Proc. of SBAC-PAD 2011. Los Alamitos, CA, USA: IEEE Computer Society, 2011. v. 0. p. 104-111.
Souza, M. ; Nicacio, D. ; ARAÚJO G. . ISAMAP: Instruction Mapping Driven by Dynamic Binary Translation. In: 3rd Workshop on Architectural and Microarchitectural Support for Binary Translation, 2010, Saint-Malo, France. Proc. AMAS-BT'10, 2010. p. 15-20.
PORTO, J. ; ARAÚJO G. ; BORIN, E. ; WU, Y. . Trace Execution Automata in Dynamic Binary Translation. In: 3rd Workshop on Architectural and Microarchitectural Support for Binary Translation, 2010, Saint-Malo. Proc. AMAS-BT'10, 2010. p. 27-32.
Nicacio, D. ; ARAÚJO G. . Reducing False Aborts in STM Systems. In: International Conference on Algorithms and Architectures for Parallel Processing, 2010, Busan, Korea. Lecture Notes in Computer Science, 2010. v. 6081. p. 499-510.
GALLO, R. ; KAWAKAMI, H. ; DAHAB, R. ; AZEVEDO, R. ; LIMA, S. ; ARAÚJO G. . T-DRE: A Hardware Trusted Computing Base for Direct Recording Electronic Vote Machines. In: 2010 Annual Computer Security Applications Conference, 2010, Austin, EUA. Proc. ACSAC 26, 2010. p. 191-198.
Amaral L. ; HERNANDEZ, J. ; ARAÚJO G. . HW/SW Co-Design of Identity-Based Encryption using a Custom Instruction Set. In: The 2009 International Conference on Field-Programmable Technology (FPT'09), 2009, Sidney. Proc. of FPT 2009, 2009.
CAPPABIANCO, F. ; ARAÚJO G. ; AZEVEDO, Rodolfo ; FALCAO, A. X. . A General Image Processing Archtecture for FPGA. In: V Southern Conference on Programmable Logic, 2009, São Carlos. Proc. of the V SPL 2009, 2009. v. 1. p. 27-32.
KLEIN, Felipe ; BALDASSIN, A. ; ARAÚJO G. ; CENTODUCATTE, P. ; AZEVEDO, Rodolfo . On the Energy-Efficiency of Software Transactional Memory. In: SBCCI '09: 22nd Symposium on Integrated Circuits and Systems Design, 2009, Natal. SBCCI '09: Proceedings of the 22nd Annual Symposium on Integrated Circuits and System Design. New York: ACM, 2009.
SANTOS, R. ; AZEVEDO, Rodolfo ; ARAÚJO G. . An Instruction Scheduling Algorithm Based on Subgraph Isomorphism. In: Simpósio Brasileiro de Linguagens de Programação, 2008, Fortaleza. Proc. of SBLP - Simpósio Brasileiro de Linguagens de Programação, 2008.
ATTROT, W. ; ARAÚJO G. . Cold Code Analysis. In: Workshop on Architectural and Microarchitectural Support for Binary Translation, 2008, Beijing. AMAS-BT: Proceedings of 1th Workshop on Architectural and Microarchitectural Support for Binary Translation, 2008. v. 1. p. 14-21.
KRONBAUER, F. ; BALDASSIN, A. ; ALBERTINI, B. ; CENTODUCATTE, P. ; RIGO, S. ; ARAÚJO G. . A Flexible Simulation Platform for Rapid Transactional Memory Systems. In: 18th IEEE/IFIP International Workshop on Rapid Systems Prototyping, 2007, Porto Alegre. 18th IEEE/IFIP International Workshop on Rapid Systems Prototyping, 2007. p. 123-129.
COSTA, R. ; ALBERTINI, B. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . A Methodology and Toolset to Enable SystemC and VHDL Co-simulation. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2007, Porto Alegre. Proc. of the ISVLSI 2007, 2007. p. 351-356.
KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, R. J. ; LEAO, R. ; SANTOS, L. C. V. . On the Limitations of Power Macromodeling Techniques. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. Proc. of the IEEE ISVLSI 2007, 2007. p. 395-400.
KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, R. J. ; LEAO, R. ; SANTOS, L. C. V. . An Efficient Framework for High-Level Power Exploration. In: 50th IEEE International Midwest Symposium on Circuits and Systems, 2007, Montreal. Proc. of the MWSCAS 2007, 2007. p. 1-6.
KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, R. J. ; LEAO, R. ; SANTOS, L. C. V. . A Multi-Model Power Estimation Engine for Accuracy Optimization. In: International Symposium on Low Power Electronics and Design, 2007, Portland. Proc. of the ISLPED 2007, 2007. p. 280-285.
ALBERTINI, B. ; RIGO, S. ; ARAÚJO G. ; BARROS, E. ; AZEVEDO, W. . A Computational Reflection Mechanism to Support Platform Debugging in SystemC. In: International Conference on Hardware-Software Codesign and System Synthesis, 2007, Salzburg. Proc. of CODES+ISSS 2007, 2007. p. 81-86.
CAPPABIANCO, F. ; ARAÚJO G. ; FALCAO, A. X. . Image Forest Transform Architecture. In: IEEE Intl. Conf. on Field Programmable Technology (ICFPT),, 2007, Kokurakita. Proc. of the IEEE ICFTP 2007, 2007. v. 1. p. 137-144.
SANTOS, R. ; AZEVEDO, R. J. DE ; ARAÚJO G. . Exploiting Dynamic Reconfiguration Techniques: The 2D-VLIW Approach. In: 13th IEEE Reconfigurable Architectures Workshop (RAW'06), 2006, Rhodes Island, Greece. Proc. of RAW´06, 2006.
BORIN, E. ; WANG, C. ; WU, Y. ; ARAÚJO G. . Software-Based Transparent and Comprehensive Control-Flow Error Detection. In: The 4th Annual International Symposium on Code Generation and Optimization, 2006, New York. Proc. of the CGO-4, 2006. p. 13-26.
C. Araujo ; BARROS, E. ; GOMES, M. ; ARAÚJO G. . Ipzip - An IP Distribution Framework. In: IP/SoC, 2006, Grenoble. Proc. of the IP/SoC 2006, 2006.
ROCHA, K. ; Lira, P. ; YUN JU, Y. ; MELCHER, E. ; BARROS, E. ; ARAÚJO G. . Silicon Validated IP Cores Designed by the Brazil-IP Network. In: IP/SoC 2006, 2006, Grenoble. Proc. of the IP/SoC´06, 2006.
SANTOS, R. ; AZEVEDO, Rodolfo ; ARAÚJO G. . 2D-VLIW: An Architecture Based on the Geometry of Computation. In: IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP), 2006, Steamboat Springs, EUA. Proc. of the ASAP'06, 2006.
BORIN, E. ; BRETERNITZ, M. ; WU, Y. ; ARAÚJO G. . Clustering-Based Microcode Compression. In: International Conferece on Computer Design, 2006, San Jose. Prod. of ICCD 2006, 2006. p. 189-196.
JULIATO, M. ; ARAÚJO G. ; HERNANDEZ, J. ; DAHAD, R. . Custom Instruction Approach for Hardware and Software Implementations of Finite Field Arithmetic over F_(2^163) using Gaussian Normal Bases. In: IEEE 2005 Conf. on Field-Programmable Technology (FPT' 05), 2005, Cingapura. Proc. of the IEEE FPT' 05, 2005. p. 5-12.
KLEIN, Felipe ; AZEVEDO, Rodolfo ; ARAÚJO G. . High-Level Switching Activity Prediction Through Sampled Monitored SimulationEnabling High-Level Switching Activity Estimation using SystemC. In: International Symposium on System-on-Chip (SoC' 05), 2005, Tampere. Proc. SoC'05, 2005. p. 161-166.
ARAÚJO G. . Processor Centric Specification and Modelling of MPSoCs using ArchC. In: Forum on Specification and Design Languages (FDL'05), 2005. Proc. FDL'05, 2005.
BORIN, E. ; WANG, C. ; WU, Y. ; ARAÚJO G. . Dynamic Binary Control-Flow Errors Detection. In: Workshop on Binary Instrumentation and Applications (WBIA' 05), 2005, St. Louis. Proc. of the WBIA'05, 2005.
BORIN, E. ; CHENG, W. ; WU, Y. ; ARAÚJO G. . Software-Based Transparent and Comprehensive Control-Flow. In: The 4th Annual International Symposium on Code Generation and Optimization, 2005, New York. Proc. of the CGO'06, 2006.
BILLO, E. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Design of a Decompressor Engine on a SPARC Processor. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. Prod. of the SBCCI´05, 2005.
VIANA, P. ; BARROS, E. ; RIGO, S. ; AZEVEDO, Rodolfo ; ARAÚJO G. ; ARAUJO, Guido . Modelling and Simulating Memory Hierarchies in a Plataform-based Design Methodology. In: Design Automation and Test in Europe (DATE'04), 2004, Paris. Proc. of DATE'04, 2004. p. 734-741.
RIGO, S. ; JULIATO, M. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Teaching Computer Architecture Using an Architecture Description Language. In: ACM ISCA Workshop on Computer Architecture Education (WCAE), 2004, Munich. Proc. of WCAE´04, 2004. p. 22-28.
WANDERLEY, E. ; CENTODUCATTE, P. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Multi-profile Based Code Compression. In: ACM/IEEE Design Automation Conference (DAC'04), 2004, San Diego. Proc. ACM/IEEE DAC'04, 2004. p. 244-249.
CASTRO, P.E.F. ; BORIN, E. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Looking for Instruction Patterns in the Design of Extensible Processors. In: Workshop on Application Specific Processors (WASP'04), 2004, Estocolmo. Proc. of the WASP'04, 2004. p. 12-18.
BORIN, E. ; KLEIN, Felipe ; MOREANO, N. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Fast Instruction Set Customization. In: 2nd Workshop on Embedded Systems for Real-Time Multimedia (ESTIMedia'04), 2004, Estocolmo. Proc. of ESTIMedia'04, 2004. p. 28-34.
ROCHA, K. ; MELCHER, E. ; ARAÚJO G. ; PIMENTA, V. . An Automatic Testbench Generation Tool for a SystemC Functional Verification Methodology. In: 17th Symposium on Integrated Circuits and Systems Design, 2004, Recife. Proc. of the IEEE SBCCI´04. Porto Alegre: SBC, 2004. p. 31-37.
BARTHOLOMEU, M. ; AZEVEDO, Rodolfo ; RIGO, S. ; ARAÚJO G. . Optimizations for Compiled Simulation Using Instruction Type Information. In: 16th Symposium on Computer Architecture and High Performance Computing (SBAC'04), 2004, Foz do Iguaçu. Proc. of the IEEE SBAC-PAD'04, 2004. p. 66-73.
RIGO, S. ; ARAÚJO G. ; BARTHOLOMEU, M. ; AZEVEDO, Rodolfo . Multi-profile Instruction Based Compression. In: 16th Symposium on Computer Architecture and High Performance Computing (SBAC'04), 2004, Foz do Iguaçu. Proc. of SBAC-PAD'04, 2004. p. 23-29.
LIMA, A. ; SOUZA, C. C. ; MOREANO, N. B. ; ARAÚJO G. . The Datapath Merging Problem in Reconfigurable Systems: Lower Bounds and Heuristic Evaluation. In: III Workshop on Efficient and Experimental Algorithms, 2004, Angra dos Reis. Lecture Notes in Computer Science, 2004. v. 3059. p. 545-558.
RIGO, S. ; ARAÚJO G. ; BARTHOLOMEU, M. ; AZEVEDO, R. J. . ArchC: A SystemC-based Architecture Description Language. In: Symposium on Computer Architecture, 2004, Foz do Iguaçu. Proc. IEEE SBAC-PAD´04, 2004. p. 66-73.
WANDERLEY, E. ; AZEVEDO, Rodolfo ; CENTODUCATTE, P. ; ARAÚJO G. ; ARAUJO, Guido . Mixed Static/Dynamic Profiling for Dictionary Baed Code Compression. In: The International Symposium on System-on-Chip, 2003, Tampere. Proc. SoC 2003, 2003. p. 159-163.
OTTONI, D. ; OTTONI, G. ; ARAÚJO G. ; ARAUJO, Guido ; LEUPERS, R. . Improving Offset Assignment through Simultaneous Variable Coalescing. In: International Workshop on Software and Compilers for Embedded Systems, 2003, Viena. Lecture Notes in Computer Science, 2003. v. 2826. p. 285-297.
VIANA, P. ; BARROS, E. ; RIGO, S. ; AZEVEDO, Rodolfo ; ARAÚJO G. ; ARAUJO, Guido . Exploring Memory Hierarchy with ArchC. In: 15th Symposium on Computer Architecture and High-Performance Computing, 2003, São Paulo. Proc. of the IEEE SBAC-PAD´03, 2003. p. 2-9.
MOREANO, N. ; ARAÚJO G. ; HUANG, Z. ; MALIK, S. . Datapath Merging and Interconnection Sharing for Reconfigurable Architectures. In: ACM/IEEE International Symposium on System Synthesis, 2002, Kyoto. Proc. of the IEEE/ACM ISSS'02. New York, NY: ACM, 2002. p. 38-43.
OTTONI, G. ; ARAÚJO G. . Efficient Array Reference Allocation for Loops in Embedded Processors. In: IEEE Workshop on Embedded System Codesign, 2002, San Jose, EUA. Proc. ESCODES'02, 2002. p. 63-68.
OTTONI, G. ; RIGO, S. ; ARAÚJO G. ; RAJAGAPOLAN, S. ; MALIK, S. . Optimal Live Range Merge for Address Register Allocation in Embedded Programs. In: International Conference on Compiler Construction CC2001, 2001, Genova. Springer LNCS 2027, 2001. p. 274-288.
RAJAGAPOLAN, S. ; RAJAN, S. ; MALIK, S. ; ARAÚJO G. ; RIGO, S. . Using the IMPACT Compiler Framework to Implement a Compiler for a Fixed-Point DSP. In: 5th International Workshop on Software and Compilers for Embedded Systems, 2001, St. Goar. Proc. of the SCOPES'01, 2001. p. 285-297.
BUSS, M. ; AZEVEDO, R. J. ; CENTODUCATTE, P.C. ; ARAÚJO G. . Tailoring Pipeline Bypassing and Functional Unilt Mapping to Application in Clustered VLIW Architectures. In: International Conference on Compilers, Architetures and Synthesis for Embedded Systems, 2001, Atlanta, EUA. Proc. CASES 2001. Atlanta: ACM Press, 2001. p. 141-148.
ARAÚJO G. ; CINTRA, M. . Array Reference Allocation Using SSA-Form and Live Range Growth. In: ACM Synposium on Languages Compilers and Tools for Embedded Systems, 2000, Vancouver, Canadá. Proc. of the ACM LCTES'00. Los Alamitos, EUA: IEEE Computer Society, 2000. p. 26-33.
COSTA, B. K. ; ARAÚJO G. . Byte-Code Compression Using Abstract Syntax Tree Recovery. In: 4th Symposium on Programming Languages, 2000, Recife. Proc. of the SBLP'00, 2000. p. 15-23.
CENTODUCATTE, P. C. ; PANNAIN, R. ; ARAÚJO G. . Compressed Code Execution on DSP Architectures. In: 12th ACM/IEEE International Symposium on Systems Synthesis, 1999, San Jose, EUA. Proc. of the IEEE ISSS'99. Los Alamitos, EUA: IEEE Computer Society, 1999. p. 56-61.
PANNAIN, R. ; CENTODUCATTE, P. C. ; ARAÚJO G. . Using Operand Factorization to Compress DSP Programs. In: 11th Symposium on Computer Architecture and High-Performance Computing, 1999, Natal. Proc. of the IEEE SBAC-PAD'99, 1999. p. 223-229.
ARAÚJO G. ; CENTODUCATTE, P.C. ; CORTES, M. L. ; PANNAIN, R. . Code Compression Based on Operand Factorization. In: MICRO-31: 31st Annual ACM/IEEE International Symposium on Microarchitecture, 1998, Dallas, EUA. Proc. IEEE MICRO-31. Los Alamitos, EUA: IEEE Computer Society, 1998. p. 194-201.
ARAÚJO G. ; SUDARSANAM, A. ; MALIK, S. . Instruction Set Design and Optimizations for Address Computation in DSP Architectures. In: 9th ACM/IEEE International Symposium on Systems Synthesis, 1996, La Jolla, EUA. Proc. IEEE ISSS'96. Los Alamitos, EUA: IEEE Computer Society, 1996. p. 102-107.
ARAÚJO G. ; MALIK, S. ; LEE, M. T. . Using Register-Transfer Paths in Code Generation for Heterogeneous Memory-Register Architectures. In: 33rd ACM/IEEE Design Automation Conference, 1996, Las Vegas, EUA. Proc. ACM DAC'96. New York, EUA: ACM, 1996. p. 591-596.
ARAÚJO G. ; MALIK, S. . Optimal Code Generation for Embedded Memory Non-Homogeneous Register Architectures. In: 8th ACM/IEEE International Symposium on Systems Synthesis, 1995, Cannes, França. Proc.IEEE ISSS'99. Los Alamitos, EUA: IEEE Computer Society, 1995. p. 36-41.
NEPOMUCENO, RAMON ; STERLE, RENAN ; VALARINI, GUILHERME ; PEREIRA, MARCIO ; YVIQUEL, HERVE ; ARAUJO, GUIDO . Enabling OpenMP Task Parallelism on Multi-FPGAs. In: 2021 IEEE 29th Annual International Symposium on FieldProgrammable Custom Computing Machines (FCCM), 2021, Orlando. 2021 IEEE 29th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM), 2021. p. 260.
MARTINS, M. ; MACHADO, M. P. ; ARAÚJO G. . Extracting Inter-convolution Parallelism in TF XLA using OpenMP Tasks. In: C4ML: 2nd Compilers for Machine Learning Workshop, 2020, San Diego. Proc. C4ML: 2nd Compilers for Machine Learning Workshop, 2020.
CEISSLER, CIRO ; NEPOMUCENO, RAMON ; PEREIRA, MARCIO ; ARAUJO, GUIDO . Automatic Offloading of Cluster Accelerators. In: 2018 IEEE 26th Annual International Symposium on FieldProgrammable Custom Computing Machines (FCCM), 2018, Boulder. 2018 IEEE 26th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM), 2018. p. 224.
CARVALHO, J. P. L. ; KOROSTELEV, I. ; MOREIRA, J.B. ; BARTON, C. ; ARAÚJO G. ; NELSON AMARAL, J. . Fast Matrix Multiplication via Compiler-only Layered Data Reorganization and Intrinsic Lowering' to Software: Practice and Experience. SOFTWARE: PRACTICE AND EXPERIENCE , 2023.
KLEIN, Felipe ; AZEVEDO, R. J. DE ; ARAÚJO G. . Enabling High-Level Switching Activity Estimation using SystemC,. Campinas, SP: Ic-UNICAMP: IC-05-17, 2005 (Relatório Técnico).
OTTONI, D. ; OTTONI, G. ; LEUPERS, R. ; ARAÚJO G. . Improving Offset Assignment Through Variable Coalescing. Campinas, SP: IC-UNICAMP: IC-03-05, 2003 (Relatório Técnico).
WANDERLEY, E. ; AZEVEDO, R. J. ; CENTODUCATTE, P. C. ; ARAÚJO G. . Code compression to Reduce Cache Accesses. Campinas, SP: IC-UNICAMP: IC-03-23, 2003 (Relatório Técnico).
MOREANO, N. B. ; ARAÚJO G. ; SOUZA, C. C. . CDFG Merging for Reconfigurable Architectures. Campinas, SP: IC-UNICAMP: IC-03-18, 2003 (Relatório Técnico).
RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . The ArchC architecture description language. Campinas, SP: IC-UNICAMP: IC-03-15, 2003 (Relatório Técnico).
BARTHOLOMEU, M. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . Emulating Operating System Calls in Retargetable ISA Simulators. Campinas, SP: IC-UNICAMP: IC-03-29, 2003 (Relatório Técnico).
OTTONI, G. DE L. ; ARAÚJO G. . Algorithms for Array Reference Allocation in Loops of Embedded Programs. Campinas, SP: UNICAMP: IC-02-05, 2002 (Relatório Técnico).
FERREIRA, R. A. B. ; ARAÚJO G. . Context-based JIT compilation: The Design & Implementation of a Distributed JVM. Campinas, SP: IC-UNICAMP: IC-01-03, 2001 (Relatório Técnico).
ARAÚJO G. ; CENTODUCATTE, P.C. ; AZEVEDO, R. J. ; PANNAIN, R. . Expression Tree-based Algortihms for Code Compression on Embedded RISC Architecture. Campinas, SP: IC-UNICAMP: IC-00-01, 2000 (Relatório Técnico).
PANNAIN, R. ; CENTODUCATTE, P. C. ; ARAÚJO G. . Using Operand Factorization to Compress DSP Programs. Campinas, SP: IC-UNICAMP: IC-99-12, 1999 (Relatório Técnico).
ARAÚJO G. ; MALIK, S. . Code Generation for Dual-Load-Execute Architectures. Campinas, SP: IC-UNICAMP: IC-97-21, 1999 (Relatório Técnico).
FALCAO, A. X. ; LOTUFO, R. ; ARAÚJO G. . The Image Forrest Transformation. Campinas, SP: IC-UNICAMP:, 1999 (Relatório Técnico).
ARAÚJO G. ; PANNAIN, R. ; CENTODUCATTE, P. C. ; CORTES, M. L. . Code Compression Based on Operand Factorization. Campinas, SP: IC-UNICAMP: IC-98-25, 1998 (Relatório Técnico).
MALIK, S. ; ARAÚJO G. . Register Allocation for Indirect Addressing in Loops. Campinas, SP: IC-UNICAMP: IC-98-11, 1998 (Relatório Técnico).
ARAÚJO G. . Code Generation Algorithms for Digital Signal Processors. Princeton, EUA: Princeton University Press, 1997 (PhD Thesis).

Outras produções

ARAÚJO G. . Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2005.

ARAÚJO G. . Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2005.

ARAÚJO G. . Assessoria: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2005.

ARAÚJO G. . Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2004.

ARAÚJO G. . Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2004.

ARAÚJO G. . Assessoria: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2004.

ARAÚJO G. . Assessoria: Fundação de Amparo à Pesquisa do Estado de Minas Gerais. 2004.

ARAÚJO G. . Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2003.

ARAÚJO G. . Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2003.

ARAÚJO G. . Assessoria: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2003.

ARAÚJO G. . Assessoria: Fundação de Apoio ao Desenvolvimento da Universidade Federal de Pernambuco. 2003.

ARAÚJO G. . Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2002.

ARAÚJO G. . Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2002.

ARAÚJO G. . Assessoria: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2002.

ARAÚJO G. . Consultoria: Inner-loop MAC Code Vectorization for the C40 DSP (Mindspeed Technologies). 2001.

ARAÚJO G. . Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2001.

ARAÚJO G. . Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2001.

ARAÚJO G. . Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2000.

ARAÚJO G. . Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2000.

ARAÚJO G. . Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 1999.

ARAÚJO G. . Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1999.

ARAÚJO G. . Consultoria: Address Register Allocation in Program Loops of the C40 DSP (Conexant Semiconductor). 1998.

ARAÚJO G. . Fundação de Amparo à Pesquisa do Estado de São Paulo. 1998.

ARAÚJO G. ; YVIQUEL, H. ; MACHADO, M. P. ; RIGO, S. ; FRANCESQUINI, EMÍLIO . The OpenMP Cluster Programming Model and Runtime. 2020.

ARAÚJO G. ; RIGO, S. ; AZEVEDO, R. J. . The ArchC Architecture Description Language. 2003.

ARAÚJO G. . Revisor: Springer-Verlag Design Automation of Electronic Systems. 2006.

ARAÚJO G. . Revisor: ACM Trans. on Embedded Computing Systems. 2005.

ARAÚJO G. . Revisor: IEEE/ACM Int. Symposium on System Synthesis. 2005.

ARAÚJO G. . Revisor: IEEE Trans. on VLSI Systems. 2004.

ARAÚJO G. . Revisor: IEEE Trans. on Computer Aided-Design of Electronic Circuits. 2004.

ARAÚJO G. . Revisor: IEEE/ACM Int. Symposium on System Synthesis. 2004.

ARAÚJO G. . Revisor: ACM Trans. on Design Automation of Electronic Systems. 2003.

ARAÚJO G. . Revisor: IEEE/ACM Int. Synposium on System Synthesis. 2003.

ARAÚJO G. . Revisor: ACM Trans. on Design Automation of Electronic Systems. 2002.

ARAÚJO G. . Revisor: IEEE/ACM Int. Symposium on System Synthesis. 2002.

ARAÚJO G. . Revisor: ACM Trans. on Design Automation of Electronic Systems. 2001.

ARAÚJO G. . Revisor: IEEE Trans. on VLSI Systems. 2001.

ARAÚJO G. . Revisor: IEEE Trans. on Computer Aided-Design of Electronic Circuits. 2001.

ARAÚJO G. . Revisor: ACM Trans. on Embedded Computing Systems. 2001.

ARAÚJO G. . Revisor: ACM Design Automation of Electronic Systems. 2001.

ARAÚJO G. . Revisor: Int. Conf. on Compilers, Architecture and Synthesis for Embedded Systems. 2001.

ARAÚJO G. . Revisor: ACM Conference on Languages, Compilers and Tools for Embedded Systems. 2001.

ARAÚJO G. . Revisor: ACM/IEEE Design Automation Conference. 2000.

ARAÚJO G. . Revisor: ACM Trans. on Design Automation of Electronic Systems;. 2000.

ARAÚJO G. . Revisor: IEEE Trans. on VLSI Systems. 2000.

ARAÚJO G. . Revisor: IEEE Trans. of VLSI Systems. 1999.

ARAÚJO G. . Revisor: ACM Trans. on Design Automation of Electronic Systems. 1999.

ARAÚJO G. . The BrazilIP Network. 2002 (Análise Setorial) .

ARAÚJO G. . Modernização da Disciplina de Laboratório de Circuitos Lógicos. 2000 (Modernização de Laboratório (Graduação)) .

ARAÚJO G. . Fundação do Laboratório de Sistemas de Computação. 1999 (Fundação de Laboratório) .

ARAÚJO G. . Modernização do Laboratório de Hardware do IC-UNICAMP. 1998 (Modernização de Laboratório (Graduação)) .

ARAÚJO G. . VLSI Design of a Parallel Bubble Sort Algorithm. 1992 (Projeto de circuito VLSI) .

Projetos de pesquisa

2022 - Atual

Estratégias de particionamento para execução distribuída de aprendizado de máquina em problemas inversos, Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (5) / Doutorado: (5) . , Integrantes: Guido Costa Souza de Araújo - Coordenador / Sandro Rigo - Integrante / Hervé Yviquel - Integrante., Financiador(es): Petróleo Brasileiro - Rio de Janeiro - Matriz - Auxílio financeiro.
2019 - 2021

Integrando Tensor Slice Optimization into NEST, Descrição: A execução eficiente de modelos de Machine Learning (ML) tornou-se uma meta relevante para cargas de trabalho de computação modernas. Gerar código eficiente para Unidades de Processamento Neural (NPUs) é, portanto, fundamental para o desenvolvimento da área. A plataforma ETRI NEST é uma estrutura completa que permite o design e a geração de código de modelos de ML. Um problema central na compilação para ML é o particionamento e a paralelização de modelos de ML em arquiteturas multicore. Esse problema é particularmente crítico em NPUs baseados em borda que ocupam pouco espaço na memória do chip. Nesses casos, a minimização das operações de transferência de dados é a tarefa mais significativa para melhorar o desempenho. O Tensor Slicing Optimization (TSO) é uma abordagem de exploração de espaço de design NPU multicore que visa particionar e paralelizar camadas de convolução para minimizar o número de transações de memória de/para a memória do host. O objetivo deste projeto é projetar/incorporar o TSO ao NEST. A avaliação experimental da abordagem será testada no motor SilicoNeuro NMP.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Doutorado: (2) . , Integrantes: Guido Costa Souza de Araújo - Coordenador / MACHADO PEREIRA, MARCIO - Integrante., Financiador(es): Electronics and Telecommunications Research Institute - Cooperação.
2019 - Atual

Paralelização de Problemas de Geofísica em Clusters Heterogêneos CPU-GPU na Nuvem, Descrição: Imageamento s sísmico é reconhecidamente um problema de Geofísica que é central à etapa de exploraçãoao de petr ́oleo. A solução deste problema se baseia em técnicas de Reverse Time Migration (RTM) como Common-Reflection-Surface (CRS) e Full Waveform In- version (FWI) que realizam computações complexas em volumes gigantescos de dados. Técnicas como FWI, por exemplo, oferecem soluções precisas para o problema de imageamento sismico, a um custo computational muito elevado. Por outro lado, a disponibilizaçãoao pela indústria de nuvens com nós CPU-GPU tem indicado que problemas como FWI podem se beneficiar de um número significativo de nós CPU-GPU com elevada ca- pacidade computacional. A meta deste projeto é desenvolver uma plataforma, chamada BR-CLOUD, baseada em padrões da industria, que permita uma solução eficiente na nuvem para problemas complexos de imageamento sismico. Para viabilizar esta plataforma pretende-se integrar e ampliar modelos de execução paralela já usados pela indústria como OpenMP, MPI e CUDA. O modelo resultante deve ser totalmente compat ́ıvel com estes padrões, ser independente de vers ̃oes de ferramentas, e permitir o descarregamento de programas científicos complexos em nuvens heterogêneas de maneira transparente, balanceada e tolerante à falhas. Descarregamento de computação (i.e. computation offloading) é um modelo de programação paralela em que os fragmentos do programa (por exemplo, laços quentes) são anotados para que sua execução seja realizada em hardware dedicado ou dispositivos aceleradores como GPUs. A equipe deste projeto possui uma grande experiência em paralelização de código, e propôs o primeiro modelo que esten- deu o padrão OpenMP para permitir descarregamento de computação transparente na nuvem. Este modelo, chamado OmpCloud, segue o padrão OpenMP, e foi testado com uma aplicação científica complexa nas nuvens da Amazon AWS e Microsoft Azure, produzindo bons resultados. Este projeto tem dois objetivos. Primeiro pretende-se estender OmpCloud para viabilizar paralelismo de tarefas de OpenMP 4.X na nuvem, integrando o modelo resultante de maneira transparente com drivers MPI. Isto permitirá a execução não bloqueante e pipelined das tarefas de fomatação e distribuição de dados com a computação em GPU dos kernels dos programas. Espera-se com isto superpor latências de execução temporal e espacialmente de modo a melhorar o desempenho final da aplicação. O segundo objetivo deste projeto é desenvolver técnicas de otimização de código para GPUs que melhorem a localidade de referência e a latência de descarregamento de dados.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (5) / Doutorado: (5) . , Integrantes: Guido Costa Souza de Araújo - Coordenador / Sandro Rigo - Integrante / Hervé Yviquel - Integrante / MACHADO PEREIRA, MARCIO - Integrante / Emílio de Camargo Francesquini - Integrante., Financiador(es): Petróleo Brasileiro - Rio de Janeiro - Matriz - Auxílio financeiro.
2019 - Atual

Aceleração de Convolução usando Eingen, Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (5) / Doutorado: (2) . , Integrantes: Guido Costa Souza de Araújo - Coordenador., Financiador(es): Instituto de Computação - UNICAMP - Auxílio financeiro.
2015 - 2017

A Multicore Task Scheduler Platform (MTSP), Projeto certificado pela empresa LG Electronics do Brasil em 28/05/2015., Descrição: Paralelização de trechos de programa que possuem dependências carregadas por laços ("loop-carried dependencies") é um problema complexo para o qual não existem boas soluções. Técnicas de paralelização baseadas em tarefas geradas dinamicamente a partir de um grafo de dependências vem sendo sugeridas como uma abordagem promissora para este problema, de maneira análoga ao que é feito pelo Algoritmo de Tomasulo durante a execução de instruções em processadores super-escalares. No entanto, o custo computacional de se manter dependências de tarefas é alto, e novos algoritmos e arquiteturas precisam ser estudados que minimizem este overhead. O objetivo final deste projeto é desenvolver algoritmos/arquiteturas de escalonamento de tarefas em uma plataforma experimental denominada Multicore Task Scheduler Platform (MTSP).. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Doutorado: (1) . , Integrantes: Guido Costa Souza de Araújo - Coordenador / Divino César Soares Lucas - Integrante / Lucas Henrique Morais - Integrante., Financiador(es): LG Electronics do Brasil - Auxílio financeiro.
2015 - 2017

OpenMP para GPGPU: Transformação e Otimização, Projeto certificado pela empresa SAMSUNG ELETRONICA DA AMAZONIA LTDA em 13/07/2015., Descrição: Um dos desafios mais importantes para os desenvolvedores de software modernos é a concepção de aplicações que tirem proveito do poder e benefícios de desempenho de arquiteturas heterogêneas. Estes sistemas contêm tipicamente um número de unidades de processamento, com diferentes características, que vão desde CPUs com múltiplos núcleos, GPUs altamente especializadas e aceleradores de hardware. Os telefones celulares, por exemplo, têm geralmente uma CPU para a execução das aplicações do usuário e sistema operacional, mas eles também contêm processadores especializados (por exemplo GPUs e DSPs) para melhorar o desempenho de tarefas de computação intensiva, como processamentos de áudio e vídeo. Este projeto visa o desenvolvimento de um framework de paralelização para sistemas heterogêneos baseados em GPU que irá permitir a síntese de código portátil padrão em representação intermediaria (SPIR) a partir de construções OpenMP.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Guido Costa Souza de Araújo - Coordenador / Marcio Pereira Machado - Integrante / Luís Mattos - Integrante / Rafael Cardoso Fernandes Sousa - Integrante., Financiador(es): SIDIA INSTITUTO DE CIENCIA E TECNOLOGIA - Auxílio financeiro.
2012 - 2014

Paralelização de Laços para Regiões Quentes de Programa usando Software Pipeline Desacoplado e sua Aplicação a Problemas de Reconhecimento Robusto de Face, Projeto certificado pela empresa SAMSUNG ELETRONICA DA AMAZONIA LTDA em 13/03/2013., Descrição: Este projeto tem por objetivo desenvolver atividades colaborativas entre os profissionais do setor de Pesquisa e Desenvolvimento (R&D) da Samsung Eletrônica da Amazônia e o Instituto de Computação da Universidade Estadual de Campinas visando a realização de Projeto de Pesquisa nas áreas de Paralelização de Regiões Quentes e sua Aplicação em Problemas de Reconhecimento Automática de Faces.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador., Financiador(es): Samsung Eletrônica da Amazônia - Auxílio financeiro.
2012 - 2013

Algoritmos e Suporte em Hardware para Projeto de Máquinas Virtuais Eficientes, Descrição: Este projeto visa investigar algoritmos e técnicas em hardware para auxiliar a implementação de máquinas virtuais eficientes. Máquinas virtuais são programas de computador que emulam uma interface para execução de outros programas, compilados para a interface sendo emulada. Esta tecnologia está presente em diversos sistemas computacionais e é utilizada desde o suporte à linguagens de programação de alto nível, como na máquina virtual Java, até a implementação de pro- cessadores com projeto integrado de hardware e software, como é o caso do processador Efficeon da Transmeta. A maioria das máquinas virtuais existentes na literatura utiliza técnicas de emulação si- milares, como interpretação e tradução dinâmica de binários. De fato, as duas técnicas são muitas vezes utilizadas de forma colaborativa, em uma mesma máquina virtual, para acelerar o processo de emulação e tornar a máquina virtual eficiente. Dada a importância do processo de emulação nas máquinas virtuais, o objetivo deste projeto de pesquisa é a investigação de algoritmos e técnicas em hardware para acelerar o processo de emulação em máquinas vir- tuais. O projeto será focado na investigação de técnicas para detecção e predição de código ?quente?.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2011 - 2013

Sistemas Integrados Multiprocessados para Suporte a Realidade Aumentada em Dispositivos Móveis - MRM, Descrição: Projeto Casadinho/Procad CNPq 552699/2011-0.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Integrante / Rodolfo Jardim de Azevedo - Integrante / Ney Laert Villar CAllazans - Coordenador.
2011 - 2012

Análise, Modelagem e Otimização de Potência e Desempenho em Data-centers, Descrição: O crescimento vertiginoso da Internet tem possibilitado o surgimento de um novo paradigma em Computação denominado Cloud Computing (Computação nas Nuvens). Neste paradigma, a computação é realizada remotamente em centros da dados (data-centers), que disponibilizam, de maneira transparente ao usuário, desde serviços básicos de acesso a repositórios e conteúdos, à servidores de ciclos capazes de realizar computação científica sofisticada, ou data-mining em volumes gigantescos de dados. A viabilidade deste modelo está baseada em dois aspectos fundamentais: disponibilidade de banda de acesso, e eficiência computacional e energética dos data-centers. Este projeto tem por objetivo estudar problemas de modelagem e otimização de desempenho e pot?encia em data-centers. Ele está dividido em três grandes sub-projetos: (a) análise e modelamento de performance e consumo de potência das arquiteturas utilizadas; (b) gerenciamento de potência dentro dos requisitos de desempenho; (c) estudo de técnicas de detecção e extração de paralelismo das arquiteturas multicore usadas nos centros. Estes sub-projetos estão relacionados da seguinte forma. Inicialmente iremos criar modelos de potência e desempenho para as arquiteturas e estudaremos qual o impacto das aplicações nestes modelos. Em paralelo, serão pesquisados mecanismos de gerenciamento de potência que permitam distribuir a computação de maneira eficiente, melhorando assim o desempenho do centro por Watt de potência consumida. Por último, estudaremos algoritmos que permitam aumentar o desempenho destes centros a partir da detecção e distribuição de paralelismo em suas arquiteturas multicore.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador / Rodolfo Jardim de Azevedo - Integrante / Sandro Rigo - Integrante / Reinaldo Bergamaschi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2008 - 2010

Desenvolvimento de Técnicas de Hardware e Software para Otimização de Desempenho em Arquiteturas Modernas de Processadores, Descrição: Este projeto teve como foco principal o estudo de novas técnicas de projeto, verificação e otimização de desempenho em arquiteturas dedicadas e processadores multi-core. Foram estudados aspectos relacionados à: (a) introspecção de plataformas SoC; (b) simulação e avaliação de potência consumida; (c) técnicas de redução da potência consumida; (d) captura de traços de execução freqüentes; (e) compilação dinâmica de código; e (f) otimização de programas.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2006 - 2009

Automação do Projeto de Sistemas Dedicados Usando uma Linguagem de Descrição de Arquiteturas - UNICAMP e UFSC, Descrição: O foco principal desse projeto é ampliar a Linguagem ArchC juntamente com seu conjunto de ferramentas.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador / Rodolfo Jardim de Azevedo - Integrante / Sandro Rigo - Integrante / Paulo Cesar Centoducatte - Integrante / Luiz Claudio Villar dos Santos - Integrante., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro.
2006 - 2009

Algoritmos para Geração de Código e Simulação de Arquiteturas Multicore e MPSoC, Descrição: Com o aumento da integração dos circuitos VLSI o problema de densidade de potência em arquiteturas superescalares cresceu consideravelmente. Como alternativa, a indústria está́ considerando uma solução baseada na combinação de arquiteturas multicore, onde um número elevado de processaores escalares extremamente otimizados, funcionando em uma frequência mais baixa, seriam conectados a uma hierarquia de memoória baseada em transações, utilizando um modelo de progrmação inspirado em threads. Por outro lado, na área de sistemas embarcados está se estabelecendo um consenso que os sistemas embarcados do futuro serão formados por plataformas heterogêneas, denominadas MPSoCs. O objetivo central deste projeto é estudar os principais problemas de pesquisa relacionados a estas novas macro arquiteturas.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2006 - 2008

Projetos Baseados em Plataformas: Estabelecendo um Ambiente Comum para Pesquisa e Desenvolvimento de Novas Metodologias de Projeto - UFPE, UNICAMP e UFCG, Descrição: Desenvolvimento de metodologias para projetos baseados em plataformas.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador / Rodolfo Jardim de Azevedo - Integrante / Paulo Cesar Centoducatte - Integrante / Sandro Rigo - Integrante., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.
2005 - 2007

Microcode Compression - UNICAMP e Intel Corporation (California, EUA), Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2005 - 2007

Projeto Intel-UNICAMP: Parceria Tecnológica e Intercâmbio., Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2004 - 2008

Xingo: Um Compilador Otimizante para Arquiteturas Dedicadas e Reconfiguráveis, Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2004 - 2004

Otimização de Código de Pre-load em Arquiteturas XScale -- UNICAMP e Intel Corporation (California, EUA), Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2003 - 2010

Brazil-IP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual, Descrição: O processo de modernização brasileiro nos últimos anos tem custado ao País um preço extremamente alto. O impacto disto pode ser sentido no crescimento vertiginoso do déficit na balança comercial brasileira. O segundo ítem que mais contribui para este déficit (US$ 1.8 Bi em 2001) é a importação de componentes eletrônicos para a indústria. O MCT vem realizando um esforço considerável para atrair a atenção de grandes fabricantes mundiais de componentes na tentativa de motivá-los a instalar centros de manufatura e projeto no País. Do lado da manufatura, este esforço tem como foco principal a atração de indústrias mundiais de componentes eletrônicos. Com relação às atividades de projeto de componentes, a SEPIN/MCT, através do Plano Nacional de Microeletrônica (Design House), estabeleceu uma política de indução de atividades de projeto em componentes microeletrônicos, que procura estimular simultaneamente atividades acadêmicas, profissionais e industriais neste setor. Em consonância com a proposta do PNM, um grupo de universidades (listados abaixo) se organizou em torno do projeto The Brazil-IP Network (http://www.ic.unicamp.br/~srigo/wsld/BrazilIP.html ). Este projeto tem por objetivo estruturar as atividades das instituições de microeletrônica do País em torno de uma rede colaborativa e distribuída capaz de desenvolver projeto de componentes semicondutores, conhecidos como Intellectual Property (ou IPs). A missão da Brazil IP Network pode ser dividida em duas partes. A curto prazo ela pretende aumentar a capacidade do País de organizar atividades de projeto, expondo instituições de P&D a práticas internacionais de projeto (VSI/SRS) e avaliação. A longo prazo, o objetivo é agilizar a formação de massa crítica em projeto capaz de alavancar startups (Design Houses) no País. Neste sentido, ela complementa as linhas de ação do PNM.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2003 - 2005

Looking for New Instructions and Optimizations in Embedded Systems - UNICAMP e Microsoft Corporation (Washington, EUA), Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2007

ChameLeon - Especialização de Processadores para Arquiteturas Reconfiguráveis - CT-INFO/CNPq, Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2002 - 2004

Inner-Loop Synthesis Using Processor-FPGA Architectures - UNICAMP e Mindspeed Technologies (California, EUA), Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2000 - 2004

Um Compilador Otimizante para Arquiteturas Dedicadas - FAPESP, Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2000 - 2001

Compiling Techniques for VLIW-DSP Architectures - UNICAMP e Conexant Semiconductor (California, EUA), Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
1999 - 2001

ProTeM-CC NSF/CNPq Collaborative Research Project on Design Environments for Application Specific Processors - UNICAMP, MIT e Princeton, Situação: Concluído; Natureza: Pesquisa. , Integrantes: Guido Costa Souza de Araújo - Coordenador.

Projetos de desenvolvimento

2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.
2002 - 2008

BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Guido Costa Souza de Araújo - Coordenador.

Prêmios

2022

Prêmio Zeferino Vaz - Excelência em Pesquisa e Ensino, UNICAMP.

2021

Prêmio de Excelência Didática, Instituto de Computação, UNICAMP.

2017

Prêmio Inventores da UNICAMP (Licenciamento Kryptus), UNICAMP.

2017

Best Paper Award, SBAC-PAD.

2016

Prêmio Inventores da UNICAMP (Licenciamento Samsung), UNICAMP.

2014

Test of Time Award, SBCCI.

2014

Best paper candidate, TRANSACT'14.

2012

Paper Award (2o. Lugar), WSCAD-SCC.

2008

Prêmio Excelência Didática, Instituto de Computação, UNICAMP.

2007

Professor Titular, UNICAMP.

2006

Intel Multicore Curriculum Award, Intel Corporation (EUA).

2006

Prêmio CTD (1o. Lugar Doutorado), Sociedade Brasileira de Computação.

2006

Best IP Design Award, IP/SOC.

2006

Prêmio Capes de Teses (1o lugar), CAPES.

2004

Julio Salek Aude Award, SBAC-PAD 2004.

2003

Best Paper Award, SCOPES'03.

2003

Microsoft Research Award, Microsoft Corporation (EUA).

2003

Prêmio CTD (2o. lugar Mestrado), Sociedade Brasileira de Computação.

2002

Prêmio Zeferino Vaz - Excelência em Pesquisa e Ensino, UNICAMP.

2002

Professor Livre Docente, UNICAMP.

2002

Paraninfo da Turma, Engenharia de Computação.

2001

Conexant Research Award, Conexant Semiconductor Systems Inc, California (EUA).

2001

Mindspeed Research Award, Mindspeed Technologies, California (EUA).

1996

ACM/IEEE Best Paper Award, 33rd ACM/IEEE Design Automation Conference.

Histórico profissional

Endereço profissional

Universidade Estadual de Campinas, Instituto de Computação, Departamento de Sistemas de Computação. , Avenida Albert Einstein, 1251, Cidade Universitária, 13083852 - Campinas, SP - Brasil, Telefone: (019) 35215880, Fax: (019) 35215847, URL da Homepage:

Experiência profissional

2018 - 2021

INSTITUTO DE COMPUTAÇÃO - UNICAMP

Vínculo: , Enquadramento Funcional:

2012 - Atual

Sidia Instituto de Ciência e Tecnologia

Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho Técnico-Científico

2006 - 2009

Ministério da Ciência, Tecnologia e Inovações

Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho do CI-Brasil

2006 - 2006

Ministério da Ciência, Tecnologia e Inovações

Vínculo: Colaborador, Enquadramento Funcional: Coordenador do Centro de Treinamento 2 MCT, Carga horária: 20

2005 - Atual

Instituto de Pesquisas Eldorado - Brasília

Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho Técnico-Científico

2005 - Atual

Financiadora de Estudos e Projetos

Vínculo: Consultor, Enquadramento Funcional: Consultor Ad-Hoc

1999 - 2000

IMA Informática dos Municípios S/A

Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho de Administração

1988 - Atual

Universidade Estadual de Campinas

Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

12/1999
Direção e administração, Instituto de Computação, Departamento de Sistemas de Computação.,Cargo ou função, Coordenador do Laboratório de Sistemas de Computação.
05/1997
Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Arquitetura de Computadores I (MO401), Implementação de Linguagens I (MO403), Implementação de Linguagens II (MO615), Tópicos em Linguagens de Programação I (MO802)
08/1988
Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Circuitos Lógicos (MC602), Introdução a Processamento de Dados (MC111), Laboratório de Circuitos Lógicos (MC603), Laboratório de Projeto de Sistemas Computacionais (MC723), Princípios de Projeto VLSI (MC922), Projeto de Sistemas Computacionais (MC722), Projeto de Sistemas VLSI (MC922), Tópicos Especiais em Linguagens de Programação (MC900)
01/1988
Pesquisa e desenvolvimento, Instituto de Computação, Departamento de Sistemas de Computação.,Linhas de pesquisa
11/2011 - 06/2013
Direção e administração, Instituto de Computação.,Cargo ou função, Coordenador do Programa Ciência sem Fronteiras (CsF) na Unicamp.
08/2004 - 07/2008
Direção e administração, Instituto de Computação, Departamento de Sistemas de Computação.,Cargo ou função, Chefe de Departamento.
08/2004 - 07/2008
Direção e administração, Instituto de Computação.,Cargo ou função, Presidente da Comissão Diretora de Informática.
03/2004 - 10/2004
Conselhos, Comissões e Consultoria, Instituto de Computação.,Cargo ou função, Membro (Exatas/Tecnológicas) do Conselho do Fundo de Apoio à Pesquisa da UNICAMP.
01/2001 - 01/2003
Direção e administração, Instituto de Computação.,Cargo ou função, Membro da Banca de Sistemas de Programação para o Exame Geral de Doutorado.
07/1999 - 07/2000
Direção e administração, Instituto de Computação.,Cargo ou função, Presidente da Comissão Diretora de Informática.
03/1998 - 03/2000
Direção e administração, Instituto de Computação.,Cargo ou função, Presidente da Banca de Sistemas de Computação para o Exame Geral de Doutorado.
04/1998 - 07/1999
Direção e administração, Instituto de Computação.,Cargo ou função, Membro da Comissão Diretora de Informática.

1985 - 1987

DigiRede Nordeste S/A

Vínculo: Empresa Privada, Enquadramento Funcional: Engenheiro Junior II, Carga horária: 40, Regime: Dedicação exclusiva.

2020 - Atual

University of Alberta

Vínculo: Professor Adjunto, Enquadramento Funcional: N/D

Propriedade Intelectual

Patentes (1)

Tipo	Título	Data depósito
INVENTOR e DEPOSITANTE	Cifrador externo de teclado	08/07/2003