Pedro Barbosa Zanetta

Bacharel em Engenharia Elétrica com ênfase em Eletrônica e Telecomunicações pela Universidade Federal de Uberlândia (2008). Durante a graduação, participou do Programa de Educação Tutorial (PET) e estudou no Institut National des Sciences Appliquées de Lyon (FR). No primeiro semestre de 2007, realizou estágio de engenharia na empresa AREVA NP em Paris (FR). Em 2008, fez parte do Programa Nacional de Formação de Projetistas de Circuitos Integrados (CI Brasil) na área de Sistemas de Radio Frequência (RF). De 2009 até 2016, trabalhou como projetista de circuitos integrados analógicos na Freescale Semiconductor e posteriormente na NXP Semiconductors. Neste período, recebeu algumas premiações por soluções inovadoras e atividades de liderança em projetos de P&D. Inventor em 11 pedidos de patente submetidos ao United States Patent and Trademark Office (USPTO) e outros 3 em andamento. Tenho interesse nas seguintes linhas de pesquisa: Circuitos Integrados Analógicos, Mistos e de RF, Internet das Coisas e Nanotecnologia.

Informações coletadas do Lattes em 20/11/2022

Acadêmico

Formação acadêmica

Graduação em Engenharia Elétrica

2003 - 2008

Universidade Federal de Uberlândia
Título: Sistemas de Controle no Espaço de Estados: Teoria e Prática Usando MATLAB®
Orientador: Carlos Augusto Bissochi Junior
com

Curso técnico/profissionalizante em Eletrônica - Básico

1998 - 1999

SENAI - Departamento Regional de São Paulo

Formação complementar

2008 - 2008

CI Brasil - Fase I. (Carga horária: 413h). , Centro de Tecnologia da Informação Renato Archer, CTI, Brasil.

2007 - 2007

Processamento Digital de Sinais Biológicos. (Carga horária: 8h). , Instituto Nacional de Telecomunicações, INATEL, Brasil.

2006 - 2007

Extensão universitária em Engenharia Elétrica. , Institut National des Sciences Appliquées de Lyon, INSA LYON, França.

2006 - 2007

B1 - Utilisateur indépendant. (Carga horária: 26h). , Institut National des Sciences Appliquées de Lyon, INSA LYON, França.

2006 - 2006

Modelagem e Animação em 3DMax. (Carga horária: 20h). , Empresa Júnior de Consultoria em Engenharia Elétrica - UFU, CONSELT, Brasil.

2006 - 2006

A2 - Utilisateur élémentaire. (Carga horária: 95h). , Institut National des Sciences Appliquées de Lyon, INSA LYON, França.

2004 - 2006

Extensão universitária em Programa de Educação Tutorial. , Universidade Federal de Uberlândia, UFU, Brasil.

2005 - 2005

Básico de MATLAB. (Carga horária: 20h). , Universidade Federal de Uberlândia, UFU, Brasil.

2004 - 2004

OrCAD. (Carga horária: 12h). , Programa de Educação Tutorial - UFU, PET - UFU, Brasil.

2004 - 2004

Microcontroladores PIC. (Carga horária: 20h). , Programa de Educação Tutorial - UFU, PET - UFU, Brasil.

2003 - 2004

Curso de Nível Básico de Língua Alemã. (Carga horária: 164h). , Instituto de Letras e Lingüística, ILEEL, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Francês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Alemão

Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.

Áreas de atuação

Grande área: Outros / Área: Microeletrônica.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

Grande área: Engenharias / Área: Engenharia Elétrica.

Organização de eventos

ZANETTA, P. B. . II Vem Pra UFU. 2006. (Outro).

ZANETTA, P. B. . VIII JEEL - Jornada de Engenharia Elétrica. 2006. (Outro).

ZANETTA, P. B. . III Semana Acadêmica da UFU. 2006. (Outro).

ZANETTA, P. B. . IV Jornada PET. 2005. (Outro).

ZANETTA, P. B. . IV CEEL - Conferência em Estudos de Engenharia Elétrica. 2005. (Outro).

ZANETTA, P. B. . WARV?05 - I Workshop de Aplicações de Realidade Virtual. 2005. (Outro).

ZANETTA, P. B. . I Vem Pra UFU. 2005. (Outro).

ZANETTA, P. B. . VII JEEL - Jornada de Engenharia Elétrica. 2005. (Outro).

Participação em eventos

Oficina de Teste de Circuitos Integrados. 2010. (Oficina).

JEELB - IX Jornada de Engenharia Elétrica e I Jornada de Engenharia Biomédica. 2007. (Outra).

X ENAPET - Encontro Nacional dos Grupos PET. 2005. (Encontro).

I CEEL - Conferência em Estudos de Engenharia Elétrica. 2003. (Outra).

XVII SNPTEE - Seminário Nacional de Produção e Transmissão de Energia Elétrica. 2003. (Seminário).

Outras produções

ZANETTA, P. B. . Básico de Informática: Windows, Word, Excel, PowerPoint e Internet. 2005. (Curso de curta duração ministrado/Extensão).

ZANETTA, P. B. . Desenvolvimento de Sites. 2005. (Curso de curta duração ministrado/Extensão).

ZANETTA, P. B. . HTML e CSS. 2005. (Curso de curta duração ministrado/Extensão).

Projetos de desenvolvimento

2004 - 2006

Desenvolvimento e Implementação da Biblioteca Digital da Faculdade de Engenharia Elétrica - UFU, Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Pedro Barbosa Zanetta - Integrante / Éder Alves de Moura - Integrante / Keiji Yamanaka - Coordenador.
2004 - 2006

Desenvolvimento e Implementação da Biblioteca Digital da Faculdade de Engenharia Elétrica - UFU, Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Pedro Barbosa Zanetta - Integrante / Éder Alves de Moura - Integrante / Keiji Yamanaka - Coordenador.
2004 - 2006

Desenvolvimento e Implementação da Biblioteca Digital da Faculdade de Engenharia Elétrica - UFU, Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Pedro Barbosa Zanetta - Integrante / Éder Alves de Moura - Integrante / Keiji Yamanaka - Coordenador.

Prêmios

2015

BRAVO AWARD, Freescale Semiconductor.

2015

FIRST PATENT GRANTED, Freescale Semiconductor.

2013

BRAVO AWARD, Freescale Semiconductor.

Histórico profissional

Experiência profissional

2010 - 2015

Freescale Semicondutores Brasil

Vínculo: Celetista, Enquadramento Funcional: Projetista de Circuitos Integrados Analógicos, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Projeto de módulos de Propriedade Intelectual (IP) analógicos para produtos do tipo sistema em um chip (SoC) destinados aos mercados automotivo e geral. Envolvido em todo o processo de desenvolvimento de circuitos integrados: análise de viabilidade, especificações, projeto, verificação, supervisão de layout, integração do módulos em SoCs, validação em laboratório e elaboração de testes de produção em massa. Os projetos incluem: referências de corrente e tensão, reguladores de tensão de baixo consumo de potência, monitores de alimentação, sensores de corrente e de temperatura dentre outros.

2009 - 2009

Centro de Treinamento 2

Vínculo: Bolsista, Enquadramento Funcional: CI Brasil - Extensão da Fase I / Fase II, Carga horária: 40, Regime: Dedicação exclusiva.

2009 - 2009

Centro de Treinamento 2

Vínculo: Bolsista, Enquadramento Funcional: CI Brasil - Fase III, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Atividades da fase III do Programa Nacional de Formação de Projectistas de Circuitos Integrados - CI Brasil, no Centro de Treinamento 2 em cooperação com a empresa Freescale Semicondutores do Brasil.

2008 - 2008

Centro de Treinamento 2

Vínculo: Bolsista, Enquadramento Funcional: CI Brasil - Fase I, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Participação na Fase I do Programa Nacional de Formação de Projetistas de Circuitos Integrados - CI Brasil no decorrer de 01/08/2008 à 31/12/2008. O curso iniciou no dia 04/08/2008 quando aconteceram as disciplinas de nivelamento que transcorreram até 22/08/2008. Os cursos principais tiveram início no dia 25/08/2008 e transcorreram até o dia 19/12/2008. Theoretical Courses Completed: Analog IC Design, Semiconductor Business Processes, IC Processes and Devices and RF IC Design Lab Courses Completed: Virtuoso Analog Design Environment, Virtuoso Spectre Circuit Simulator, Analog Modeling with Verilog-A, Virtuoso AMS Designer, Virtuoso Spectre RF Tools, Virtuoso UltraSim Full-Chip Simulator, Virtuoso Layout Editor, Virtuoso XL Layout Editor, Virtuoso Chip Assembly Router, Assura Verification, Cadence QRC User Transistor-Level Extraction, Mixed-Signal CMOS Physical Implementation and RF Design Methodology Kit

2007 - 2007

AREVA NP

Vínculo: Estágio, Enquadramento Funcional: Dynamic Follow-up of Pipelines And Supports, Carga horária: 35, Regime: Dedicação exclusiva.

Outras informações:
No departamento de engenharia NESP-FE da empresa AREVA NP, este estágio compreendeu a concepção, construção e administração de um sistema de informação online que tem por objetivo a gestão de modificações no Plant Design Management System - PDMS do projeto EPR OL3. Tutor: Bertrand Grezis. Nota: 18/20.

2003 - 2008

Universidade Federal de Uberlândia

Vínculo: Livre, Enquadramento Funcional: Aluno de graduação, Regime: Dedicação exclusiva.

Atividades

11/2005 - 12/2005
Conselhos, Comissões e Consultoria, Centro de Ciências Exatas e Tecnologia, Faculdade de Engenharia Elétrica.,Cargo ou função, Representante discente para elaboração de normas relativas à Tutoria Acadêmica do novo Projeto Pedagógico do Curso de Graduação em Engenharia Elétrica.
07/2004 - 07/2005
Estágios , Centro de Ciências Exatas e Tecnologia, Faculdade de Engenharia Elétrica.,Estágio realizado, Estágio no Laboratório de Inteligência Artificial, tendo cumprido uma carga horária total de 1000 horas..
01/2004 - 07/2004
Ensino, Engenharia Elétrica, Nível: Graduação,Disciplinas ministradas, Monitor da disciplina Cálculo Diferencial e Integral II. Carga horária: 12 horas semanais.

2015 - 2016

NXP Semiconductors N.V.

Vínculo: , Enquadramento Funcional: Analog Design Engineer, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Projeto de módulos de Propriedade Intelectual (IP) analógicos para produtos do tipo sistema em um chip (SoC) destinados ao mercado de consumo geral. Envolvido em todo o processo de desenvolvimento de circuitos integrados: análise de viabilidade, especificações, projeto, verificação, supervisão de layout, integração do módulos em SoCs, validação em laboratório e elaboração de testes de produção em massa. Os projetos incluem: reguladores de baixo consumo de potência, reguladores chaveados adaptativos, charge pumps regulados para reverse back biasing, amplificadores operacionais classe AB com entrada e saída rail to rail.