Lucas Fernando da Silva Cambuim

Formação complementar

Áreas de atuação

Organização de eventos

Participação em eventos

Participação em bancas

Orientou

Produções bibliográficas

• CAMBUIM, LUCAS ; BARROS, EDNA . FPGA-Based Pedestrian Detection for Collision Prediction System. SENSORS , v. 22, p. 4421, 2022.

• CAMBUIM, LUCAS F. S. ; OLIVEIRA, LUIZ A. ; BARROS, EDNA N. S. ; FERREIRA, ANTONYUS P. A. . An FPGA-based real-time occlusion robust stereo vision system using semi-global matching. Journal of Real-Time Image Processing , v. 17, p. 1447-1468, 2019.

• CAMBUIM, LUCAS F.S. ; MACIEIRA, RAFAEL M. ; NETO, FERNANDO M.P. ; BARROS, EDNA ; LUDERMIR, TERESA B. ; ZANCHETTIN, CLEBER . An Efficient Static Gesture Recognizer Embedded System Based on ELM Pattern Recognition Algorithm. Journal of Systems Architecture , v. 68C, p. 1-16, 2016.

• ROCHA, ELISSON DA SILVA ; CHEVTCHENKO, SERGIO F. ; CAMBUIM, LUCAS F. S. ; MACIEIRA, RAFAEL M. . Optimized Pallet Localization Using RGB-D Camera and Deep Learning Models. In: 2023 IEEE 19th International Conference on Intelligent Computer Communication and Processing (ICCP), 2023, Cluj-Napoca. 2023 IEEE 19th International Conference on Intelligent Computer Communication and Processing (ICCP), 2023. p. 155.

• SANTANA, JOSÉ R. ; CAMBUIM, LUCAS ; BARROS, EDNA . Bi-window based stereo matching using combined Siamese convolutional neural network. In: Thirteenth International Conference on Digital Image Processing, 2021, Singapore. Thirteenth International Conference on Digital Image Processing (ICDIP 2021), 2021. p. 19.

• DE MELO, MIRELLA PESSOA ; CAMBUIM, LUCAS ; BARROS, EDNA . Occupancy Grid Map Estimation Based on Visual SLAM and Ground Segmentation. In: 2021 Latin American Robotics Symposium (LARS), 2021 Brazilian Symposium on Robotics (SBR), and 2021 Workshop on Robotics in Education (WRE), 2021, Natal. 2021 Latin American Robotics Symposium (LARS), 2021 Brazilian Symposium on Robotics (SBR), and 2021 Workshop on Robotics in Education (WRE), 2021. p. 288.

• CAMBUIM, LUCAS ; BARROS, EDNA . Supporting Detection of Near and Far Pedestrians in a Collision Prediction System. In: 16th International Conference on Computer Vision Theory and Applications, 2021, Online Streaming. Proceedings of the 16th International Joint Conference on Computer Vision, Imaging and Computer Graphics Theory and Applications, 2021. p. 669.

• CAMBUIM, LUCAS F. S. ; JUNIOR, SEVERINO J. B. ; BARROS, EDNA N. S. . A Strategy to Support Streaming Communication using the Intel HARPv2 Platform: A Case Study in Stereo Vision Application. In: 2020 18th IEEE International New Circuits and Systems Conference (NEWCAS), 2020, Montréal. 2020 18th IEEE International New Circuits and Systems Conference (NEWCAS), 2020. p. 250.

• ROSA, ROGERIO S. ; CAMBUIM, LUCAS F. S. ; BARROS, EDNA N. S. . An ensemble strategy for Haplotype Inference based on the internal variability of algorithms. In: 2019 International Joint Conference on Neural Networks (IJCNN), 2019, Budapest. 2019 International Joint Conference on Neural Networks (IJCNN), 2019. p. 1.

• CAMBUIM, LUCAS F. S. ; BARBOSA, JOÃO P. F. ; BARROS, EDNA N. S. . Hardware module for low-resource and real-time stereo vision engine using semi-global matching approach. In: the 30th Symposium, 2017, Fortaleza. Proceedings of the 30th Symposium on Integrated Circuits and Systems Design Chip on the Sands - SBCCI '17. New York: ACM Press, 2017. p. 53.

• NETO, FERNANDO M. DE PAULA ; CAMBUIM, LUCAS F. ; MACIEIRA, RAFAEL M. ; LUDERMIR, TERESA B. ; ZANCHETTIN, CLEBER ; BARROS, EDNA N. . Extreme Learning Machine for Real Time Recognition of Brazilian Sign Language. In: 2015 IEEE International Conference on Systems, Man, and Cybernetics (SMC), 2015, Kowloon Tong. 2015 IEEE International Conference on Systems, Man, and Cybernetics. p. 1464.

• NARAYANAN, BIPIN KUMAR BADRI ; CAMBUIM, LUCAS ; NASARTSCHUK, KONSTANTIN ; KENT, KENNETH B. ; PLOEGER, PAUL G. . Improved language support for Verilog elaboration in Odin II and FPGA architecture benchmarking in the VTR CAD tool. In: 2015 IEEE Pacific Rim Conference on Communications, Computers and Signal Processing (PACRIM), 2015, Victoria. 2015 IEEE Pacific Rim Conference on Communications, Computers and Signal Processing (PACRIM). p. 309.

• MACIEIRA, RAFAEL M. ; CAMBUIM, LUCAS F. S. ; SOUZA, LUIZ L. ; OLIVEIRA, LUIZ A. ; RIOS, MARCUS F.R. ; BARROS, EDNA . The Design of an Image Converting and Thresholding Hardware Accelerator. In: 2014 Brazilian Symposium on Computing Systems Engineering (SBESC), 2014, Manaus. 2014 Brazilian Symposium on Computing Systems Engineering. p. 103.

• CARVALHO, FRANCISCO DE A.T. DE ; CAMBUIM, LUCAS F. S. . Partitioning fuzzy clustering algorithms for mixed feature-type symbolic data. In: 2012 IEEE International Conference on Systems, Man and Cybernetics SMC, 2012, Seoul. 2012 IEEE International Conference on Systems, Man, and Cybernetics (SMC). v. 1. p. 1385-1390.

• CAMBUIM, LUCAS F. S. . Predictive Maintenance Model Based on Anomaly Detection in Induction Motors: A Machine Learning Approach Using Real-Time IoT Data. 2023. (Apresentação de Trabalho/Simpósio).

• Lucas F. S. Cambuim ; BARROS, EDNA . Supporting Detection of Near and Far Pedestrians in a Collision Prediction System. 2021. (Apresentação de Trabalho/Conferência ou palestra).

• Lucas F. S. Cambuim ; BARBOSA, JOÃO P. F. ; BARROS, EDNA N. S. . Hardware module for low-resource and real-time stereo vision engine using semi-global matching approach In: the 30th Symposium, 2017, Fortaleza. 2017. (Apresentação de Trabalho/Simpósio).

• CAMBUIM, L. F. S. ; BARROS, E. . Desenvolvimento de Modelo RTL de Processador RISC de 32 bits. 2013. (Apresentação de Trabalho/Congresso).

Projetos de pesquisa

• 2018 - 2018

  ALDO RMA - MONITORAMENTO DO RECEBIMENTO DE MERCADORIAS, Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Bruno Medeiros de Oliveira - Integrante / Sergio Castelo Branco Soares - Coordenador.

• 2011 - 2012

  Método de Agrupamento de Tipo Nuvens Dinânimas baseados em Distancias Lr, Projeto certificado pelo(a) coordenador(a) Francisco de Assis Tenorio de Carvalho em 30/01/2024., Descrição: Projeto destinado ao desenvolvimento de algoritmos de clusterização com partições tanto hard como fuzzy, usando modelagem por histogramas. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Doutorado: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / CARVALHO, FRANCISCO DE A.T. DE - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

Projetos de desenvolvimento

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

• 2012 - Atual

  Desenvolvimento de Modelo RTL de Processador RISC de 32 bits, Descrição: O projeto tem como objetivo principal a implementação de um processador MIPS em FPGA, mais especificamente, a implementação em nível de RTL do Processador MIPS R3000.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Lucas Fernando da Silva Cambuim - Integrante / Edna Natividade da Silva Barros - Coordenador / Vanessa Oliveira Ogg - Integrante.

Prêmios