Cesar Albenes Zeferino

possui graduação em Engenharia Elétrica pela Universidade Federal de Santa Maria (1993), mestrado em Ciência da Computação pela Universidade Federal de Santa Catarina (1996) e doutorado em Ciência da Computação pela Universidade Federal do Rio Grande do Sul (2003), com estágio na Université Pierre et Marie Curie / Sorbonne University (2001). Tem experiência em ensino, pesquisa e desenvolvimento na área de Computação, com ênfase em Arquitetura de Sistemas de Computação. Atualmente é professor da Universidade do Vale do Itajaí, onde é coordenador do Curso de Mestrado em Computação Aplicada (www.univali.br/mca) e do Laboratório de Sistemas Embarcados e Distribuídos (www.univali.br/leds). É membro da Sociedade Brasileira de Computação (SBC), da Sociedade Brasileira de Microeletrônica (SBMicro) e da IEEE Circuits and Systems Society. É também membro consultor ad-hoc da Capes e do CNPq. Os principais tópicos de pesquisa de seu interesse incluem: Computação Embarcada e Projeto de Sistemas Digitais Integrados, com foco no projeto de arquiteturas de comunicação chaveadas de alto desempenho para sistemas integrados em um único chip (NoCs - Networks-on-Chip).

Informações coletadas do Lattes em 31/01/2020

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Computação

1998 - 2003

Universidade Federal do Rio Grande do Sul
Título: Redes-em-Chip: Arquiteturas e Modelos para Avaliação de Área e Desempenho
Orientador: em Université Pierre et Marie Curie ( Alain Greiner)
com Altamiro Amadeu Susin. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Arquitetura de Computadores; Systems-on-Chip; Networks-on-Chip.

Mestrado em Ciências da Computação

1994 - 1996

Universidade Federal de Santa Catarina
Título: Projeto do Sistema de Comunicação de um Multicomputador,Ano de Obtenção: 1996
Altamiro Amadeu Susin.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Multiprocessamento; Multicomputador; Redes de Interconexão; FPGA; Lógica Programável.Grande área: Ciências Exatas e da TerraSetores de atividade: Informática.

Graduação em Engenharia Elétrica

1988 - 1993

Universidade Federal de Santa Maria

Seção coletada automaticamente pelo Escavador

Formação complementar

2017 - 2017

Workshop Intel Modern Code. (Carga horária: 12h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2017 - 2017

Programa de Formação Continuada p/ Docentes (2017). (Carga horária: 48h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2016 - 2016

Programa de Formação Continuada p/ Coordenadores (2016). (Carga horária: 12h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2016 - 2016

Programa de Formação Continuada p/ Docentes (2016). (Carga horária: 40h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2016 - 2016

Linux Embarcado. (Carga horária: 16h). , Embedded Labworks, ELAB, Brasil.

2015 - 2015

Programa de Formação Continuada p/ Docentes (2015). (Carga horária: 40h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2014 - 2014

Programa de Formação Continuada p/ Docentes (2014). (Carga horária: 36h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2013 - 2013

Programa de Formação Continuada p/ Docentes (2013). (Carga horária: 20h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2011 - 2011

Programa de Formação Continuada p/ Docentes (2011). (Carga horária: 12h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2011 - 2011

Programa de Formação Continuada p/ Docentes (2011). (Carga horária: 8h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2011 - 2011

Sistema Strategic Adviser / Performance Manager. (Carga horária: 16h). , Interact Solutions, INTERACT, Brasil.

2010 - 2010

Programa de Formação Continuada p/ Docentes (2010). (Carga horária: 4h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2009 - 2009

Programa de Formação Continuada p/ Docentes (2009). (Carga horária: 11h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2009 - 2009

Programa de Formação Continuada p/ Docentes (2009). (Carga horária: 24h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2008 - 2008

Lógica Programável Xilinx e ISE Design Suite. (Carga horária: 4h). , BP&M Reprresentações / XILINX, BP&M / XILINX, Brasil.

2008 - 2008

Programa de Formação Continuada p/ Docentes (2008). (Carga horária: 6h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2007 - 2007

Programa de Capacitação do Banco de Avaliadores. (Carga horária: 24h). , Instituto Nacional de Estudos e Pesquisas Educacionais Anísio Teixeira, INEP/MEC, Brasil.

2007 - 2007

Programa de Formação Continuada p/ Docentes (2007). (Carga horária: 48h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2006 - 2006

Estratégias Regionais de Inovação e Política Ind.. (Carga horária: 14h). , Agência Brasileira de Desenvolvimento Industrial, ABDI, Brasil.

2006 - 2006

Programa de Formação Continuada p/ Docentes (2006). (Carga horária: 56h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2005 - 2005

Programa de Formação Continuada p/ Docentes (2005). (Carga horária: 24h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2005 - 2005

Programa de Formação Continuada p/ Docentes (2005). (Carga horária: 12h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2003 - 2004

Programa de Formação Continuada Para Docentes. (Carga horária: 48h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2003 - 2003

Extensão universitária em Evolução dos Algoritmos Criptográficos. (Carga horária: 4h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2002 - 2003

Programa de Formação Continuada para Docentes. (Carga horária: 76h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2002 - 2002

Extensão universitária em Tecnologias de Armazenamento. (Carga horária: 4h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2002 - 2002

Extensão universitária em Gerenciamento de Falhas Em Redes de Comunicação. (Carga horária: 4h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2002 - 2002

Extensão universitária em Gerenciamento de Alto Tráfego de Dados Com Qos. (Carga horária: 4h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

1999 - 2000

Língua Francesa. (Carga horária: 360h). , Aliance Française, AF, Brasil.

1996 - 1996

Altera Certified User Training. (Carga horária: 8h). , União Digital Altera, UD/ALTERA, Brasil.

1995 - 1995

Programação Paralela Utilizando Mensagens. (Carga horária: 8h). , Sociedade Brasileira de Computação, SBC, Brasil.

1992 - 1992

Extensão universitária em Redes Neurais. (Carga horária: 30h). , Diretório Acadêmico do Centro de Tecnologia da Ufsm, DACTEC, Brasil.

1991 - 1992

Lingua Inglesa. (Carga horária: 160h). , Cursos de Conversão de Inglês Para Grupos, CCIG, Brasil.

1989 - 1989

Extensão universitária em Edição de Textos Com Word. (Carga horária: 20h). , Fundação de Apoio à Tecnologia e à Ciência, FATEC, Brasil.

1989 - 1989

Extensão universitária em Linguagem Turbo C. (Carga horária: 30h). , Fundação de Apoio à Tecnologia e à Ciência, FATEC, Brasil.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Razoavelmente, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.

Espanhol

Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Pouco.

Francês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

Seção coletada automaticamente pelo Escavador

Organização de eventos

ZEFERINO, CESAR . 6th International Embedded Systems Symposium (IESS 2019) - Função: Membro do Comitê de Programa. 2019. (Congresso).

ZEFERINO, Cesar Albenes . 9o Computer on the Beach (COTB 2018) - Função: Membro do Comitê de Programa. 2018. (Congresso).

ZEFERINO, Cesar Albenes . 9th IEEE Latin American Symposium on Circuits and Systems (LASCAS 2018) - Função: Membro do Comitê de Programa. 2018. (Congresso).

ZEFERINO, Cesar Albenes . 8o Computer on the Beach (COTB 2017) - Função: Membro do Comitê de Programa. 2017. (Congresso).

ZEFERINO, Cesar Albenes . 8th IEEE Latin American Symposium on Circuits and Systems (LASCAS 2017) - Função: Membro do Comitê de Programa. 2017. (Congresso).

ZEFERINO, Cesar Albenes . 18th Annual International Conference on Industrial on Industrial Technology (ICIT 2017) - Função: Membro do Comitê de Programa. 2017. (Congresso).

ZEFERINO, Cesar Albenes . 7th Brazilian Symposium on Computing Systems Engineering (SBESC 2017) - Função: Membro do Comitê de Programa. 2017. (Congresso).

ZEFERINO, Cesar Albenes . 11o Workshop sobre Educação em Arquitetura de Computadores (WEAC 2017) - Função: Membro do Comitê de Programa. 2017. (Congresso).

ZEFERINO, Cesar Albenes . 50th International Symposium on Circuits and Systems (ISCAS 2017) - Função: Membro do Comitê de Programa. 2017. (Congresso).

ZEFERINO, CESAR . 16o Seminário de Iniciação Científica e V Mostra Científica de Integração Pós-Graduação e Graduação - Membro do Comitê de Programa. 2017. (Congresso).

ZEFERINO, Cesar Albenes . 7o Computer on the Beach (COTB 2016) - Função: Membro do Comitê de Programa. 2016. (Congresso).

ZEFERINO, Cesar Albenes . 6o Simpósio Brasileiro de Engenharia de Sistemas Computacionais (SBESC 2016) - Função: Membro do Comitê de Programa da Trilha de Sistemas Embarcados Críticos. 2016. (Congresso).

ZEFERINO, Cesar Albenes . 10o Workshop sobre Educação em Arquitetura de Computadores (WEAC 2016) - Função: Membro do Comitê de Programa. 2016. (Congresso).

ZEFERINO, Cesar Albenes . Concurso de Teses e Dissertações da SBMicro (SBMicro-CTD 2016) - Função: Membro do Comitê de Programa. 2016. (Concurso).

ZEFERINO, Cesar Albenes . 11th Argentine School of Micro-Nanoelectronics, Technology and Applications (EAMTA2016) - Função: Membro do Comitê de Programa. 2016. (Congresso).

ZEFERINO, Cesar Albenes . 7th IEEE Latin American Symposium on Circuits and Systems (LASCAS2016) - Função: Membro do Comitê de Programa. 2016. (Congresso).

ZEFERINO, Cesar Albenes . 6o Computer on the Beach (COTB 2015) - Função: Membro do Comitê de Programa. 2015. (Congresso).

ZEFERINO, Cesar Albenes . 9o Workshop sobre Educação em Arquitetura de Computadores (WEAC 2015) - Função: Membro do Comitê de Programa. 2015. (Congresso).

ZEFERINO, Cesar Albenes . 8a Escola Potiguar de Computacão (EPOCA 2015) - Função: Membro do Comitê de Revisores. 2015. (Congresso).

ZEFERINO, Cesar Albenes . XXI Iberchip Workshop (IWS2015). 2015. (Congresso).

ZEFERINO, Cesar Albenes . 6th IEEE Latin American Symposium on Circuits and Systems (LASCAS2015) - Função: Membro do Comitê de Programa. 2015. (Congresso).

ZEFERINO, Cesar Albenes ; MELO, Douglas Rossi ; DAZZI, Rudimar Luís Scaranto . I Semana Acadêmica da Engenharia de Computação. 2014. (Outro).

ZEFERINO, Cesar Albenes . 5o Computer on the Beach (COTB 2014) - Função: Membro do Comitê de Programa. 2014. (Congresso).

ZEFERINO, Cesar Albenes . 4o Simpósio Brasileiro de Engenharia de Sistemas Computacionais (SBESC 2014) - Função: Membro do Comitê de Programa da Trilha de Sistemas Embarcados Críticos. 2014. (Congresso).

ZEFERINO, Cesar Albenes . 5th IEEE Latin American Symposium on Circuits and Systems (LASCAS2014) - Função: Membro do Comitê de Programa. 2014. (Congresso).

ZEFERINO, Cesar Albenes . 3o Simpósio Brasileiro de Engenharia de Sistemas Computacionais (SBESC 2013) - Função: Membro do Comitê de Programa da Trilha de Sistemas Embarcados Críticos. 2013. (Congresso).

ZEFERINO, Cesar Albenes . 26th Symposium on Integrated Circuits and Systems Design (SBCCI 2013) - Função: Membro do Comitê de Programa. 2013. (Congresso).

ZEFERINO, Cesar Albenes . 3rd Workshop on Circuits and Systems Design (WCAS 2013) - Função: Publicity Chair. 2013. (Congresso).

ZEFERINO, Cesar Albenes . XII Seminário de Iniciação Científica (SIC 2013) - Função: Membro do Comitê de Avaliação dos Trabalhos Apresentados. 2013. (Congresso).

ZEFERINO, Cesar Albenes . 4o Computer on the Beach (COTB 2013) - Função: Membro do Comitê de Programa. 2013. (Congresso).

ZEFERINO, Cesar Albenes . 28o Simpósio Sul de Microeletrônica (SIM2013) - Função: Membro do Comitê de Programa. 2013. (Congresso).

ZEFERINO, Cesar Albenes ; GLESNER, Manfred . 8th Southern Programmable Logic Conference (SPL 2012) - Função: Coordenador do Comitê de Programa. 2012. (Congresso).

ZEFERINO, Cesar Albenes . 3o Computer on the Beach (COTB 2012) - Função: Membro do Comitê de Programa. 2012. (Congresso).

ZEFERINO, Cesar Albenes . II Brazilian Conference on Critical Embedded Systems (CBSEC 2012) - Função: Membro do Comitê de Programa. 2012. (Congresso).

ZEFERINO, Cesar Albenes . Workshop sobre Educação em Arquitetura de Computadores (WEAC 2012) - Função: Membro do Comitê de Programa. 2012. (Congresso).

ZEFERINO, Cesar Albenes . 25th Symposium on Integrated Circuits and Systems Design (SBCCI 2012) - Função: Membro do Comitê de Programa. 2012. (Congresso).

ZEFERINO, Cesar Albenes . 2nd Workshop on Circuits and Systems Design (WCAS 2012) - Função: Membro do Comitê de Programa. 2012. (Congresso).

ZEFERINO, Cesar Albenes . Concurso de Teses e Dissertações do XXXII Congresso da Sociedade Brasileira de Computação (CSBC-CTD 2012). 2012. (Concurso).

ZEFERINO, Cesar Albenes . 5th International Workshop on Network on Chip Architctures (NoCArc2012) - Função: Membro do Comitê de Programa. 2012. (Congresso).

ZEFERINO, Cesar Albenes . 11th Microelectronics Students Forum (SFORUM 2011) - Função: Membro do Comitê de Programa. 2012. (Congresso).

ZEFERINO, Cesar Albenes . 24th Symposium on Integrated Circuits and System Design (SBCCI 2011) - Função: Membro do Comitê de Programa. 2011. (Congresso).

ZEFERINO, Cesar Albenes . 2o Workshop de Sistemas Embarcados (WSE 2011) - Função: Membro do Comitê de Programa. 2011. (Congresso).

ZEFERINO, Cesar Albenes . 11th Microelectronics Students Forum (SFORUM 2011) - Função: Membro do Comitê de Programa. 2011. (Congresso).

ZEFERINO, Cesar Albenes . 1a Conferência Brasileira de Sistemas Embarcados Críticos (CBSEC 2011) - Função: Membro do Comitê de Programa. 2011. (Congresso).

ZEFERINO, Cesar Albenes . 2o Computer on the Beach (COTB 2011) - Função: Membro do Comitê de Programa. 2011. (Congresso).

ZEFERINO, Cesar Albenes . Workshop sobre Educação em Arquitetura de Computadores (WEAC 2011) - Função: Membro do Comitê de Programa. 2011. (Congresso).

ZEFERINO, Cesar Albenes ; BARROS, Edna Natividade da Silva . 1st Workshop on Circuits and System Design (WCAS 2011) - Função: Presidente do Comitê de Programa. 2011. (Congresso).

ZEFERINO, Cesar Albenes . XVI Iberchip Workhop (IWS 2010) - Função: Membro do Corpo de Revisores. 2010. (Congresso).

ZEFERINO, Cesar Albenes ; BRISOLARA, Lisane de ; AGOSTINI, Luciano Volcan de ; MORAES, Fernando Gehm . XII Escola de Microeletrônica e XXV Simpósio Sul de Microeletrônica. 2010. (Congresso).

ZEFERINO, Cesar Albenes . 23th Symposium on Integrated Circuits and System Design (SBCCI 2010) - Função: Membro do Comitê de Programa. 2010. (Congresso).

BALBINOT, Alexandre ; ZEFERINO, Cesar Albenes . 1o Computer on the Beach (COTB 2011) - Função: Membro do Comitê de Programa. 2010. (Congresso).

ZEFERINO, Cesar Albenes . IX Seminário de Iniciação Científica - Função: Membro da Comissão de Avaliação dos trabalhos apresentados. 2010. (Congresso).

ZEFERINO, Cesar Albenes . Workshop sobre Educação em Arquitetura de Computadores (WEAC 2010) - Função: Membro do Comitê de Programa. 2010. (Congresso).

ZEFERINO, Cesar Albenes . 24th South Symposium on Microelectronics - Função: Revisor de artigos. 2009. (Congresso).

ZEFERINO, Cesar Albenes . 22nd Symposium on Integrated Circuits and System Design (SBCCI 2009) - Função: Membro do Comitê de Programa. 2009. (Congresso).

ZEFERINO, Cesar Albenes . Feira Industrial da Conferência Chip on the Dunes - Função: Industry Liaison. 2009. (Congresso).

ZEFERINO, Cesar Albenes . OPA 2009 - Opção Profissional por Área. 2009. (Congresso).

ZEFERINO, Cesar Albenes . Workshop sobre Educação em Arquitetura de Computadores (WEAC 2009) - Função: Membro do Comitê de Programa. 2009. (Congresso).

ZEFERINO, Cesar Albenes . 21st Symposium on Integrated Circuits and Systems Design - Função: Industry Liason e revisor de artigos (Membro do Comitê de Programa). 2008. (Outro).

ZEFERINO, Cesar Albenes . XIII Simpósio de Informática e VIII Mostra de Software - Função: Membro da Comissão Científica. 2008. (Congresso).

ZEFERINO, Cesar Albenes . Workshop sobre Educação em Arquitetura de Computadores (WEAC 2008) - Função: Membro do Comitê de Programa. 2008. (Concurso).

JOHANN, Marcelo de Oliveira ; ZEFERINO, Cesar Albenes . 22th South Symposium on Microelectronics & 1o (INT.) Symposium AUGM on Microelectronics - Função: Coordenação de Comitê de Programa. 2007. (Congresso).

ZEFERINO, Cesar Albenes . XII Simpósio de Informática e VII Mostra de Software Acadêmico da PUCRS Uruguaiana - Função: Revisor de Artigos. 2007. (Congresso).

ZEFERINO, Cesar Albenes . 20th Symposium on Integrated Circuits and System Design (SBCCI 2007) - Função: Membro do Comitê de Programa. 2007. (Congresso).

ZEFERINO, Cesar Albenes . 19th Symposium on Integrated Circuits and System Design (SBCCI 2006) - Função: Membro do Comitê de Programa. 2006. (Congresso).

ZEFERINO, Cesar Albenes . Feira Industrial da Conferência Chip on the Mountains - Função: Industry Liaison. 2006. (Outro).

ZEFERINO, Cesar Albenes . V Seminário de Iniciação Científica da Universidade do Vale do Itajaí - Função: Membro do Comitê de Acompanhamento. 2006. (Congresso).

ZEFERINO, Cesar Albenes . XI Simpósio de Informática e VI Mostra de Software Acadêmico da PUCRS Uruguaiana - Função: Revisor de Artigos. 2006. (Congresso).

ZEFERINO, Cesar Albenes . XI Simpósio de Informática e VI Mostra de Software Acadêmico da PUCRS Uruguaiana - Função: Revisor de Artigos. 2006. (Congresso).

ZEFERINO, Cesar Albenes . 18th (INT.) Symposium on Integrated Circuits and System Design (SBCCI 2005) - Função: Revisor de Artigos. 2005. (Congresso).

ZEFERINO, Cesar Albenes . X Simpósio de Informática e V Mostra de Software Acadêmico da PUCRS Uruguaiana - Função: Revisor de Artigos. 2005. (Congresso).

ZEFERINO, Cesar Albenes . Feira Industrial da Conferência Chip on the Island - Função: Industrial Liaison. 2005. (Outro).

ZEFERINO, Cesar Albenes . IV Congresso Brasileiro de Computação (CBCOMP 2004) - Função: Co-presidente do Comitê de Programa. 2004. (Congresso).

ZEFERINO, Cesar Albenes . VI Conferência Internacional de Aplicações Industriais (Induscom 2004) - Função: Membro do Comitê de Programa. 2004. (Congresso).

ZEFERINO, Cesar Albenes . Students Forum on Microelectronis (SForum 2004) - Função: Membro do Comitê de Programa.. 2004. (Congresso).

ZEFERINO, Cesar Albenes . III Congresso Brasileiro de Computação (CBCOMP 2003) - Função: Membro do Comitê de Programa. 2003. (Congresso).

ZEFERINO, Cesar Albenes . XVIII Congresso Regional de Iniciação Científica e Tecnológica em Engenharia (CRICTE 2003) - Função: Revisor de Resumos. 2003. (Congresso).

ZEFERINO, Cesar Albenes . 18th South Simposium on Microelectronics (SIM 2003) - Função: Membro do Comitê de Programa. 2003. (Congresso).

ZEFERINO, Cesar Albenes . Very Large Scale Integration of System-on-Chip (VLSI-SoC 2003) - Função: Suporte. 2003. (Congresso).

ZEFERINO, Cesar Albenes . II Congresso Brasileiro de Computação (CBComp 2002) - Função: Revisor de Artigos. 2002. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em eventos

Seminário de Acompanhamento da área de Ciência da Computação.Programa de Pós-Graduação em Computação. 2015. (Seminário).

XXVII International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). 2015. (Simpósio).

Chip in Aracajú 2014 - SBCCI + SBMICRO + SForum + WCAS. 2014. (Congresso).

XV Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD). 2014. (Congresso).

Chip in Curitiba 2013 - SBCCI + SBMICRO + SForum + WCAS. 2013. (Congresso).

IEEE International Conference on Electronics, Circuits and Systems (ICECS). Security mechanisms to improve the availability of a Network-on-Chip. 2013. (Congresso).

III Simpósio Brasileiro de Engenharia de Sistemas Computacionais (SBESC 2013).Desenvolvimento de um Sistema Operacional de Tempo Real para um Microcontrolador Básico. 2013. (Simpósio).

IX Workshop do Instituto Nacional de Ciência e Tecnologia de Sistemas Micro e Nanoeletrônicos (NAMITEC). 2013. (Encontro).

XII Seminário de Iniciação Científica. 2013. (Seminário).

X Workshop do Instituto Nacional de Ciência e Tecnologia de Sistemas Micro e Nanoeletrônicos. 2013. (Encontro).

XXVIII Simpósio Sul de Microeletrônica. 2013. (Simpósio).

XXXIII Congresso da Sociedade Brasileira de Computação. 2013. (Congresso).

Chip in Brasília 2012 - SBCCI + SBMICRO + SForum + WCAS. 2012. (Congresso).

VIII Southern Programmable Logic Conference (SPL 2012). A basic processor for teaching digital circuits and systems design with FPGA. 2012. (Congresso).

XI Seminário de Iniciação Científica. 2012. (Seminário).

XXXII Congresso da Sociedade Brasileira de Computação. 2012. (Congresso).

I WCAS - Workshop on Circuits and Systems Design. Development of an IP core for the LIN automotive network. 2011. (Congresso).

XXXI Congresso da Sociedade Brasileira de Computação. 2011. (Congresso).

Chip in Sampa 2010 - SBCCI + SBMICRO + SForum. 2010. (Congresso).

XXII Escola de Microeletrônica XXV Simpósio Sul de Microeletrônica. 2010. (Congresso).

XXX Congresso da Sociedade Brasileira de Computação. 2010. (Congresso).

17th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2009). BrownPepper: a SystemC-based Simulator for Performance Evaluation of Networks-on-Chip. 2009. (Congresso).

Chip on the Dunes 2009 - SBCCI + SBMICRO + SForum. Adding mechanisms for QoS to a Network-on-Chip. 2009. (Congresso).

I Workshop de Convergência Digital da Grande Florianópolis. 2009. (Encontro).

XXIX Congresso da Sociedade Brasileira de Computação. 2009. (Congresso).

Workhop em Desempenho de Sistemas Computacionais e de Comunicação. Avaliação de desempenho de Rede-em-Chip modelada em SystemC. 2007. (Congresso).

Chip on the Mountains 2006 - SBCCI + SBMICRO + SForum. 2006. (Congresso).

XV SEMINCO. Sistema WEB para gerenciamento de acesso a um observatório astronômico. 2006. (Congresso).

XV SEMINCO. AstroFácil: sistema computacional embarcado para automatização de telescópios de pequeno porte. 2006. (Congresso).

Chip on the Island 2005 - SBCCI + SBMICRO + SForum. 2005. (Congresso).

1o Forum Institucional de Estágios Curriculares - O estágio Curricular e a Integração Universidade e Comunidade. 2004. (Outra).

Chip on the Reefs 2004 - SBCCI + SBMICRO + SForum. 2004. (Congresso).

II Seminário dos Grupos de Pesquisa da ACAFE.Grupo de Concepção de Sistemas Embarcados e Distribuídos. 2004. (Seminário).

IV Congresso Brasileiro de Computação. 2004. (Congresso).

IX Simpósio de Informática e IV Mostra de Software Acadêmico.Desenvolvimento de Drivers de Dispositivos para uma Plataforma de Sistema Embarcado Microcontrolado. 2004. (Simpósio).

VIII Fórum Institucional de Integração Universitária da UNIVALI. 2004. (Outra).

VI Induson - Conferência Internacional de Aplicações Industriais. Developing of a VHDL model of the PIC microcontroller for syntesis in FPGA. 2004. (Congresso).

18th South Symposium on Microelectronics.18th South Symposium on Microelectronics. 2003. (Simpósio).

Chip in Sampa 2003 - SBCCI + SBMICRO + SForum. 2003. (Congresso).

III Congresso Brasileiro de Computação. III Congresso Brasileiro de Computação. 2003. (Congresso).

V Escola de Microeletrônica.V Escola de Microeletrônica. 2003. (Outra).

Chip in the Pampa 2002 - SBCCI + SBMICRO + SForum. 2002. (Congresso).

II Congresso Brasileiro de Computação (CBComp 2002). II Congresso Brasileiro de Computação. 2002. (Congresso).

IV Escola de Microeletrônica da SBC-Sul. 2002. (Outra).

4th International Meeting on Vector and Parallel Processing.4th International Meeting on Vector and Parallel Processing. 2000. (Encontro).

International School on Advanced Algorithm Techniques for Parallel Computation with Applications.International School on Advanced Algorithm Techniques for Parallel Computation with Applications. 1999. (Outra).

XI Symposium on Computer Architecture and High Perfomance Computing.XI Symposium on Computer Architecture and High Perfomance Computing. 1999. (Simpósio).

XIV Microelectronics Seminar.XIV Microelectronics Seminar. 1999. (Seminário).

XI Simpósio Brasileiro de Concepção de Circuitos Integrados.XI Simpósio Brasileiro de Concepção de Circuitos Integrados. 1998. (Simpósio).

IV Seminário Interno de Computação.IV Seminário Interno de Computação. 1995. (Seminário).

VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho.VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. 1995. (Simpósio).

XV Congresso da Sociedade Brasileira de Computação. XV Congresso da Sociedade Brasileira de Computação. 1995. (Congresso).

XXI Conferência Latino Americana de Informática. XXI Conferência Latino Americana de Informática. 1995. (Congresso).

III Semana Acadêmica do Centro de Tecnologia.III Semana Acadêmica do Centro de Tecnologia. 1993. (Outra).

IX Congresso Regional de Iniciação e Tecnológica em Engenharia. IX Congresso Regional de Iniciação e Tecnológica em Engenharia. 1993. (Congresso).

Seminário Systems Engineering.Seminário Systems Engineering. 1993. (Seminário).

II Jornada de Pesquisa da UFSM. II Jornada de Pesquisa da UFSM. 1992. (Congresso).

Seminário de Qualidade em Desenvolvimento de Software, Promoção e Realização.Seminário de Qualidade em Desenvolvimento de Software, Promoção e Realização. 1992. (Seminário).

VIII Congresso Regional de Iniciação e Tecnológica em Engenharia. VIII Congresso Regional de Iniciação e Tecnológica em Engenharia. 1992. (Congresso).

III Salão de Iniciação Científica.III Salão de Iniciação Científica. 1991. (Outra).

I Jornada de Pesquisa da UFSM.I Jornada de Pesquisa da UFSM. 1991. (Outra).

VIII Congresso Regional de Iniciação e Tecnológica em Engenharia. VIII Congresso Regional de Iniciação e Tecnológica em Engenharia. 1991. (Congresso).

1a Escola Regional de Informática - SBC Regional Sul.1a Escola Regional de Informática - SBC Regional Sul. 1990. (Outra).

I Semana Acadêmica do Centro de Tecnologia.I Semana Acadêmica do Centro de Tecnologia. 1990. (Outra).

Encontro Regional de Informática.Encontro Regional de Informática. 1989. (Encontro).

XII Ciclo de Estudos Sobre Engenharia - X Semana de Engenharia.XII Ciclo de Estudos Sobre Engenharia - X Semana de Engenharia. 1988. (Outra).

Seção coletada automaticamente pelo Escavador

Participação em bancas

Aluno: Rubens Vicente de Liz Bomer

ZEFERINO, CESAR; RAMIREZ, Alejandro Rafael Garcia;WANGHAM, Michelle Silva; SANTOS, Osmar Marchi dos;SUSIN, Altamiro Amadeu. Uso de análise de escalonabilidade para acelerar a exploração do espaço de projeto em sistemas baseados em Redes-em-Chip. 2017. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Glaidson Menegazzo Verzeletti

WANGHAM, Michelle SilvaZEFERINO, CESAR; TEIVE, Raimundo Celeste Ghizoni; MELLO, Emerson Ribeiro de. Identidade móvel no Governo Brasileiro: uma solução centrada no usuário para e-Gov. 2017. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Marciel de Liz Santos

WANGHAM, Michelle SilvaZEFERINO, Cesar Albenes; LEITHARDT, Valderi Reis Quietinho; TEIVE, Raimundo Celeste Ghizoni. Mecanismo de verificação de integridade de software baseado em BIOS UEFI. 2017. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Douglas Roberto Guarani

ZEFERINO, Cesar Albenes; CARARA, Everton Alceu; MARCON, Cesar Augusto Missio. Improving QoS by employing multiple physical NoCs on MPSoCs. 2016. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Roseli da Silverira Uhlendorf

ZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni; DAZZI, Rudimar Luís Scaranto; KREUTZ, Márcio Eduardo. MPSoC para avaliação de desempenho de uma Rede-em-Chip em FPGA. 2016. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Jonathan Wanderley de Mesquista

KREUTZ, Márcio Eduardo;ZEFERINO, Cesar Albenes; PEREIRA, Mônica Magalhães. Exploração do espaço de projeto para geração de Redes-em-Chip de topologia irregulares otimizadas: a Rede UTNoC. 2016. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Priscila Cavalcante de Holanda

ZEFERINO, Cesar Albenes; KASTENSMIDT, Fernanda Gusmão Lima; IDIART, Marco Aurelio Pires. DHyANA: a digital hierarchical neuromorphic architecture for Liquid Computing. 2016. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Maykon Chagas de Souza

WANGHAM, Michelle SilvaZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni; MELLO, Emerson Ribeiro de. Um mecanismo de controle e gerência de segurança para ambientes e-science. 2016. Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Marlon Cordeiro Domenech

WANGHAM, Michelle SilvaZEFERINO, Cesar Albenes; COMUNELLO, Eros; MELLO, Emerson Ribeiro de. Uma infraestrutura de autenticação e de autorização para a Web das Coisas. 2015. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Jaison Valmor Bruch

ZEFERINO, Cesar Albenes; RAMIREZ, Alejandro Rafael Garcia; TEIVE, Raimundo Celeste Ghizoni; KREUTZ, Márcio Eduardo; INDRUSIAK, Leandro Soares. Mapeamento estático de tarefas de aplicações de tempo real em sistemas baseados em Redes-em-Chip. 2015. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: André Luis Maciel Santana

ZEFERINO, Cesar AlbenesRAABE, André Luis Alice; DAZZI, Rudimar Luís Scaranto; PINTO, Sérgio Crespo Coelho da Silva. Análise do processo de montagem de um brinquedo de programar: identificação de padrões de aprendizagem de Engenharia. 2015. Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Marcos Roberto da Silva

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; TEIVE, Raimundo Celeste Ghizoni; SANTOS, Max Mauro Dias. Mecanismos para garantir confidencialidade e autenticidade na rede SoCIN. 2015. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Éderson Recalcatti

ZEFERINO, Cesar Albenes; RAMIREZ, Alejandro Rafael Garcia;WANGHAM, Michelle Silva; KREUTZ, Márcio Eduardo. Uma plataforma virtual para experimentos de ataques de canal lateral em sistemas baseados em Rede-em-Chip. 2015. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: André Alessandro Stein

COMUNELLO, Eros;ZEFERINO, Cesar Albenes; FERNANDES, Anita Maria da Rocha; TEIVE, Raimundo Celeste Ghizoni; KREUTZ, Márcio Eduardo. Filtro de difusão anisotrópico em FPGA. 2014. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Tiago Rogério Mück

ZEFERINO, Cesar Albenes; LETTNIN, Djones; BEZERRA, Eduardo Augusto. Projeto unificado de componentes em hardware e software para sistemas embarcados. 2013. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina.

Aluno: Sidnei Baron

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; RAMIREZ, Alejandro Rafael Garcia; TEIVE, Raimundo Celeste Ghizoni;SUSIN, Altamiro Amadeu; FLOREZ, Martha Johana Sepúlveda. Segurança em Rede-em-Chip: mecanismos para proteger a rede SoCIN contra ataques de negação de serviço. 2013. Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Cláudio Piccolo Fernandes

ZEFERINO, Cesar Albenes; MELLO, Emerson Ribeiro de; LIMA, Michele Nogueira. Um sistema de reputação descentralizado para avaliar a confiança dos nós em redes veiculares. 2013. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: MARCONDES MAÇANEIRO

ZEFERINO, Cesar Albenes; BENITTI, Fabiane Barreto Vavassori; RODRIGUEZ, Noemi de La Rocque. Um mecanismo agregador de atributos mediado pelo cliente e alinhado ao Programa eGov.BR. 2013. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Douglas Rossi de Melo

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; RAMIREZ, Alejandro Rafael Garcia; TEIVE, Raimundo Celeste Ghizoni; KREUTZ, Márcio Eduardo. Interface de comunicação para a Rede-em-Chip SoCIN. 2012. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Thiago Felski Pereira

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; RAMIREZ, Alejandro Rafael Garcia; TEIVE, Raimundo Celeste Ghizoni; KREUTZ, Márcio Eduardo. Mecanismo para provimento de tolerância a faltas em uma Rede-em-Chip. 2012. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Rodrigo Viníccius Mendonça Pereira

ZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni; RAMIREZ, Alejandro Rafael Garcia; GUNTZEL, José Luís. Análise da implementação do protocolo LIN em hardware e em software. 2011. Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Débora da Silva Motta Matos

ZEFERINO, Cesar Albenes; SILVA, Ivan Saraiva; LUBASZEWSKI, Marcelo. Interfaces parametrizáveis para aplicações interconectadas por uma Rede-em-Chip. 2010. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Magnos Roberto Pizzoni

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; RAMIREZ, Alejandro Rafael Garcia; KREUTZ, Márcio Eduardo. Plataforma para avaliação de desempenho de Rede-em-Chip em FPGA. 2010. Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Karl Phillip Purnhagen Ehlers Peixoto Dittrich Buhr

COMUNELLO, Eros; FERNANDES, Anita Maria da Rocha;ZEFERINO, Cesar Albenes; DANTAS, Mario Antonio Ribeiro. Um estudo comparativo de implementações do filtro de difusão anisotrópico para unidades de processamento CPU e GPU. 2010. Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Daniel Pereira Volpato

GUNTZEL, José Luís; MORAES, Fernando Gehm;ZEFERINO, Cesar Albenes; SANTOS, Luiz Cláudio Villar dos. Gerenciamento explicito de memória auxiliar a partir de arquivos-objeto para melhoria da eficiência energética de sistemas embarcados. 2010. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Universidade Federal de Santa Catarina.

Aluno: ALEXSANDRO CRISTOVAO BONATTO

BAMPI, Sergio;ZEFERINO, Cesar Albenes; BALBINOT, Alexandre. Núcleos de interface de memória DDR SDRAM para Sistemas-em-Chip. 2009. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Gustavo Girão Barreto da Silva

ZEFERINO, Cesar Albenes; NAVAUX, Philippe Alexander Olivier; CARRO, Luigi. Estudo sobre o impacto da hierarquia de memória em MPSoCs. 2009. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Marcelo Daniel Berejuck

ZEFERINO, Cesar Albenes; RAMIREZ, Alejandro Rafael Garcia;WANGHAM, Michelle Silva; KREUTZ, Márcio Eduardo. Rede Intra-Chip com Qualidade de Serviços para uso em Telecomunicações. 2009. Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Caroline Martins Concatto

ZEFERINO, Cesar AlbenesWAGNER, Flávio Rech; LUBASZEWSKI, Marcelo; REIS, Ricardo Augusto da Luz. Coping with permanent faults in NoC by using adaptive strategies based on router design-level and route algorithm-level. 2009. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Daniel Barcelos

CARRO, Luigi;ZEFERINO, Cesar Albenes; SILVA, Ivan Saraiva. Modelo de migração de tarefas para MPSoCs baseados em Redes-em-Chip. 2008. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Aline Vieira de Mello

ZEFERINO, Cesar Albenes; CALAZANS, Ney Laert Villar; MORAES, Fernando Gehm. Qualidade de Serviço em Redes Intra-Chip: implementação e avaliação sobre a rede Hermes. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Tiago Semprebom

Montez, Carlos Barros; OLIVEIRA, Rômulo de;ZEFERINO, Cesar Albenes; SIQUEIRA, Frank Augusto; MORENO, Ubirajara Franco. Diferenciação de serviços em servidores Web baseada em escalonamento adaptativo e controle de admissão. 2007. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Santa Catarina.

Aluno: Leonel Pablo Tedesco

MORAES, Fernando Gehm;ZEFERINO, Cesar Albenes; CALAZANS, Ney Laert Villar; DOTTI, Fernando Luis; TORRES, Lionel. Uma proposta para geração de tráfego e avaliação de desempenho para NoCs. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Rodrigo da Silva Cardozo

CARRO, Luigi; LUBASZEWSKI, Marcelo;ZEFERINO, Cesar Albenes. Redes-em-Chip de Baixo Custo. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Valter Monteiro Oliveira Júnior

SANTOS, Luiz Cláudio Villar dos; FRIEDRICH, Luis Fernando; FURTADO, Olinto José Varela;ZEFERINO, Cesar Albenes. Escalonamento e Otimização sob Restrições de Recursos de Conexão em Síntese de Alto Nível. 2004. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

Aluno: Stefano Romeu Zeplin

ZEFERINO, Cesar Albenes. Desenvolvimento de uma Rede CAN Utilizando DSPs. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade do Estado de Santa Catarina.

Aluno: Júlio Cesar Gavilan

MAZZUCO JR, José; GAVILAN, Julio Cesar;ZEFERINO, Cesar Albenes; FRIEDRICH, Luis Fernando; ALVES, João Bosco da Mota; CORSO, Tadheu Botteri. Síntese em Alto Nível de uma Rede de Interconexão Dinâmica para Multicomputador. 2000. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

Aluno: Marcelo Daniel Berejuck

ZEFERINO, Cesar Albenes; HESSEL, Fabiano Passuelo; BEZERRA, Eduardo Augusto; Montez, Carlos Barros; CARRO, Luigi. Rede intra-chip com previsibilidade de latência para uso em sistemas de tempo real. 2015. Tese (Doutorado em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina.

Aluno: Max Santana Rolemberg Farias

ZEFERINO, Cesar Albenes; SILVA FILHO, Abel Guilhermino; ARAUJO, Aluizio Fausto Ribeiro; LIMA, Manoel Eusebio de; MELCHER, Elmar Uwe Kurt. Uma abordagem meta-heurística para o mapeamento de tarefas em uma plataforma MPSoC baseada em NoC. 2014. Tese (Doutorado em Ciências da Computação) - Universidade Federal de Pernambuco.

Aluno: Débora da Silva Motta Matos

ZEFERINO, Cesar Albenes; PEREIRA, Mônica Magalhães;WAGNER, Flávio Rech. Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs. 2013. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Sílvio Roberto Fernandes de Araújo

DEHARBE, David Boris Paul; KREUTZ, Márcio Eduardo;SUSIN, Altamiro AmadeuZEFERINO, Cesar Albenes. Projeto de sistemas integrados de propósito geral baseados em Redes-em-Chip - expandindo as funcionalidades dos roteadores para execução de operações: a plataforma IPNoSys. 2012. Tese (Doutorado em Programa de Pós-Graduação em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Ronaldo Husemann

SILVA, Ivan Saraiva;ZEFERINO, Cesar Albenes; BAMPI, Sergio; LUBASZEWSKI, Marcelo; WIRTH, Gilson Inácio. Arquitetura de co-projeto hardware/software ára implementação de um codificador de vídeo escalável padrão SVC. 2011. Tese (Doutorado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Rafael Luiz Cancian

JACOBI, Ricardo Pezzuol;ZEFERINO, Cesar Albenes; BECKER, Leandro Buss; BEZERRA, Eduardo Augusto; TODESCO, José Leomar. Um modelo evolucionário de otimização multiobjetivo para exploração de projeto em sistemas embarcados. 2011. Tese (Doutorado em Pós Graduação em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina.

Aluno: Martha Johanna Sepúlveda Flórez

AMAZONAS, José Roberto de Almeida; RUGGIERO, Wilson Vicente .; MORAES, Fernando Gehm;ZEFERINO, Cesar Albenes. Projeto de estruturas de comunicação intrachip baseadas em NoC que implementam serviços de QoS e segurança. 2011. Tese (Doutorado em Escola Politécnica da Universidade de São Paulo) - Universidade de São Paulo.

Aluno: Leonel Pablo Tedesco

ZEFERINO, Cesar Albenes; CALAZANS, Ney Laert Villar; CLERMIDY, Fabien. Monitoração e roteamento adaptativo para fluxos QoS em NoCs. 2010. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Eduardo Wenzel Brião

CARRO, Luigi; SILVA, Ivan Saraiva;ZEFERINO, Cesar Albenes. Métodos de exploração de espaço de projeto em tempo de execução em sistemas embarcados de tempo real soft baseados em Redes-em-Chip. 2008. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: EDGARD DE FARIA CORRÊA

PEREIRA, Carlos Eduardo; SILVA, Ivan Saraiva;ZEFERINO, Cesar Albenes. Redes-em-Chip para sistemas embarcados visando a otimização de medidas de Qualidade de Serviço para aplicações de tempo real. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Alexandr de Morais Amory

ZEFERINO, Cesar Albenes; KASTENSMIDT, Fernanda Gusmão Lima; CHAU, Wang Jiang. Test logic and scheduling for testing mesh-based best-effort Networks-on-Chip. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Adhemar Maria do Valle Filho

ALVES, João Bosco da Mota; MAIA, Luis Fernando Jacinto; RÉ, Angelita Maria de; FERNANDES, Anita Maria da Rocha; FIALHO, Francisco Antônio Pereira;ZEFERINO, Cesar Albenes. Algumas Condições Essenciais para Implementação de Modelos de Conciência para Robôs Móveis. 2003. Tese (Doutorado em Engenharia de Produção) - Universidade Federal de Santa Catarina.

Aluno: Renê da Rosa Oliveira

CARLSON, Rodrigo Castelan; LOUREIRO, Antonio Alfredo Ferreira;ZEFERINO, CESAR. Uma abordagem baseada em controle consensual e comunicação confiável para pelotões veiculares. 2017. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal de Santa Catarina.

Aluno: Max Santana Rolemberg Farias

ZEFERINO, Cesar Albenes; SILVA FILHO, Abel Guilhermino; ARAUJO, Aluizio Fausto Ribeiro. Uma abordagem metaheuristica para mapeamento de tarefas em uma plataforma MPSoC baseada em NoC. 2014. Exame de qualificação (Doutorando em Ciências da Computação) - Universidade Federal de Pernambuco.

Aluno: Débora da Silva Motta Matos

ZEFERINO, Cesar Albenes; KASTENSMIDT, Fernanda Gusmão Lima; FLOREZ, Martha Johana Sepúlveda; PEREIRA, Mônica Magalhães. Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs. 2013. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Marcelo Daniel Berejuck

STEMMER, Marcelo Ricardo;SUSIN, Altamiro AmadeuZEFERINO, Cesar Albenes. Mecanismo de suporte à reconfiguração dinâmica de sistemas de tempo real baseados em computação reconfigurável. 2011. Exame de qualificação (Doutorando em Pós Graduação em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina.

Aluno: Leonel Pablo Tedesco

CALAZANS, Ney Laert Villar;ZEFERINO, Cesar Albenes. Monitoração de parâmetros de QoS para configuração de algoritmos de roteamento em NoCs. 2008. Exame de qualificação (Doutorando em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: José Carlos Sant'Anna Palma

ZEFERINO, Cesar AlbenesSUSIN, Altamiro Amadeu; CALAZANS, Ney Laert Villar. Impacto de técnicas de codificação de dados sobre o consumo de potência em Networks-on-Chip. 2006. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: César Algusto Missio Marcon

ZEFERINO, Cesar AlbenesWAGNER, Flávio Rech; CARRO, Luigi; MORAES, Fernando Gehm. Mapeamento de Aplicações em Infra-estruturas de Comunicação Intrachip. 2005. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Maykon Chagas de Souza

WANGHAM, Michelle SilvaZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni; MELLO, Emerson Ribeiro de. Um mecanismo de controle e gerência de segurança para ambientes de e-Science. 2016. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Rubens Vicente de Liz Bomer

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; RAMIREZ, Alejandro Rafael Garcia. Uso de análise de escalonabilidade para acelerar a exploração do espaço de projeto de sistemas baseados em Redes-em-Chip. 2016. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Glaidson Menegazzo Verlezetti

WANGHAM, Michelle SilvaZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni; MELLO, Emerson Ribeiro de. Identidade móvel para o Governo Brasileiro: uma solução centrada no usuário para e-Gov. 2016. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Eduardo Alves da Silva

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; TEIVE, Raimundo Celeste Ghizoni; KREUTZ, Márcio Eduardo. Estudo comparativo do desempenho de Redes-em-Chip baseado em simulação. 2016. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Guilherme Zanchett

RAABE, André Luis AliceZEFERINO, Cesar Albenes; THIRY, Marcello. Game Design Document para auxiliar o desenvolvimento de jogos que abordem o pensamento computacional. 2016. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Marcos Roberto da Silva

ZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni;WANGHAM, Michelle Silva. Mecanismos para garantir confidencialidade e autenticidade na rede SoCIN. 2015. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: André Luis Maciel Santana

RAABE, André Luis AliceZEFERINO, Cesar Albenes; DAZZI, Rudimar Luís Scaranto. Pensamento computacional: uma abordagem com brinquedos de programar. 2015. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Roseli da Silveira Uhlendorf

ZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni; DAZZI, Rudimar Luís Scaranto. MPSoC para avaliação de desempenho de uma Rede-em-Chip em FPGA. 2015. Exame de qualificação (Mestrando em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Osmarildo Paviani

ZEFERINO, Cesar Albenes; RAMIREZ, Alejandro Rafael Garcia; MELLO, Emerson Ribeiro de;WANGHAM, Michelle Silva. Mecanismo de autenticação e técnicas de anonimato para prover privacidade em redes V2V. 2015. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Éderson Recalcatti

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; RAMIREZ, Alejandro Rafael Garcia. Uma plataforma virtual para experimentos de ataques de canal lateral em SoCs baseados em NoCs. 2014. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Marlon Cordeiro Domenech

WANGHAM, Michelle SilvaZEFERINO, Cesar Albenes; COMUNELLO, Eros; MELLO, Emerson Ribeiro de. Uma infraestrutura de autenticação e de autorização para a internet das coisas. 2014. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Jaison Valmor Bruch

ZEFERINO, Cesar Albenes; RAMIREZ, Alejandro Rafael Garcia; TEIVE, Raimundo Celeste Ghizoni; KREUTZ, Márcio Eduardo. Mapeamento de tarefas de aplicações de tempo real em sistemas baseados em Redes-em-Chip visando a redução do consumo de energia. 2014. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Erlen Silva Ruperti

ZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni; RAMIREZ, Alejandro Rafael Garcia. Redução do Consumo de Energia de uma NoC pela exploração da arquitetura do seu roteador. 2013. Exame de qualificação (Mestrando em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: MARCONDES MAÇANEIRO

WANGHAM, Michelle SilvaZEFERINO, Cesar Albenes; BENITTI, Fabiane Barreto Vavassori. Um mecanismo agregador centrado no usuário alinhado ao Programa eGov.BR. 2013. Exame de qualificação (Mestrando em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Paulo Viníccius Vieira

RAABE, André Luis AliceZEFERINO, Cesar Albenes; SCHMIDT, Ana Elisa Ferreira; DAZZI, Rudimar Luís Scaranto. Avaliação empírica da proposta inderdisciplinar de uso dos processadores BIP. 2012. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Cláudio Piccolo Fernandes

WANGHAM, Michelle Silva; RAMIREZ, Alejandro Rafael Garcia;ZEFERINO, Cesar Albenes; MELLO, Emerson Ribeiro de. Um sistema de reputação distribuído para redes veiculares. 2012. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Marciel de Liz Santos

WANGHAM, Michelle SilvaZEFERINO, Cesar Albenes; COMUNELLO, Eros. Gestão de identidades na Internet das coisas aplicada à saúde eletrônica. 2012. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: MARCONDES MAÇANEIRO

WANGHAM, Michelle SilvaZEFERINO, Cesar Albenes; BENITTI, Fabiane Barreto Vavassori. Um mecanismo agregador de atributos centrado no usuário alinhado ao Programa eGov.BR. 2012. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Roseli da Silveira Uhlendorf

ZEFERINO, Cesar AlbenesRAABE, André Luis AliceWANGHAM, Michelle Silva. MPSoC para avaliação de desempenho de uma Rede-em-Chip em FPGA. 2012. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Douglas Rossi de Melo

ZEFERINO, Cesar Albenes; RAMIREZ, Alejandro Rafael Garcia;WANGHAM, Michelle Silva; TEIVE, Raimundo Celeste Ghizoni. Interfaces de comunicação para Rede-em-Chip. 2012. Exame de qualificação (Mestrando em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Sidnei Baron

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; RAMIREZ, Alejandro Rafael Garcia; TEIVE, Raimundo Celeste Ghizoni. Segurança em Redes-em-Chip: mecanismos para proteger a rede SoCIN contra ataques de negação de serviço. 2012. Exame de qualificação (Mestrando em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Thiago Felski Pereira

ZEFERINO, Cesar Albenes; RAMIREZ, Alejandro Rafael Garcia;WANGHAM, Michelle Silva; TEIVE, Raimundo Celeste Ghizoni. Mecanismos para o provimento de tolerância a faltas em Redes-em-Chip. 2012. Exame de qualificação (Mestrando em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Douglas Rossi de Melo

ZEFERINO, Cesar Albenes; RAMIREZ, Alejandro Rafael Garcia;WANGHAM, Michelle Silva; TEIVE, Raimundo Celeste Ghizoni; DAZZI, Rudimar Luís Scaranto. Interfaces de comunicação para Rede-em-Chipr. 2012. Exame de qualificação (Mestrando em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Rodrigo Vinícius Mendonça Pereira

ZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni; RAMIREZ, Alejandro Rafael Garcia. Análise da implementação de métricas da implementação do protocolo LIN em hardware e em software. 2010. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Magnos Roberto Pizzoni

ZEFERINO, Cesar AlbenesWANGHAM, Michelle Silva; KREUTZ, Márcio Eduardo. Plataforma para avaliação de desempenho de NoCs em FPGA. 2010. Exame de qualificação (Mestrando em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Karl Phililip Purnhagen Ehlers Peixoto Dittrich Buhr

COMUNELLO, Eros;ZEFERINO, Cesar Albenes; DANTAS, Mario Antonio Ribeiro. Filtro de difusão anisotrópico baseado em GPU. 2010. Exame de qualificação (Mestrando em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí.

Aluno: Carlos Alexandre Krueger

GONTIJO, Walter; RAMIREZ, Alejandro Rafael Garcia;ZEFERINO, Cesar Albenes. Implementação da recomendação ITU-T G.729A em DSP. 2017. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Guilherme Abraham

TEIVE, Raimundo Celeste Ghizoni;ZEFERINO, Cesar AlbenesMELO, Douglas Rossi. Sistema embarcado para identificação de fraudes em sistemas de distribuição de energia elétrica. 2017. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Thalyson Zatt Silva

MELO, Douglas RossiZEFERINO, Cesar AlbenesPEREIRA, Thiago Felski. Implementação e análise de técnicas de tolerância a falhas na interface de rede XIRU. 2017. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Guilherme Augusto Pohl

ZEFERINO, Cesar Albenes; COMUNELLO, Eros;PEREIRA, Thiago Felski. Plataforma multicore baseada em FPGA para o reconhecimento de placas veiculares. 2017. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Isabel Araldi

ZEFERINO, Cesar Albenes; GONTIJO, Walter; RAMIREZ, Alejandro Rafael Garcia. Desenvolvimento de aplicativo para smartphones para ajuste de efeitos de áudio no conjunto PedalSHIELD/Arduino DUE. 2017. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Joao Ricardo Joaquim

ZEFERINO, Cesar Albenes; TEIVE, Raimundo Celeste Ghizoni. Implementação em DSP de um algoritmo de redução de ruído em sinais de fala. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Fernando Luiz Gaya

ZEFERINO, Cesar Albenes; GONTIJO, Walter. Interface de comunicação AMBA-AHB para integração de núcleos em uma Rede-em-Chip. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Robson Sopran

ZEFERINO, Cesar AlbenesBORTOLUZZI, Fabrício. Análise comparativa de custo e desempenho de um algoritmo de criptografia explorando o hardware e software. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Hendrig Wernner Maus Santana Gonçalves

BORTOLUZZI, FabrícioRAABE, André Luis Alice; VALIM, Paulo Roberto Oliveira;ZEFERINO, Cesar AlbenesPEREIRA, Maicon Carlos; VIEIRA, Paulo Viniccius. Análise e portabilidade de um sistema operacional de tempo real para o BIP. 2013. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Diogo Roedel

BORTOLUZZI, FabrícioZEFERINO, Cesar Albenes; MARTINS, Luis Carlos. Implantação de uma solução de alta disponibilidade para o sistema emissor de notas fiscais de serviços da Prefeitura Municipal de Itajaí. 2012. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Éderson Recalcatti

ZEFERINO, Cesar Albenes; VALE FILHO, Adhemar Maria Do;BORTOLUZZI, FabrícioTORRES, Roberto MiguelPEREIRA, Rodrigo Vinícius Mendonça. Uso do protocolo LIN na interconexão de subsistemas de satélites artificiais. 2012. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Fabrício Veiga

BORTOLUZZI, Fabrício; LUY, Gilberto da Silva;PEREIRA, Thiago FelskiZEFERINO, Cesar Albenes. Provimento de tolerância a falhas em Redes-em-Chip. 2010. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Tiago Wippel

BORTOLUZZI, Fabrício; GOULART, Ademir; VALIM, Paulo Roberto Oliveira;ZEFERINO, Cesar Albenes. Análise de sistemas operacionais para aplicações em tempo real. 2009. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Caroline Farias Salvador

RAABE, André Luis Alice; VALE FILHO, Adhemar Maria Do;BORTOLUZZI, FabrícioZEFERINO, Cesar AlbenesBEREJUCK, Marcelo Daniel. PicoBlaze C compiler. 2009. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Diogo Felipe de Melo Santiago

ZEFERINO, Cesar Albenes; VALE FILHO, Adhemar Maria Do; VALIM, Paulo Roberto Oliveira. Adição de protocolos de comunicação a um microcontrolador básico. 2009. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Paulo Vinicius Vieira

RAABE, André Luis AliceBORTOLUZZI, Fabrício; DAZZI, Rudimar Luís Scaranto;ZEFERINO, Cesar Albenes. Ambiente de desenvolvimento integrado para uma arquitetura de processador simplificada. 2009. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Pablo Pereira Pires

ZEFERINO, Cesar AlbenesBORTOLUZZI, Fabrício; LUY, Gilberto da Silva; VALLE FILHO, Adhemar Maria do. Verificação funcional aplicada a redes-em-chip. 2009. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Guilherme Pasini

ZEFERINO, Cesar Albenes; GONTIJO, Walter; VALIM, Paulo Roberto Oliveira; TEIVE, Raimundo Celeste Ghizoni; RAMIREZ, Alejandro Rafael Garcia. Impressão de textos em Braille: aperfeiçoamento de hardware e software. 2009. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Luiz Dionisio Pedrini

ZEFERINO, Cesar Albenes; VALIM, Paulo Roberto Oliveira;PEREIRA, Rodrigo Vinícius Mendonça; GONTIJO, Walter. Desenvolvimento de um eletrocardiógrafo com microcontrolador MSP 430. 2009. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Lucio Frantz

ZEFERINO, Cesar AlbenesCANCIAN, Rafael Luiz; TEIVE, Raimundo Celeste Ghizoni; GUNTZEL, José Luís;BEREJUCK, Marcelo Daniel. Plataforma física para avaliação de desempenho de Redes-em-Chip em FPGA. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Rodrigo Vinícius Mendonça Pereira

ZEFERINO, Cesar AlbenesCANCIAN, Rafael Luiz; VELOSO, Sérgio José Fernandes; GUNTZEL, José Luís. Implementação de um protocolo de comunicação automotivo versão 2.1 em FPGA no modo escravo. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Eduardo Rocha Passos

CANCIAN, Rafael Luiz; GOULART, Ademir;ZEFERINO, Cesar Albenes; MOREIRA, Benjamin Grando. Veículo robótico autônomo para patrulhamento. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Davo Rogério Morelatto

PONTES, Krishnan Lage;ZEFERINO, Cesar AlbenesBORTOLUZZI, Fabrício; WESTPHALL, Carla Merkle. Sistema para emissão de multas em área azul utilizando pocket PC e webservices sobre a plataforma .NET. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Alessandro João Brassanini

SILVA JR., Ovídio Felipe Pereira da;ZEFERINO, Cesar Albenes; PONTES, Krishnan Lage; SILVEIRA, Carlos Augusto; MESQUITA, Gandhi. Solução utilizando dispositivo móvel para apoio do gerenciamento de pneus. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Daniel Krueger

SILVA, Valéria Alves; VALE FILHO, Adhemar Maria Do;ZEFERINO, Cesar Albenes; DAZZI, Rudimar Luís Scaranto; URIARTE, Mônica Zewe. Tratamento de sinais sonoros no computador simulando pedais virtuais. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Maicon Carlos Pereira

ZEFERINO, Cesar Albenes; VALIM, Paulo Roberto Oliveira; KUROSKI, Tiago; GUNTZEL, José Luís;BEREJUCK, Marcelo Daniel. uBIP: microcontrolador básico para o ensino de sistemas embarcados. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Thiago Felski Pereira

ZEFERINO, Cesar AlbenesBORTOLUZZI, Fabrício; VALIM, Paulo Roberto Oliveira; GUNTZEL, José Luís;BEREJUCK, Marcelo Daniel. Gerador de tráfego sintetizável para redes-em-chip. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Axel Krieger Neto

BORTOLUZZI, Fabrício; GOULART, Ademir;ZEFERINO, Cesar Albenes; LUY, Gilberto da Silva. Software de gerenciamento de redes com recursos de mapas de estados e grafagem construído sob a plataforma .NET através da implementação MONO. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Douglas Rossi de Melo

ZEFERINO, Cesar AlbenesBEREJUCK, Marcelo DanielCANCIAN, Rafael Luiz; VALIM, Paulo Roberto Oliveira;BORTOLUZZI, Fabrício. Desenvolvimento de aplicação com requisitos de qualidade de serviço para sistema integrado baseado em redes-em-chip. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: João Paulo Brassanini

SILVA JR., Ovídio Felipe Pereira da;ZEFERINO, Cesar Albenes; PONTES, Krishnan Lage; BONETTI, Luiz Carlos. Solução em dispositivo móvel para o controle de um terminal de contêiner vazio. 2007. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Thiago Antonio de Souza Ferreira

DAZZI, Rudimar Luís Scaranto;ZEFERINO, Cesar Albenes; FERNANDES, Anita Maria da Rocha; MOREIRA, Benjamin Grando; CRISPIM JUNIOR, Carlos Fernando. Sistema para consulta de planos alimentares utilizando um dispositivo móvel. 2007. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Rafael Pacheco Luz

ZEFERINO, Cesar Albenes; MARTINS, Luis Carlos;CANCIAN, Rafael Luiz; GRUCHOWSKI, Alisson Fernando;BORTOLUZZI, Fabrício. Utilização da tecnologia J2ME para automatização do controle de expedição de equipamentos das empresas do Grupo MEG. 2007. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Euclides Davi Corrêa

RAMIREZ, Alejandro Rafael Garcia;ZEFERINO, Cesar Albenes; VELOSO, Sérgio José Fernandes. Desenvolvimento de um sistema de automação de usinagem de concreto usando CLPs e um ambiente supervisório. 2007. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Fábio Meinchen Duarte

TEIVE, Raimundo Celeste Ghizoni; GONTIJO, Walter;ZEFERINO, Cesar Albenes. Sistema automatizado para análise da eficiência energética de motores elétricos. 2007. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Fernanda Caetano Cardoso

RAMIREZ, Alejandro Rafael Garcia; VELOSO, Sérgio José Fernandes;ZEFERINO, Cesar Albenes. Internet embarcada: controle e automação por meio de um servidor web. 2007. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Leonardo Martins Vegini

ZEFERINO, Cesar Albenes; SIMAS, Henrique; VELOSO, Sérgio José Fernandes. Sistema embarcado para monitoramento de link wireless. 2007. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Rodrigo Martins Santana

ZEFERINO, Cesar AlbenesCANCIAN, Rafael Luiz; VELOSO, Sérgio José Fernandes. Desenvolvimento de interfaces de rede OCP para a rede SoCIN. 2007. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Edson Dalfovo

CANCIAN, Rafael Luiz; VALE FILHO, Adhemar Maria Do;ZEFERINO, Cesar Albenes; DAZZI, Márcia Cristina Schiavi; CABRAL, Rodrigo Becke. Desenvolvimento de uma aplicação para previsão e planejamento da capacidade de sistemas. 2006. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Carlos Fernando Crispim Junior

FERNANDES, Anita Maria da Rocha;ZEFERINO, Cesar Albenes; DAZZI, Rudimar Luís Scaranto; SOPRANO, Arlete; MOREIRA, Benjamin Grando. Análise de tecnologias para dispositivos móveis: um estudo de caso na área da saúde. 2006. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Sidnei Baron

ZEFERINO, Cesar Albenes; GOULART, Ademir;CANCIAN, Rafael Luiz; MINELLA, Valmir Vicente; SCARPINI, Flaimisson Elieser. Desenvolvimento de cluster de baixo custo. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Tiego Maestri

PEREIRA JR, Ovídio Felippe; WESTPHALL, Carla Merkle;ZEFERINO, Cesar Albenes; BUGHI, Carlos Henrique; PONTES, Krishnan Lage; BEPPLER, Márcio Duarte. Agente de Comunicação Gerencial. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Maiara Heil

ZEFERINO, Cesar Albenes; VALLE FILHO, Adhemar Maria do;CANCIAN, Rafael LuizTORRES, Roberto Miguel. Sistema Web para gerenciamento de requisições de um observatório atronômico. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Cristiane Gomes Bim dos Santos

ZEFERINO, Cesar Albenes; VALLE FILHO, Adhemar Maria do;CANCIAN, Rafael Luiz; SILVA, Marcos Roberto da; SEMPREBOM, Tiago. Análise de técnicas e metodologias de desenvolvimento de software para sistemas computacionais embarcados. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Rândallo Alencar Prux

VALLE FILHO, Adhemar Maria do;CANCIAN, Rafael LuizZEFERINO, Cesar Albenes; SILVA, Marcos Roberto da; STEFANES, Rafael. Desenvolvimento de mecanismo de paralelismo e projeto de experimentos para o simulador SSD. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Rafael Martins Zicolao

ZEFERINO, Cesar Albenes; FERNANDES, Anita Maria da Rocha; DAZZI, Rudimar Luís Scaranto; MIRANDA, Elisangela Maschio de; PASSERINO, Oswaldo José Rodi. Sistema de gerenciamento eletrônico para os trabalhos de conclusão de curso do Curso de Ciência da Computação. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Volnir dos Santos Sobrinho

ZEFERINO, Cesar AlbenesCANCIAN, Rafael Luiz; ORTIZ, Jorge Luis Roel; STEFANES, Rafael; MARTINS, Paulo. Componentes Parametrizáveis para Simulação de Hardware de Sistemas Embarcados. 2004. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Carlos Alberto Cimolin

ZEFERINO, Cesar Albenes; ORTIZ, Jorge Luis Roel;CANCIAN, Rafael Luiz; SOUZA, Antônio Heronaldo de. Desenvolvimento de uma Plataforma de Sistema Computacional Embarcado para Medição e Transmissão em um Sistema de Monitoramento Remoto. 2004. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Julio Cesar Fiamoncini

ZEFERINO, Cesar Albenes; ORTIZ, Jorge Luis Roel;CANCIAN, Rafael Luiz; SOUZA, Antônio Heronaldo de. Desenvolvimento de Drivers de Dispositivos para uma Plataforma de Sistema Embarcado Microcontrolado. 2004. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Fabiano Melo Pereira

PEREIRA, Fabiano Melo;ZEFERINO, Cesar Albenes; VALE FILHO, Adhemar Maria Do;CANCIAN, Rafael Luiz; WISINTAINER, Miguel Alexandre; ORTIZ, Jorge Luis Roel. Desenvolvimento de um Modelo VHDL do Microcontrolador PIC para Síntese em FPGA. 2003. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: José Morelli Neto

CABRAL, Rodrigo Becke;ZEFERINO, Cesar AlbenesCANCIAN, Rafael LuizBORTOLUZZI, Fabrício; SPERB, Rafael Medeiros. Estabelecimento de um padrão para a Comunicação de Dados em Sistemas de Telemetria. 2003. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Marcelo Fernando Rauber

CANCIAN, Rafael LuizZEFERINO, Cesar Albenes; GOULART, Ademir; FÜLBER, Heleno; ORTIZ, Jorge Luis Roel. Avaliação de Ferramentas de Gerenciamento de Cluster. 2003. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Marcos Roberto da Silva

ZEFERINO, Cesar AlbenesCANCIAN, Rafael LuizTORRES, Roberto Miguel; ORTIZ, Jorge Luis Roel; WISINTAINER, Miguel Alexandre. Instrumentalização Robótica de Telescópio. 2003. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Thiago Flessak

ZEFERINO, Cesar AlbenesCANCIAN, Rafael Luiz; ORTIZ, Jorge Luis Roel; MARTINS, Paulo; STEFANES, Rafael. Componente para integração de uma Ferramenta de Simulação com a Linguagem de Programação Delphi. 2003. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Rafael Stefanes

STEFANES, Rafael;ZEFERINO, Cesar AlbenesCANCIAN, Rafael Luiz; VALE FILHO, Adhemar Maria Do; WESTPHALL, Carla Merkle; MARTINS, Paulo João. Componentes para Simulação de Redes Locais para uma Ferramenta de Simulação Discreta. 2002. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Rafael Stefanes

ZEFERINO, Cesar Albenes; STEFANES, Rafael;CANCIAN, Rafael Luiz; VALLE FILHO, Adhemar Maria do; WESTPHALL, Carla Mekle; MARTINS, Paulo João. Desenvolvimento de uma Ferramenta de Simulação Discreta com Ênfase na Simulação de Rede Locais. 2002. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

PRIOR, Cesar Augusto; MACHADO, Renato;ZEFERINO, Cesar Albenes. Comissão Examinadora do Concurso Público para Professor Adjunto na Área de Sistemas de Computação. 2011. Universidade Federal de Santa Maria.

ZEFERINO, Cesar Albenes. Banca de Avaliação da 2a Etapa do Processo Seletivo Interno de Docentes (1o sem. 2007) para o Curso de Tecnologia de Sistemas para Internet (Disc.: Planejamento e Gerência de Infra-estrutura). 2006. Universidade do Vale do Itajaí.

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Altamiro Amadeu Susin

SUSIN, A. A.CARRO, L.; SILVA, I. S.; STRUM, M.. Redes-em-Chip: Arquiteturas e Modelos para Avaliação de Área de Desempenho. 2003. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Luigi Carro

CARRO, L.. Redes-em-Chip:Arquiteturas e Modelos para Avaliação de Área e Desempenho. 2003. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Luigi Carro

CARRO, L.. Uma Metodologia para Concepção de Redes de Interconexão para Sistemas Integrados. 2002. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Ivan Saraiva Silva

SILVA, I. S.; CARRO, Luigi; STRUM, Marius; SUSIN, Altamiro Amadeu. Redes-em-Chip: Arquiteturas e Modelos para Avaliação de Área e Desempenho. 2003. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Ivan Saraiva Silva

ZEFERINO, C. A.;SILVA, I. S.; CARRO, Luigi; WAGNER, Flavio Rech. Uma Metodologia para a Concepção de Redes de Interconexão para Sistemas Integrados. 2002. Exame de qualificação (Doutorando em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Orientou

Areielle Verri Lucca

Aplicação de criptografia com curvas elípticas em FPGA; Início: 2019; Dissertação (Mestrado profissional em Computação) - Universidade do Vale do Itajaí, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Coorientador);

Lucas Hamilton Martins

Título a definir (temática: aceleradores de hardware para o processamento de imagens digitais); Início: 2018; Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Douglas Rossi de Melo

Interconnection architectures for dependable multi-core system; Início: 2015; Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Santa Catarina; (Coorientador);

Felipe Viel

Acelerador em hardware para aumento da resolução espacial de imagens hiperespectrais em microsatélites; 2019; Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Cesar Albenes Zeferino;

Eduardo Alves da Silva

Análise comparativa do desempenho de arquiteturas de redes-em-chip baseada em simulação; 2017; Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Cesar Albenes Zeferino;

Rubens Vicente de Liz Bomer

Uso de análise de escalonabilidade para acelerar a exploração do espaço de projeto de sistemas baseados em Redes-em-Chip; 2017; Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Cesar Albenes Zeferino;

Roseli da Silveira Uhlendorf

MPSoC para avaliação do desempenho de Rede-em-Chip em FPGA; 2016; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí,; Orientador: Cesar Albenes Zeferino;

Jaison Valmor Bruch

Mapeamento estático de tarefas de aplicações de tempo real em sistemas baseados em Rede-em-Chip; 2015; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Cesar Albenes Zeferino;

Éderson Recalcatti

Um plataforma virtual para experimentos de canal lateral em sistemas baseados em Rede-em-Chip; 2015; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Cesar Albenes Zeferino;

André Alessandro Stein

Filtro de difusão anisotrópico em FPGA; 2014; Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí,; Coorientador: Cesar Albenes Zeferino;

Marcos Roberto Silva

Mecanismos para garantir confidencialidade e autenticidade na rede SoCIN; 2014; Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Cesar Albenes Zeferino;

Sidnei Baron

Segurança em Redes-em-Chip: mecanismos para proteger a rede SoCIN contra ataques de negação de serviço; 2013; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Thiago Felski Pereira

Mecanismos para provimento de tolerância a faltas em uma Rede-em-Chip; 2012; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Douglas Rossi de Melo

Interface de comunicação extensível para a Rede-em-Chip SoCIN; 2012; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí,; Orientador: Cesar Albenes Zeferino;

Rodrigo Vinícius Mendonça Pereira

Análise de métricas da implementação do protocolo LIN em hardware e em software; 2011; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Paulo Viníccius Vieira

Avaliação empírica da proposta interdisciplinar de uso dos processadores BIP; 2011; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí,; Coorientador: Cesar Albenes Zeferino;

Magnos Roberto Pizzoni

Plataforma para avaliação de desempenho de Rede-em-Chip em FPGA; 2010; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Marcelo Daniel Berejuck

Rede-em-Chip com Qualidade de Serviço para uso em telecomunicações; 2009; Dissertação (Mestrado em Mestrado em Computação Aplicada) - Universidade do Vale do Itajaí,; Orientador: Cesar Albenes Zeferino;

Júlio Cesar Gavilan

Síntese em Alto Nível de uma Rede de Interconexão Dinâmica para Multicomputador; 2000; Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina,; Coorientador: Cesar Albenes Zeferino;

Guilherme Weidle

Desenvolvimento de um processador do filtro de difusão anisotrópica em FPGA; 2017; Monografia; (Aperfeiçoamento/Especialização em Especialização em Sistemas Embarcados) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Guilherme Augusto Mariano Sborz

Arquiteturas de sistemas integrados em FPGA para o processamento digital de imagens; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Andrei Francisco da Rosa

Exploração arquitetural para otimização de um acelerador de hardware do filtro de difusão anisotrópica; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Arthur Passos

Processamento de imagens hiperespectrais em software embarcado: implementação e análise de desempenho; 2019; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Lucas Amilton Martins

Processador de propósito específico para classificação de imagens hiperespectrais; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Lucas Felipe Rebello

Implementação de um sistema de monitoramento de tráfego urbano; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Filipe Berkenbroch Capella

Sistema embarcado de baixo custo para monitoramento de tráfego em vias urbanas; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí, Assembléia Legislativa do Estado de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Sérgio Vargas Júnior

Plataforma de hardware para avaliação do mapeamento de tarefas em sistemas integrados com múltiplos núcleos; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Guilherme Augusto Pohl

Plataforma multicore baseada em FPGA para o reconhecimento de placas veiculares; 2017; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Isabel Araldi

Desenvolvimento de aplicativo para smartphones para ajuste de efeitos de áudio; 2017; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Felipe Viel

Desenvolvimento de módulo de reconfiguração remota de FPGA para ambiente espacial; 2016; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Germano Antônio Gascho

Um processador de efeitos para guitarra integrado em FPGA; 2016; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

ANDERSON VULCZAK

Modelo sintetizável do uBIP com interface para configuração da memória de programa; 2015; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Eduardo Alves da Silva

RedScarf: ambiente para avaliação de desempenho de Redes-em-Chip; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Luiz Gustavo Metzger

Análise experimental das vulnerabilidades de SoCs baseados em NoCs; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Éderson Recalcatti

Uso do protocolo LIN na interconexão de sistemas em Satélites Artificiais; 2012; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Jaison Valmor Bruch

Avaliação de alternativas arquiteturais para redução do consumo de energia em Redes-em-Chip; 2011; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Gabriel Goedert Freitas

Desenvolvimento de nodo LIN escravo em software embarcado e sintetizado em FPGA; 2011; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

William Simon Gutsein

Implementação de um IP core para uma interface LIN em Verilog; 2011; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Jorge Curi Costa

Desenvolvimento de uma aplicação baseada na tecnologia ARM; 2011; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Diogo Felipe de Melo Santiago

uBIP: Adição de Protocolos de Comunicação em Microcontrolador Básico; 2009; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Pablo Pereira Pires

Verificação funcional aplicada a Redes-em-Chip; 2009; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Fabrício Veiga

Provimento de tolerância a falhas em Redes-em-Chip; 2009; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Rodrigo Vinícius Mendonça Pereira

Implementação do protocolo de comunicação automotivo LIN Bus versão 2; 0 em FPGA no modo escravo; 2008; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Lucio Frantz

Gerador de Tráfego para Redes-em-Chip baseado no PicoBlaze; 2008; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Maicon Carlos Pereira

µBIP: Microcontrolador Básico para o Ensino de Sistemas Embarcados; 2008; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Thiago Felski Pereira

Gerador de Tráfego Sintetizável para Redes-em-Chip; 2008; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Douglas Rossi de Melo

Desenvolvimento de aplicação com requisitos de Qualidade de Serviço para sistema integrado baseado em Rede-em-Chip; 2008; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Rodrigo Martins Santana

Desenvolvimento de Interfaces de rede OCP para a rede SOCIN; 2007; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Joner Ezequiel Lara

Desenvolvimento de um diário eletrônico para verificação de freqüência discente em um Telefone Celular usando J2ME; 2006; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Rafael Pacheco Luz

Utilização da tecnologia J2ME para automatização do controle de expedição de equipamentos das empresas do grupo MEG; 2006; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Leonardo Martins Vegini

Sistema embarcado para monitoramento de link wireless; 2006; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Rafael Martins Zicolao

Sistema de Gerenciamento Eletrônico de Documentos para os Trabalhos de Conclusão de Curso do Curso de Ciência da Computação; 2005; 0 f; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Cristiane Gomes Bim dos Santos

Estudo e avaliação de técnicas e metodologias para o projeto de sistemas embarcados microcontrolados; 2005; 0 f; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Maiara Heil

Sistema Web para gerenciamento de requisições de um observatório remoto; 2005; 0 f; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Carlos Alberto Cimolin

Desenvolvimento de uma Plataforma de Sistema Computacional Embarcado para Monitoramento de Dados Remotos; 2004; 0 f; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Julio Cesar Fiamoncini

Desenvolvimento de Drivers de Dispositivos para uma Plataforma de Sistema Embarcado Microcontrolado; 2004; 0 f; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Volnir dos Santos Sobrinho

Componentes Parametrizáveis para Simulação de Sistemas Embarcados (Co-orientador); 2004; 0 f; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Fabiano Melo Pereira

Desenvolvimento de um Modelo VHDL do Microcontrolador PIC para Síntese em FPGA; 2003; 116 f; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Filipe Berkenbroch Capella

Sistema embarcado de baixo custo para monitoramento de tráfego em vias urbanas; 2018; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Assembléia Legislativa do Estado de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Felipe Viel

Plataforma de simulação para implementação e avaliação de mecanismos de segurança em SoCs baseados em NoCs; 2017; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Assembléia Legislativa do Estado de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Sérgio Vargas Júnior

Análise do tráfego interno de uma Rede-em-Chip por meio de simulação; 2017; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Guilherme Augusto Sborz

Análise de circuitos eletrônicos para dispositivos de efeito de áudio; 2017; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Daniel Menegasso

Mapeamento de tarefas em sistemas de tempo real baseados em Redes-em-Chip; 2017; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Daniel Menegasso

Desenvolvimento de ferramentas de apoio ao framework RedScarf; 2016; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Sérgio Vargas Júnior

Produção de material instrucional para o framework RedScarf; 2016; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Guilherme Augusto Sborz

Análise de circuitos eletrônicos para dispositivos de efeito de áudio; 2016; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Guilherme Abraham

Integração do Mega Drive utilizando a rede SoCIN com síntese em FPGA; 2015; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Assembléia Legislativa do Estado de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Daniel Menegasso

Implementação de modelos de simulação de núcleos para integração de SoCs baseados em NoCs; 2015; Iniciação Científica - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Luiz Gustavo Metzger

Análise dos efeitos de ataques de SoCs baseados em NoCs; 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Luiz Gustavo Metzger

Análise dos efeitos de ataques em SoCs baseados em NoCs; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Eduardo Alves da Silva

BrownPepper 2; 0: ambiente para avaliação de desempenho de Rede-em-Chip; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Rubens Vicente de Bomer Liz

Caracterização do Custo e do Desempenho de Mecanismos de Comunicação para Redes-em-Chip (Apoio: Univali - ProBIC 2012); 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Daniel Menegasso

Estudos de conceitos e tecnologias aplicados a sistemas telefônicos (Apoio: CNPq - PIBITI 2012); 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Luiz Gustavo Metzger

Avaliação de desempenho de uma Rede-em-Chip: plataforma virtual MPSoC x Simulação (Apoio: CNPq - PIBIC 2013); 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Daniel Menegasso

Avaliação da integração de mecanismos de segurança na interface de rede e no roteador (Apoio: CNPq - PIBITI 2013); 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Rubens Vicente de Liz Bomer

Modelos Analíticos para Estimativa de Custo e de Desempenho de uma Rede-em-Chip (Apoio: CNPq - PIBITI 2013); 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Roney Carlos Mensch

Implementação de uma família de processadores básicos usando HDL (Apoio: Univali/Governo do Estado de SC - Programa Artigo 170 2011); 2012; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Assembléia Legislativa do Estado de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Éderson Recalcatti

Desenvolvimento de módulos de comunicação para uma plataforma de avaliação do desempenho de Rede-em-Chip em FPGA (Apoio: Governo de SC - FUMDES 2011); 2011; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Secretaria de Estado da Educação - Governo de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Eduardo Alves da Silva

INCT NAMITEC - Atividade 3; 6 - Sub-projeto: Redução do Consumo de Potência para a Rede Intra-Chip SoCIN; 2011; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Roney Carlos Menscg

Avaliação e implementação de algoritmos nos processador BIP (Apoio: Univali/Governo do Estado de SC - Programa Artigo 170 2010); 2011; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, Assembléia Legislativa do Estado de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Pablo Pereira Pires

Biblioteca de Testbenches para Validação de Circuitos Digitais Modelados em HDL; 2008; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Douglas Rossi de Melo

Plataforma para Validação Física de Rede-em-Chip baseada na Integração de Sistemas em FPGA; 2008; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Thiago Felski Pereira

Especificação de Arquitetura de Gerador de Tráfego para Redes-em-Chip; 2008; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Jaison Valmor Bruch

Avaliação de Desempenho de Mecanismos de Comunicação para Redes-em-Chip; 2007; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Assembléia Legislativa do Estado de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Paulo Viníccius Vieira

Sistema Computacional Embarcado de Alerta para Administração de Medicamentos; 2007; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Diogo Felipe de Melo Santiago

Rede-em-Chip com Qualidade de Serviço; 2007; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, UNIVALI; Orientador: Cesar Albenes Zeferino;

Diana Morandi

Kit didático para o ensino de conceitos básicos de arquitetura e organização de computadores; 2006; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Assembléia Legislativa do Estado de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Caroline Farias Salvador

Desenvolvimento de um Modelo VHDL Parametrizável de Microcontrolador e de uma Ferramenta de Customização para Integração de Sistemas em FPGA; 2005; 0 f; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cesar Albenes Zeferino;

Sidnei Baron

Estudo de Plataforma para o Desenvolvimento de Sistemas Computacionais Embarcados; 2003; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Centro de Ciência Tecnológicas da Terra e do Mar; Orientador: Cesar Albenes Zeferino;

Frederico Guilherme Mariani do Espirito Santo

Mecanismos de Compunicação para Redes-em-Chip; 2003; 52 f; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Assembléia Legislativa do Estado de Santa Catarina; Orientador: Cesar Albenes Zeferino;

Higor Hostins

Estudo e Desenvolvimento de Adaptadores de Interface Padrão VCI e OCP para Sistemas Integrados; 2003; 0 f; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Marcel Antônio de Souza Machado

Ferramentas de Apoio ao Projeto de Redes-em-Chip; 2003; 0 f; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí; Orientador: Cesar Albenes Zeferino;

Frederico Guilherme Mariani do Espirito Santo

Mecanismos de Comunicação para Redes de Interconexão para Sistemas Integrados; 2002; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade do Vale do Itajaí, Centro de Ciência Tecnológicas da Terra e do Mar; Orientador: Cesar Albenes Zeferino;

Seção coletada automaticamente pelo Escavador

Foi orientado por

Altamiro Amadeu Susin

Projeto do Sistema de Comunicação de Um Multicomputador; 1996; Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina,; Orientador: Altamiro Amadeu Susin;

Altamiro Amadeu Susin

Redes-em-Chip: Arquiteturas e Modelos para Avaliação de Área de Desempenho; 2003; 0 f; Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Altamiro Amadeu Susin;

Sergio Bampi

Redes-em-Chip : Arquiteturas e Modelos para Avaliação de Área e Desempenho; 2003; Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Sergio Bampi;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • DA SILVA, EDUARDO A. ; KREUTZ, MÁRCIO E. ; ZEFERINO, CESAR A. . RedScarf: an open-source multi-platform simulation environment for performance evaluation of Networks-on-Chip. JOURNAL OF SYSTEMS ARCHITECTURE , v. 99, p. 101633-101648, 2019.

  • ALVES DA SILVA, EDUARDO ; KREUTZ, Márcio Eduardo ; ZEFERINO, Cesar Albenes . Experimental Data from the Simulation of On-Chip Communication Architectures using RedScarf Simulation Environment. DATA IN BRIEF , v. 1, p. 104725-104738, 2019.

  • MELO, DOUGLAS R. ; ZEFERINO, CESAR A. ; DILILLO, LUIGI ; BEZERRA, EDUARDO A. . Maximizing the Inner Resilience of a Network-on-Chip through Router Controllers Design. SENSORS , v. 19, p. 5416, 2019.

  • PEREIRA, Thiago Felski ; MELO, Douglas Rossi ; BEZERRA, Eduardo Augusto ; ZEFERINO, Cesar Albenes . Mechanisms to Provide Fault Tolerance to a Network-on-Chip. IEEE Latin America Transactions , v. 15, p. 1034-1042, 2017.

  • VIEL, Felipe ; WEIDLE JR., Guilherme Frederico ; ZEFERINO, Cesar Albenes . Sistema integrado para o processamento do Filtro de Difusão Anisotrópica em FPGA. REVISTA DE SISTEMAS E COMPUTAÇÃO - RSC , v. 7, p. 406-424, 2017.

  • VIEIRA, Paulo Viniccius ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . Projeto BIP: impactos de 10 anos de uso de uma proposta interdisciplinar de ensino de Computação. INTERNATIONAL JOURNAL OF COMPUTER ARCHITECTURE EDUCATION , v. 5, p. 32-37, 2016.

  • SILVA, Eduardo Alves da ; ZEFERINO, Cesar Albenes . Uma Análise sobre Ferramentas de Redes-em-Chip e seus Recursos para Uso no Ensino. International Journal of Computer Architecture Education , v. 4, p. 29-32, 2015.

  • VIEIRA, Paulo Viniccius ; ZEFERINO, Cesar Albenes ; RAABE, ANDRÉ LUIS . Avaliação Empírica da Proposta Interdisciplinar de Uso dos Processadores BIP. REVISTA BRASILEIRA DE INFORMÁTICA NA EDUCAÇÃO , v. 23, p. 99-110, 2015.

  • BARON, Sidnei ; WANGHAM, Michelle Silva ; ZEFERINO, Cesar Albenes . Segurança em Redes-em-Chip: Conceitos e Revisão do Estado da Arte. REVISTA DE INFORMÁTICA TEÓRICA E APLICADA: RITA , v. 21, p. 110, 2014.

  • MELO, Douglas Rossi ; WANGHAM, Michelle Silva ; ZEFERINO, Cesar Albenes . XIRU: Interface de Rede Extensível para Integração de Núcleos a uma Rede-em-Chip. REVISTA DE INFORMÁTICA TEÓRICA E APLICADA: RITA , v. 21, p. 10, 2014.

  • OLIVEIRA JR., Nereu Pires de ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . Implementando Suporte a Novas Linguagens de Programação e outros Idiomas no Ambiente de Desenvolvimento Integrado Bipide. International Journal of Computer Architecture Education , v. 3, p. 5-8, 2014.

  • VIEIRA, Paulo Viniccius ; RECH, Paulo Roberto Machado ; MENSCH, Roney Carlos ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . Estendendo a arquitetura dos processadores BIP para ampliar o seu potencial de uso em disciplinas de introdução a programação. International Journal of Computer Architecture Education , v. 1, p. 1-10, 2012.

  • VIEIRA, Paulo Viniccius ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . Bipide - Ambiente de Desenvolvimento Integrado para a Arquitetura dos Processadores BIP. REVISTA BRASILEIRA DE INFORMÁTICA NA EDUCAÇÃO , v. 18, p. 32-43, 2010.

  • MORANDI, Diana ; PEREIRA, Maicon Carlos ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . Um processador básico para o ensino de conceitos de arquitetura e organização de computadores. Hífen (Uruguaiana) , v. 30, p. 73-80, 2006.

  • HEIL, Maiara ; ZEFERINO, Cesar Albenes ; TORRES, Roberto Miguel ; CANCIAN, Rafael Luiz . Escalonamento de requisições em um sistema para gerenciamento do acesso a um observatório remoto. Hífen (Uruguaiana) , Uruguaiana, p. 243-250, 2005.

  • FIAMONCINI, Julio Cesar ; CANCIAN, Rafael Luiz ; ZEFERINO, Cesar Albenes . Desenvolvimento de Drivers de Dispositivos para uma Plataforma de Sistema Embarcado Microcontrolado. Hífen (Uruguaiana) , Uruguaiana, v. 28, n.54, p. 83-88, 2004.

  • SANTO, Frederico Guilherme Mariani Do Espirito ; ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Modelos Parametrizáveis de Árbitros Centralizados para a Síntese de Redes-em-Chip. Hífen (Uruguaiana) , Urugaiana, p. 91-96, 2003.

  • SANTO, Frederico Guilherme Mariani do Espírito ; ZEFERINO, Cesar Albenes . Projeto e Avaliação de Árbitros para Redes-em-Chip. Hífen (Uruguaiana) , Uruguaiana, v. 26, n.49/50, p. 81-86, 2002.

  • KREUTZ, Márcio Eduardo ; ZEFERINO, Cesar Albenes ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Análise e Seleção de Redes de Interconexão para Síntese de Sistemas no Ambiente S3E2S. REVISTA DE INFORMÁTICA TEÓRICA E APLICADA (IMPRESSO) , Porto Alegre, v. 8, n.1, p. 83-101, 2001.

  • ZEFERINO, CESAR ; MELO, Ana Cláudia Reiser (Org.) ; VIEIRA, Adriana Dalçoquio (Org.) ; MAFRA, Isadora Siqueira (Org.) ; PEREZ, Lilian Helena Franzen (Org.) ; SBORZ, Guilherme Augusto (Org.) . Anais do 18o Seminário de Iniciação Científica e da 7a Mostra Científica de Integração Pós-Graduação e Graduação. 18. ed. Itajaí: Universidade do Vale do Itajaí, 2019. v. 1. 242p .

  • ROSA JUNIOR, Leomar Soares da ; AGOSTINI, Luciano Volcan ; ZEFERINO, Cesar Albenes ; BOEMO, Eduardo ; GLESNER, Manfred . Proceedings of the 8th Southern Programmable Logic Conference. 1. ed. Bento Gonçalves: UFPEL, 2012. 258p .

  • RECALCATTI, Éderson ; PEREIRA, Rodrigo Vinícius Mendonça ; ZEFERINO, Cesar Albenes . Uso do protocolo LIN na interconexão de sistemas em satélites artificiais. In: Coordenação do Programa UNIESPAÇO. (Org.). Rumo à independência tecnológica do Programa Espacial Brasileiro - Volume 2. 1aed.Brasília: AEB, 2013, v. 2, p. 19-32.

  • ZEFERINO, Cesar Albenes ; RAABE, André Luis Alice ; VIEIRA, Paulo Viniccius ; PEREIRA, Maicon Carlos . Um Enfoque Interdisciplinar no Ensino de Arquitetura de Computadores. In: MARTINS, Carlos Augusto Paiva da Silva; NAVAUX, Philippe Olivier Alexandre; AZEVEDO, Rodolfo Jardim de; KOFUJI, Sérgio Takeo (Org.).. (Org.). Arquitetura de Computadores: educação, ensino e aprendizado. 1ed.Porto Alegre: Sociedade Brasileira de Computação (SBC), 2012, v. , p. 165-193.

  • ZEFERINO, Cesar Albenes . Introdução às redes-em-chip. In: GÜNTZEL, José; FRANCO, Denis; REIS, Ricardo.. (Org.). V Escola de Microeletrônica Sul (livro texto). Porto Alegre: SBC, 2003, v. , p. 93-104.

  • ZEFERINO, Cesar Albenes . Todos a bordo? A invasão dos sistemas embarcados no dia-a-dia do mundo contemporâneo. A Notícia, Joiville, p. 4, 20 abr. 2007.

  • PEREIRA, LUCAS M. V. ; SANTOS, DOUGLAS A. ; ZEFERINO, CESAR A. ; MELO, DOUGLAS R. . A Low-Cost Hardware Accelerator for CCSDS 123 Predictor in FPGA. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS). New York: IEEE, 2019. p. 1-5.

  • DE MELO, DOUGLAS ROSSI ; ALBENES ZEFERINO, CESAR ; DILILLO, LUIGI ; BEZERRA, Eduardo Augusto . Analyzing the Error Propagation in a Parameterizable Network-on-Chip Router. In: 2019 IEEE Latin American Test Symposium (LATS), 2019, Santiago. 2019 IEEE Latin American Test Symposium (LATS). New York: IEEE, 2019. p. 1-6.

  • OCHOA, IAGO SESTREM ; PIEMONTEZ, Rafael Alexandre ; MARTINS, Lucas Amilton ; LEITHARDT, Valderi Reis Quietinho ; ZEFERINO, CESAR . Experimental Analysis of the Processing Cost of Ethereum Blockchain in a Private Network. In: II Workshop Blockchain: Teoria, Tecnologias e Aplicações (WBlockchain 2019), 2019, Gramado. Anais.... Porto Alegre: SBC, 2019. p. 16-28.

  • OCHOA, IAGO SESTREM ; CALBUSCH, Leonardo ; VIECELLI, Karize ; PAZ, Juan de ; LEITHARDT, Valderi Reis Quietinho ; ZEFERINO, CESAR . Privacy in the Internet of Things: A Study to Protect User?s Data in LPR Systems Using Blockchain. In: International Conference on Privacy, Security and Trust (PST), 17., 2019, Fredericton. Proceedings.... New York: IEEE, 2019. v. 1. p. 295-299.

  • SBORZ, GUILHERME A. M. ; POHL, GUILHERME A. ; VIEL, Felipe ; ZEFERINO, CESAR A. . A custom processor for an FPGA-based platform for automatic license plate recognition. In: the 32nd Symposium, 2019, São Paulo. Proceedings of the 32nd Symposium on Integrated Circuits and Systems Design - SBCCI '19. New York: ACM Press, 2019. p. 1-6.

  • MARTINS, LUCAS A. ; SBORZ, GUILHERME A. M. ; VIEL, Felipe ; ZEFERINO, CESAR A. . An SVM-based hardware accelerator for onboard classification of hyperspectral images. In: the 32nd Symposium, 2019, São Paulo. Proceedings of the 32nd Symposium on Integrated Circuits and Systems Design - SBCCI '19. New York: ACM Press, 2019. p. 1-6.

  • WEIDLE, GUILHERME F. ; VIEL, Felipe ; DE MELO, DOUGLAS R. ; ZEFERINO, CESAR A. . A Hardware Accelerator for Anisotropic Diffusion Filtering in FPGA. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). New York: IEEE, 2018. p. 1-4.

  • SANTOS, Marciel de Liz ; ZEFERINO, CESAR ; WANGHAM, Michelle Silva . Mecanismo de verificação de integridade de software baseado em BIOS UEFI. In: 36o Simpósio Brasileiro de Redes de Computadores e Sistemas Distribuídos (SBRC), 2018, Campos do Jordão. Anais. Porto Alegre: SBC, 2018. v. 1. p. 1-14.

  • VARGAS JUNIOR, S. ; SILVA, Eduardo Alves da ; ZEFERINO, CESAR . Análise do tráfego interno em uma Rede-em-Chip por meio de simulação. In: 9o Computer on the Beach (COTB), 2018, Florianópolis. Anais.... Itajaí: Univali, 2018. v. 1. p. 1-10.

  • VIEL, Felipe ; SILVA, LUIS A. ; VALDERI LEITHARDT, R. Q. ; ZEFERINO, CESAR A. . Internet of Things: Concepts, Architectures and Technologies. In: 2018 13th IEEE International Conference on Industry Applications (INDUSCON), 2018, São Paulo. 2018 13th IEEE International Conference on Industry Applications (INDUSCON). New York: IEEE, 2018. p. 909-916.

  • OCHOA, IAGO SESTREM ; LEITHARDT, VALDERI R. Q. ; ZEFERINO, Cesar Albenes ; SILVA, JORGE SA . Data Transmission Performance Analysis with Smart Grid Protocol and Cryptography Algorithms. In: 2018 13th IEEE International Conference on Industry Applications (INDUSCON), 2018, São Paulo. 2018 13th IEEE International Conference on Industry Applications (INDUSCON). New York: IEEE, 2018. p. 482-486.

  • VIEL, Felipe ; ZEFERINO, Cesar Albenes . A module for remote reconfiguration of FPGAs in satellites. In: IBERCHIP WORKSHOP (IWS), 2017, Barilhoce. Proceedings..., 2017. v. 1. p. 50-53.

  • GAYA, Fernando Luis ; ZEFERINO, Cesar Albenes ; MELO, Douglas Rossi ; BEZERRA, Eduardo Augusto . AMBA-AHB network interface for core interconnection in a Network-on-Chip. In: IBERCHIP WORKSHOP (IWS), 2017, Bariloche. Proceedings..., 2017. p. 82-85.

  • SILVA, Eduardo Alves da ; ZEFERINO, Cesar Albenes . Análise arquitetural comparativa do desempenho de Redes-em-Chip baseada em simulação. In: SIMPÓSIO DE SISTEMAS COMPUTACIONAIS DE AUTO DESEMPENHO (WSCAD), 18., 2017, Campinas. Anais.... Porto Alegre: SBC, 2017. p. 268-279.

  • PEREIRA, Lucas Martins Veras ; MELO, Douglas Rossi ; ZEFERINO, Cesar Albenes ; BEZERRA, Eduardo Augusto . Análise de alternativas de integração do processador LEON3 em sistemas embarcados. In: COMPUTER ON THE BEACH (COTB), 8., 2017, Florianópolis. Anais.... Itajaí: Univali, 2017. p. 1-10.

  • SOPRAN, Robson ; MELO, Douglas Rossi ; ZEFERINO, Cesar Albenes ; BEZERRA, Eduardo Augusto . Análise comparativa do custo e do desempenho de um algoritmo de criptografia para sistemas embarcados explorando o particionamento hardware/software. In: COMPUTER ON THE BEACH (COTB), 8., 2017, Florianópolis. Anais.... Itajaí: Univali, 2017. p. 1-10.

  • VARGAS JUNIOR, S. ; SILVA, Eduardo Alves da ; ZEFERINO, Cesar Albenes . Produção de material instrucional para o ambiente de Simulação RedScarf. In: COMPUTER ON THE BEACH (COTB), 8., 2017, Florianópolis. Anais.... Itajaí: Univali, 2017. p. 1-10.

  • PERES, BRUNO ; ZEFERINO, CESAR ; VIEIRA, PAULO . Simulador Web para a Família de Processadores BIP. In: XXVIII Simpósio Brasileiro de Informática na Educação SBIE (Brazilian Symposium on Computers in Education), 2017, Recife, 2017. p. 827-836.

  • BRUCH, Jaison Valmor ; SILVA, Eduardo Alves da ; ZEFERINO, Cesar Albenes ; INDRUSIAK, Leandro Soares . Deadline, Energy and Buffer-Aware Task Mapping Optimization in NoC-Based SoCs Using Genetic Algorithms. In: 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, Curitiba. 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC). Porto Alegre: SBC, 2017. p. 86-93.

  • SILVA, Eduardo Alves da ; MENEGASSO, Daniel ; VARGAS, SERGIO ; ZEFERINO, Cesar Albenes . RedScarf: A User-Friendly Multi-Platform Network-on-Chip Simulator. In: 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, Curitiba. 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC). Porto Alegre: SBC, 2017. p. 71-78.

  • SILVA, MARCOS ROBERTO ; ZEFERINO, Cesar Albenes . Confidentiality and Authenticity in a Platform Based on Network-on-Chip. In: 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, Curitiba. 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC). New York: IEEE, 2017. p. 225-230.

  • VIEIRA, Paulo Viniccius ; ZEFERINO, Cesar Albenes ; RAABE, André Luis Alice . Aplicação de grupo focal para avaliação da utilização de uma família de processadores simplificados em uma disciplina de compiladores. In: COMPUTER ON THE BEACH (COTB), 7., 2016, Florianópolis. Anais.... São José: Univali, 2016. p. 232-241.

  • SILVA, Eduardo Alves da ; METZGER, Luiz Gustavo ; ZEFERINO, Cesar Albenes . On the development of a Qt-based multithread NoC simulator. In: WORKSHOP ON CIRCUITS AND SYSTEMS DESIGN (WCAS), 4., 2014, Aracajú. Proceedings.... Aracajú: UFS, 2014. p. 1-4.

  • VIEL, Felipe ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . Introdução à programação e à implementação de processadores por estudantes do Ensino Médio. In: WORKSHOP DE INFORMÁTICA NA ESCOLA (WIE), 20., 2014, Dourados. Anais do 3o Congresso Brasileiro de Informática na Educação. Porto Alegre: SBC, 2014. p. 1-10.

  • BARON, Sidnei ; WANGHAM, Michelle Silva ; ZEFERINO, Cesar Albenes . Segurança em Redes-em-Chip: mecanismos para proteger a rede SoCIN contra ataques de negação de serviço. In: SIMPÓSIO BRASILEIRO DE SEGURANÇA DA INFORMAÇÃO E SISTEMAS COMPUTACIONAIS (SBSeg), 14., 2014, Belo Horizonte. Anais.... Porto Alegre: SBC, 2014. p. 647-654.

  • MELO, Douglas Rossi ; WANGHAM, Michelle Silva ; ZEFERINO, Cesar Albenes . Extensible communication Interface to SoCIN Network-on-Chip. In: SOUTH SYMPOSIUM ON MICROELECTRONICS (SIM 2013), 28., 2013, Porto Alegre. Proceedings.... Porto Alegre: UFRGS, 2013. p. 1-4.

  • PEREIRA, Thiago Felski ; ZEFERINO, Cesar Albenes . Adding fault-tolerance to a Network-on-Chip. In: SOUTH SYMPOSIUM ON MICROELECTRONICS (SIM 2013), 28., 2013, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 2013. p. 1-4.

  • MELO, Douglas Rossi ; WANGHAM, Michelle Silva ; ZEFERINO, Cesar Albenes . Evaluating the costs of communication services in a network interface for a Network-on-Chip. In: WORKSHOP ON CIRCUITS AND SYSTEMS DESIGN (WCAS 2013), 3., 2013, Curitiba. Proceedings.... Porto Alegre: SBC, 2013. p. 1-4.

  • BOMER, Rubens Vicente de Liz ; ZEFERINO, Cesar Albenes . Cost and performance characterization of communication mechanisms for Networks-on-Chip. In: MICROELECTRONICS STUDENTS FORUM (SFORUM), 13., 2013, Curitiba. Proceedings.... São Paulo: SBMicro, 2013. p. 1-6.

  • GONCALVES, Hendrig Wernner Maus Santana ; BORTOLUZZI, Fabrício ; ZEFERINO, Cesar Albenes . Desenvolvimento de um sistema operacional de tempo real para um microcontrolador básico. In: SIMPÓSIO BRASILEIRO DE ENGENHARIA DE SISTEMAS COMPUTACIONAIS (SBESC 2013), 3., 2013, Niterói. Proceedings.... Niterói: UFF, 2013. p. 1-6.

  • BARON, Sidnei ; WANGHAM, Michelle Silva ; ZEFERINO, Cesar Albenes . Security mechanisms to improve the availability of a Network-on-Chip. In: IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS, AND SYSTEMS (ICECS 2013), 20., 2013, Abu Dhabi. Proceedings... New York: IEEE, 2013. p. 609-612.

  • VIEIRA, Paulo Viniccius ; ZEFERINO, Cesar Albenes ; RAABE, André Luis Alice . Avaliação Empírica da Proposta Interdisciplinar de Uso dos Processadores BIP. In: Congresso Brasileiro de Informática na Educação, 2., 2013, Campinas. Anais dos Workshops do Congresso Brasileiro de Informática na Educação. Porto Alegre: SBC, 2013. p. 71-80.

  • PEREIRA, M. C. ; VIERA, P. V. ; RAABE, A. L. A. ; ZEFERINO, C. A. . A basic processor for teaching digital circuits and systems design with FPGA. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic. p. 1-194.

  • BRUCH, Jaison Valmor ; ZEFERINO, Cesar Albenes . Evaluation of architectural alternatives to reduce power consumption in a Network-on-Chip. In: WORKSHOP ON CIRCUITS AND SYSTEMS DESIGN (WCAS 2012), 2., 2012, Brasília. Proceedings.... Brasília: UnB, 2012. p. 1-6.

  • PEREIRA, Rodrigo Vinícius Mendonça ; GUTSTEIN, William Simon ; FREITAS, Gabriel Goedert ; RECALCATTI, Éderson ; ZEFERINO, Cesar Albenes . Development of an IP core for the LIN automotive network. In: WORKSHOP ON CIRCUITS AND SYSTEMS DESIGN (WCAS 2011), 1., 2011, João Pessoa. Proceedings.... João Pessoa: UFPB, 2011. v. 1. p. 1-6.

  • RECH, Paulo Roberto Machado ; VIEIRA, Paulo Viniccius ; ZEFERINO, Cesar Albenes ; RAABE, André Luis Alice . BIP IV: especificação e suporte na ferramenta Bipide. In: Workshop sobre Educação em Arquitetura de Computadores (WEAC 2011), 2011, Vitória. Proceedings of the 23rd International Symposium on Computer Architecture and High Performance Computing, 2011.

  • MELO, Douglas Rossi ; ZEFERINO, Cesar Albenes ; BEREJUCK, Marcelo Daniel . Desenvolvimento de aplicação com requisitos de QoS para SoC baseado em NoC. In: IBERCHIP WORKSHOP (IWS 2010), 16., 2010, Foz do Iguaçu. Proceedings.... [S.l.: s.n.], 2010. p. 60-65.

  • PIRES, Pablo Pereira ; ZEFERINO, Cesar Albenes . Verificação funcional aplicada a Redes-em-Chip. In: IBERCHIP WORKSHOP (IWS 2010), 16., 2010, Foz do Iguaçu. Proceedings.... [S.l.: s.n.], 2010. p. 66-69.

  • VEIGA, Fabrício ; ZEFERINO, Cesar Albenes . Implementation of techniques for fault tolerance in a Network-on-Chip. In: SYMPOSIUM ON COMPUTING SYSTEMS (WSCAD-SCC 2010), 11., 2010, Petrópolis. Anais. Los Alamitos: IEEE Computer Society, 2010. p. 80-87.

  • PIZZONI, Magnos Roberto ; PEREIRA, Thiago Felski ; MELO, Douglas Rossi ; ZEFERINO, Cesar Albenes . Development of hardware and software components for a platform for NoC evaluation in FPGA. In: STUDENTS FORUM ON MICROELECTRONICS (SFORUM 2010), 10., 2010, São Paulo. Proceedings..., 2010.

  • PEREIRA, Rodrigo Vinícius Mendonça ; GUTSTEIN, William Simon ; FREITAS, Gabriel Goedert ; RECALCATTI, Éderson ; GUERRA, Jorge Luiz ; ZEFERINO, Cesar Albenes . Applying functional verification techinques on the design of an IP-core for an automotive communication protocol. In: STUDENTS FORUM ON MICROELECTRONICS (SFORUM 2010), 10., 2010, São Paulo. Proceedings..., 2010.

  • SALVADOR, Caroline Farias ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . PicoBlaze C: a compiler for PicoBlaze microcontroller core. In: SOUTH SIMPOSIUM ON MICROELECTRONICS, 24., 2009, Pelotas. Proceedings.... Pelotas: UFPel, 2009. p. 45-48.

  • PIZZONI, Magnos Roberto ; ZEFERINO, Cesar Albenes . Performance evaluation of a Network-on-Chip by using a SystemC-based simulator. In: SOUTH SYMPOSIUM ON MICROELECTRONICS, 24., 2009, Pelotas. Proceedings.... Pelotas: UFPel, 2009. p. 169-172.

  • PEREIRA, Rodrigo Vinícius Mendonça ; ZEFERINO, Cesar Albenes . Desenvolvimento de um IP sintetizável para uma interface escravo de rede LIN. In: WORKSHOP IBERCHIP (IWS 2009), 15., 2009, Buenos Aires. Memorias..., 2009. p. 510-515.

  • BEREJUCK, Marcelo Daniel ; ZEFERINO, Cesar Albenes . Analysis of the cost of implementation techniques for QoS on a Network-on-Chip. In: SOUTH SYMPOSIUM ON MICROELECTRONICS (SIM 2009), 24., 2009, Pelotas. Proceedings.... Pelotas: UFPel, 2009. p. 165-168.

  • FRANTZ, Lúcio ; ZEFERINO, Cesar Albenes . Gerador de tráfego para Redes-em-Chip baseado no PicoBlaze. In: CONFERÊNCIA IBÉRICA DE SISTEMAS E TECNOLOGIAS DE INFORMAÇÃO, 2009, Póvoa de Varzim. Anais.... Porto: FEUP, 2009.

  • BEREJUCK, Marcelo Daniel ; ZEFERINO, Cesar Albenes . Adding mechanisms for QoS to a Network-on-Chip. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS (SBCCI 2009), 22., 2009, Natal. Proceedings.... New York: ACM, 2009. p. 153-158.

  • BRUCH, Jaison Valmor ; PIZZONI, Magnos Roberto ; ZEFERINO, Cesar Albenes . BrownPepper: a SystemC-based simulator for performance evaluation of Networks-on-Chip. In: IFIP/IEEE INT. CONFERENCE ON VERY LARGE SCALE INTEGRATION (VLSI-SOC 2009), 17., 2009, Florianópolis. Proceedings..., 2009. p. 1-4.

  • VIEIRA, Paulo Viniccius ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . Bipide: ambiente de desenvolvimento integrado para utilização dos processadores BIP no ensino de programação. In: SIMPÓSIO BRASILEIRO DE INFORMÁTICA NA EDUCAÇÃO - SBIE 2009, 20., 2009, Florianópolis. Anais.... Porto Alegre: SBC, 2009. p. 1-8.

  • PEREIRA, Thiago Felski ; ZEFERINO, Cesar Albenes . Soft cores for performance evaluation of NoCs in FPGA. In: SOUTH SYMPOSIUM ON MICROELECTRONICS, 2008, Bento Gonçalves. Proceedings?. Porto Alegre: SBC, 2008. p. 37-40.

  • BRUCH, Jaison Valmor ; CANCIAN, Rafael Luiz ; ZEFERINO, Cesar Albenes . A SystemC-based environment for performance evaluation of Networks-on-Chip. In: SOUTH SYMPOSIUM ON MICROELECTRONICS, 2008, Bento Gonçalves. Proceedings?. SBC: Porto Alegre, 2008. p. 41-44.

  • PEREIRA, Maicon Carlos ; ZEFERINO, Cesar Albenes . Architectural specification of a microcontroller by using ArchC. In: SOUTH SYMPOSIUM ON MICROELECTRONICS, 2008, Bento Gonçalves. Proceedings?. Porto Alegre: SBC, 2008. p. 99-103.

  • PEREIRA, Maicon Carlos ; ZEFERINO, Cesar Albenes . uBIP: a simplified microcontroller architecture for education in embedded systems design. In: IP BASED ELECTRONIC SYSTEM CONFERENCE & EXHIBITION - IP 08, 2008, Grenoble. Proceedings.... Grenoble: Design and Reuse, 2008. p. 193-197.

  • PEREIRA, Thiago Felski ; ZEFERINO, Cesar Albenes . A set of VHDL IPs to evaluate performance of Networks-on-Chip. In: IP BASED ELECTRONIC SYSTEM CONFERENCE & EXHIBITION - IP 08, 2008, Grenoble. Proceedings.... Grenoble: Design and Reuse, 2008. p. 239-243.

  • PEREIRA, Rodrigo Vinícius Mendonça ; ZEFERINO, Cesar Albenes . Aplicação do protocolo LIN como sub-rede CAN. In: CONFERÊNCIA INTERNACIONAL DE APLICAÇÕES INDUSTRIAIS (INDUSCON), 2008, Poços de Caldas. Anais..., 2008.

  • ZEFERINO, Cesar Albenes ; BRUCH, Jaison Valmor ; PEREIRA, Thiago Felski ; KREUTZ, Márcio Eduardo ; SUSIN, Altamiro Amadeu . Avaliação de desempenho de Rede-em-Chip modelada em SystemC. In: WORKSHOP DE DESEMPENHO DE SISTEMAS COMPUTACIONAIS E DE COMUNICAÇÃO (WPERFORMANCE 2007), 2007, Rio de Janeiro. Anais do Congresso da Sociedade Brasileira de Computação. Porto Alegre: Sociedade Brasileira de Computação, 2007. p. 559-578.

  • MORANDI, Diana ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . Processadores para Ensino de Conceitos Básicos de Arquitetura de Computadores. In: Workshop de Educação em Arquitetura de Computadores - WEAC, 2006, Ouro Preto. 18th International Symposium on Computer Architecture and High Performance Computing - Workshops. Porto Alegre: SBC, 2006. p. 17-24.

  • SILVA, Marcos Roberto da ; PEREIRA, Maicon Carlos ; SALVADOR, Caroline Farias ; CANCIAN, Rafael Luiz ; TORRES, Roberto Miguel ; ZEFERINO, Cesar Albenes . AstroFácil: Sistema Computacional Embarcado para Automatização de Telescópios de Pequeno Porte. In: XV Seminário de Computação, 2006, Blumenau. Anais do XV Seminário de Computação. Blumenau: FURB, 2006. p. 165-176.

  • CANCIAN, Maiara Heil ; ZEFERINO, Cesar Albenes ; CANCIAN, Rafael Luiz ; TORRES, Roberto Miguel . Sistema Web para Gerenciamento do Acesso a um Observatório Astronômico. In: XV Seminário de Computação, 2006, Blumenau. Anais do XV Seminário de Computação. Blumenau: FURB, 2006. p. 209-219.

  • ZEFERINO, Cesar Albenes ; HEIL, Maiara ; CANCIAN, Rafael Luiz ; TORRES, Roberto Miguel . A Web-based system for management of the access to an astronomical observatory through Internet. In: 4th International Information and Telecomunication Technologies Symposium (I2TS 2005), 2005, Florianópolis. P, 2005. p. 130-133.

  • ZEFERINO, Cesar Albenes ; KREUTZ, Márcio Eduardo ; SUSIN, Altamiro Amadeu . RASoC: A Router Soft-Core for Networks-on-Chip. In: (INT) DESIGN AUTOMATION & TEST IN EUROPE (DATE) - DESIGNER´S FORUM, 2004, Paris. Proceedings. Piscataway: IEEE Computer Society, 2004. p. 198-205.

  • CARDOZO, Rodrigo S ; PANATO, Alex ; ZEFERINO, Cesar Albenes ; SANTO, Frederico Guilherme Mariani Do Espirito ; SUSIN, Altamiro Amadeu ; CARRO, Luigi . TONGA: A Low Cost Router for NOCs. In: X Int. Workshop IBERCHIP, 2004, Cartagena. Memorias (CD-ROM). S.l.: s.n., 2004. p. 1-8.

  • CORRÊA, Edgard Faria ; ZEFERINO, Cesar Albenes ; CARDOZO, Rodrigo S ; SUSIN, Altamiro Amadeu ; WAGNER, Flávio Rech ; CARRO, Luigi . A Heterogeneous Router for Networks-on-Chip. In: X Int. Workshop IBERCHIP, 2004, Cartagena. Memorias (CD-ROM). S.l.: s.n., 2004. p. 1-6.

  • ZEFERINO, Cesar Albenes ; SANTO, Frederico Guilherme Mariani do Espírito ; SUSIN, Altamiro Amadeu . ParIS: A Parameterizable Interconnect Switch for Networks-on-Chip. In: 17th (INT.) SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (SBCCI), 2004, Porto de Galinhas. Proceedings. New York: ACM Press, 2004. p. 204-209.

  • SANTO, Frederico Guilherme Mariani do Espírito ; ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Uma Arquitetura de Roteador Parametrizável para a Síntese de Redes-em-Chip. In: IV Congresso Brasileiro de Computação, 2004, Itajaí. Anais. Itajaí: UNIVALI, 2004. p. 469-474.

  • ZEFERINO, Cesar Albenes ; SANTO, Frederico Guilherme Mariani Do Espirito ; SUSIN, Altamiro Amadeu . A Fully Parameterizable Network-on-Chip Platform. In: 19th SOUTH SYMPOSIUM ON MICROELECTRONICS, 2004, Ijuí. Proceedings. Ijuí: UNIJUÍ, Departamento de Tecnologia, 2004. p. 91-97.

  • ZEFERINO, Cesar Albenes ; PEREIRA, Fabiano Melo ; HOSTINS, Higor . Developing of a VHDL Model of the PIC Microcontroller for Synthesis in FPGA. In: VI Induson - Conferência Internacional de Aplicações Industriais, 2004, Joinville. Anais (CD-ROM). Joinville: UDESC, 2004. p. 1-5.

  • ADRIAHANTENAINA, Adrijean ; CHARLERY, Hervé ; GREINER, Alain ; MORTIEZ, Laurent ; ZEFERINO, Cesar Albenes . SPIN: A Scalable, Packet Switched, On-Chip Micro-Network. In: (INT) DESIGN AUTOMATION & TEST IN EUROPE (DATE) - DESIGNER´S FORUM, 2003, Messe Munich. Proceedings. Piscataway: IEEE Computer Society, 2003. p. 70-74.

  • COTA, Erika ; KREUTZ, Márcio Eduardo ; ZEFERINO, Cesar Albenes ; CARRO, Luigi ; SUSIN, Altamiro Amadeu ; LUBASZEWSKI, Marcelo . The Impact of NoC Reuse on the Testing of Core-Based Systems. In: 21st (INT.) IEEE VLSI Test Symposium, 2003, Napa. Proceedings. Los Alamitos: IEEE Press, 2003. p. 128-133.

  • PANATO, Alex ; CARDOZO, Rodrigo S ; ZEFERINO, Cesar Albenes ; SANTO, Frederico Guilherme Mariani Do Espirito ; SUSIN, Altamiro Amadeu ; CARRO, Luigi . Tonga: A Low Cost Router for NoCs. In: 18th SOUTH SYMPOSIUM ON MICROELECTRONICS, 2003, Novo Hamburgo. Proceedings. Novo Hamburgo: FEEVALE, 2003. p. 139-146.

  • ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . A System-on-Chip Interconnection Network. In: 18th SOUTH SYMPOSIUM ON MICROELECTRONICS, 2003, Novo Hamburgo. Proceedings. Novo Hamburgo: FEEVALE, 2003. p. 145-148.

  • ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . A Router Architecture for Systems-on-Chip. In: 18th SOUTH SYMPOSIUM ON MICROELECTRONICS, 2003, Novo Hamburgo. Proceedings. Novo Hamburgo: FEEVALE, 2003. p. 149-152.

  • ZEFERINO, Cesar Albenes ; CORRÊA, Edgard Faria ; WAGNER, Flávio Rech ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . A Heterogeneous Router for Networks-on-Chip. In: 18th SOUTH SYMPOSIUM ON MICROELECTRONICS, 2003, Novo Hamburgo. Proceedings. Novo Hamburgo: FEEVALE, 2003. p. 153-156.

  • SANTO, Frederico Guilherme Mariani Do Espirito ; ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Distributed Arbiters for Networks-on-Chip. In: 18th SOUTH SYMPOSIUM ON MICROELECTRONICS, 2003, Novo Hamburgo. Proceedings. Novo Hamburgo: FEEVALE, 2003. p. 169-172.

  • ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . SoCIN: A Parametric and Scalable Network-on-Chip. In: 16th (INT.) SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (SBCCI), 2003, São Paulo. Proceedings. Los Alamitos: IEEE CS Press, 2003. p. 169-174.

  • SANTO, Frederico Guilherme Mariani do Espírito ; ZEFERINO, Cesar Albenes . Parametric Vhdl Models of Arbiters for Networks-On-Chip. In: III Student Forum on Microelectronics, 2003, São Paulo. Proceedings. São Paulo: FATEC, 2003.

  • SANTO, Frederico Guilherme Mariani Do Espirito ; ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Modelos Parametrizáveis de Árbitros Distribuídos para a síntese de roteadores de Redes-em-Chip. In: III Congresso Brasileiro de Computação, 2003, Itajaí. Anais. Itajaí: UNIVALI-CTTMar, 2003. p. 717-728.

  • ZEFERINO, Cesar Albenes ; GREINER, Alain ; SUSIN, Altamiro Amadeu . Evaluating On-Chip Communication Architectures. In: 17th SOUTH SYMPOSIUM ON MICROELECTRONICS, 2002, Gramado. Proceedings. Porto Alegre: Instituto de Informática da UFRGS, 2002. p. 136-139.

  • ZEFERINO, Cesar Albenes ; KREUTZ, Márcio Eduardo ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Modelling Communication on Systems-On-Chip. In: 17th SOUTH SYMPOSIUM ON MICROELECTRONICS, 2002, Gramado. Proceedings. Porto Alegre: Instituto de Informática da UFRGS, 2002. p. 149-152.

  • ZEFERINO, Cesar Albenes ; KREUTZ, Márcio Eduardo ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . A Study on Communication Issues for Systems-on-Chip. In: 15th (INT.) SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (SBCCI), 2002, Porto Alegre. Proceedings. Los Alamitos: IEEE Computer Society, 2002. p. 121-126.

  • ZEFERINO, Cesar Albenes ; KREUTZ, Márcio Eduardo ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Models for Communication Tradeoffs on Systems-on-Chip. In: INTERNATIONAL WORKSHOP ON IP-BASED SYSTEM-ON-CHIP DESIGN, 2002, Grenoble. PROCEENDINGS OF THE INTERNATIONAL WORKSHOP ON IP-BASED SYSTEM-ON-CHIP DESIGN. S.l.: s.n., 2002. p. 394-400.

  • KREUTZ, Márcio Eduardo ; CARRO, Luigi ; ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Análise e Seleção de Redes de Interconexão para Síntese de Sistemas no Ambiente S³E²S. In: (INT.) WORKSHOP IIBERCHIP, 2001, Montevideo. Memorias. Universidad de la República: Montevideo, 2001.

  • KREUTZ, Márcio Eduardo ; CARRO, Luigi ; ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Communication Architectures for System-on-Chip. In: (INT.) Symposium on Integrated Circuits and System Design, 2001, Pirinópolis. Proceedings. Los Alamitos: IEEE Computer Society, 2001. p. 14-19.

  • KREUTZ, Márcio Eduardo ; ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Trends in Designing Complex Systems. In: MICROELECTRONICS SEMINAR, 2001, Santa Maria. Proceedings. Porto Alegre: Instituto de Informática da UFRGS, 2001. p. 89-94.

  • RIZZI, Rogério Luiz ; DORNELES, Ricardo Vargas ; ZEFERINO, Cesar Albenes ; DIVERIO, Tiaraju Asmuz ; NAVAUX, Philippe Alexander Olivier ; SUSIN, Altamiro Amadeu ; BAMPI, Sergio . Fluvial Flow of the Guaíba River - A Parallel Solution for the Shallow Water Equations Model. In: INTERNATIONAL MEETING ON VECTOR AND PARALLEL PROCESSING (VECPAR - International Meeting on High Performance Computing for Computational Science), 2000, Porto. Proceedings. Porto: Faculdade de Engenharia da Universidade do Porto, 2000. v. III. p. 885-896.

  • DORNELES, Ricardo Vargas ; RIZZI, Rogério Luiz ; ZEFERINO, Cesar Albenes ; DIVERIO, Tiaraju Asmuz ; NAVAUX, Philippe Alexander Olivier ; SUSIN, Altamiro Amadeu ; BAMPI, Sergio . PC Cluster Implementation of a Mass Transport Two-Dimensional Model. In: (INT.) SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING, 2000, São Pedro. Proceedings. São Carlos: UFSCar, 2000. p. 191-198.

  • ZEFERINO, Cesar Albenes ; RIZZI, Rogério Luiz ; DORNELES, Ricardo Vargas ; BAMPI, Sergio ; SUSIN, Altamiro Amadeu . Parallel Simulation of the Hydrodynamics of Guaíba River. In: MICROELECTRONICS SEMINAR, 2000, Torres. Proceedings. Porto Alegre: Instituto de Informática da UFRGS, 2000. p. 22-24.

  • DORNELES, Ricardo Vargas ; RIZZI, Rogério Luiz ; ZEFERINO, Cesar Albenes ; DIVERIO, Tiaraju Asmuz ; NAVAUX, Philippe Alexander Olivier ; SUSIN, Altamiro Amadeu ; BAMPI, Sergio . Parallel Solution for Shallow Waters Equations Using Data Decomposition. In: (INT.) WORKSHOP DE SISTEMAS DISTRIBUÍDOS Y PARALELISMO, 2000, Santiago. Anales. Santiago: Universidad de Santiago, 2000.

  • ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu ; CARRO, Luigi . Projeto em VHDL de uma Rede de Interconexão Experimental. In: (INT.) WORKSHOP IBERCHIP, 1999, Lima. Memorias. Lima: Hozlo S.L.R, 1999. p. 277-284.

  • ZEFERINO, Cesar Albenes ; BAMPI, Sergio ; SUSIN, Altamiro Amadeu . A Study on Interconnection Networks for High Performance Parallel Computers. In: MICROELECTRONICS SEMINAR, 1999, Pelotas. Proceedings. Porto Alegre: Instituto de Informática da UFRGS, 1999. p. 33-40.

  • ZEFERINO, Cesar Albenes ; FRÖHLICH, Antônio Augusto ; SILVA, Valéria Alves . Process Communication in Nó//. In: INTERNATIONAL CONFERENCE ON INFORMATION SYSTEMS ANALYSIS AND SYSTEMS, 1996, Orlando. Proceedings, 1996.

  • ZEFERINO, Cesar Albenes ; FREITAS FILHO, Paulo José de ; MERKLE, Carla ; BOING, Hamilcar ; SILVA, Valéria Alves . A Simulation Model for the Comparision of Two Multicomputer Architectures. In: (INT.) SUMMER COMPUTER SIMULATION CONFERENCE, 1996, Portland. Proceedings, 1996. p. 481-484.

  • ZEFERINO, Cesar Albenes ; LÜCKE, Herman Adolf Harry ; SILVA, Valéria Alves . Um Multicomputador com Sistema Experimental de Comunicação. In: SIMPÓSIO BRASILEIRO DE ARQUITETURA DE COMPUTADORES - PROCESSAMENTO DE ALTO DESEMPENHO, 1995, Canela. Anais. Porto Alegre: Editora da UFRGS, 1995. p. 137-150.

  • ZEFERINO, Cesar Albenes ; PINHEIRO, Humberto . A Simple Control Strategy for Shunt Passive Conditioner with Indutive Energy Storage. In: INTERNATIONAL CONFERENCE ON INDUSTRIAL ELECTRONICS, CONTROLl AND INSTRUMENTATION, 1993, Maui. Proceedings, 1993. v. 2. p. 1093-1098.

  • PEREIRA, LUCAS M. V. ; MELO, DOUGLAS R. ; ZEFERINO, CESAR A. ; BEZERRA, EDUARDO A. . Analysis of LEON3 systems integration for a Network-on-Chip. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS). New York: IEEE, 2018. p. 1-3.

  • METZGER, Luiz Gustavo ; ZEFERINO, Cesar Albenes ; FLOREZ, M. J. S. . Modeling attacks on NoC-based SoCs. In: MICROELECTRONICS STUDENTS FORUM (SFORUM), 14., 2014, Aracajú. Proceedings.... Aracajú: UFS, 2014. p. 1-3.

  • VIEIRA, Paulo Viniccius ; RECH, Paulo Roberto Machado ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . BIP IV: Ampliando o potencial pedagógico da ferramenta Bipide. In: SIMPÓSIO BRASILEIRO DE INFORMÁTICA NA EDUCAÇÃO, 2011, Aracajú. Proceedings.... S.l.: s.n., 2011. p. 841-843.

  • VIEIRA, PAULO ; ZEFERINO, CESAR ; PERES, BRUNO . Bipide Web: Construção de uma Versão Online do Ambiente de Desenvolvimento Integrado Bipide. In: VI Congresso Brasileiro de Informática na Educação, 2017, Recife, 2017. p. 91.

  • RECALCATTI, Éderson ; PEREIRA, Rodrigo Vinícius Mendonça ; ZEFERINO, Cesar Albenes . Avaliação da confiabilidade do protocolo LIN em aplicações aeroespaciais. In: SEMINÁRIO DE INICIAÇÃO CIENTÍFICA, 12., 2013, Itajaí. Anais... Itajaí: Univali, 2013.

  • BRUCH, Jaison Valmor ; ZEFERINO, Cesar Albenes . Codificação de dados Bus-invert aplicada na redução do consumo de energia na rede SoCIN com avaliação em tecnologia ASIC. In: SEMINÁRIO DE INICIAÇÃO CIENTÍFICA, 12., 2013, Itajaí. Anais... Itajaí: Univali, 2013.

  • HEIL, Maiara ; ZEFERINO, Cesar Albenes ; CANCIAN, Rafael Luiz ; TORRES, Roberto Miguel . Sistema Web para gerenciamenro de requisições de um observatório. In: REUNIÃO ANUAL DA SOCIEDADE ASTRONÔMICA BRASILEIRA, 31., 2005. Boletim da Sociedade Astronômica Brasileira. São Paulo:: Sociedade Astronômica Brasileira, 2005. v. 25. p. 192-192.

  • HOSTINS, Higor ; FIAMONCINI, Julio Cesar ; VALLE FILHO, Adhemar Maria do ; ZEFERINO, Cesar Albenes . PROPIC: A Hardware/Software Platform for the Synthesis of Microcontroller-based Systems in FPGA. In: 4th Students Forum on Microelectronics, 2004, Porto de Galinhas. Proceedings. S.l.: s.n., 2004.

  • HOSTINS, Higor ; ZEFERINO, Cesar Albenes . Desenvolvimento de um Modelo de Microcontrolador Parametrizável em VHDL para Síntese em FPGA. In: XIX Congresso Regional de Iniciação Científica e Tecnológica em Engenharia, 2004, Curitiba. Anais. Curitiba: UFPR, 2004.

  • SANTO, Frederico Guilherme Mariani Do Espirito ; ZEFERINO, Cesar Albenes . Mecanismos de comunicação para Redes-em-Chip. In: III Seminário de Iniciação Científica da UNIVALI, 2004, BIguaçu. Anais. Itajaí: UNIVALI, 2004. p. 31-31.

  • HOSTINS, Higor ; ZEFERINO, Cesar Albenes . Adaptadores de Comunicação de Protocolos Padrão para o Protocolo de uma Rede-em-Chip. In: XVIII Congresso Regional de Iniciação Científica e Tecnológica em Engenharia, 2003, Itajaí. Anais. Itajaí: UNIVALI, 2003.

  • MACHADO, Marcel Antônio de Souca ; ZEFERINO, Cesar Albenes . Ferramentas de Apoio ao Projeto de Redes-em-Chip. In: XVIII Congresso Regional de Iniciação Científica e Tecnológica em Engenharia, 2003, Itajaí. Anais. Itajaí: UNIVALI, 2003.

  • SANTO, Frederico Guilherme Mariani Do Espirito ; ZEFERINO, Cesar Albenes . Mecanismos de Comunicação para Redes em Chip. In: XVIII Congresso Regional de Iniciação Científica e Tecnológica em Engenharia, 2003, Itajaí. Anais. Itajaí: UNIVALI, 2003.

  • DALFOVO, Edson ; BARON, Sidnei ; CANCIAN, Rafael Luiz ; ZEFERINO, Cesar Albenes . Desenvolvimento de Sistemas Emvarcados para Controle de Acesso a Ambiente. In: XVIII Congresso Regional de Iniciação Científica e Tecnológica em Engenharia, 2003, Itajaí. Anais. Itajaí: UNIVALI, 2003.

  • FIAMONCINI, Julio Cesar ; ZEFERINO, Cesar Albenes . Desenvolvimento de Drivers de Dispositivos para uma Plataforma de Sistema Embarcado. In: XVIII Congresso Regional de Iniciação Científica e Tecnológica em Engenharia, 2003, Itajaí. Anais. Itajaí: UNIVALI, 2003.

  • ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Networks-on-Chip: Architectures and Models to Evaluate Area and Performance. In: Int. IFIP WG 10.5 Conference on Very Large Scale Integration of System-on-Chip, 2003, Darmstadt. Proceedings. Darmstadt: Technische Universitat Darmstadt, 2003. p. 449.

  • ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Models to Evaluate Area and Performance of On-Chip Interconnection Architectures. In: 2nd International Information and Telecommunication Technologies Symposium, 2003, Florianópolis. Proceedings. Fundaçao Barddal Educ. e Cult.: Florianópolis, 2003.

  • SANTO, Frederico Guilherme Mariani do Espírito ; ZEFERINO, Cesar Albenes . Projeto, Síntese e Avaliação de Unidades Aritmética Lógica em FPGA. In: XVII Congresso Regional de Iniciação Científica e Tecnológica em Engenharia, 2002, Passo Fundo. Anais. Passo Fundo: Editora UPF, 2002.

  • ZEFERINO, Cesar Albenes . Proposal of Interconnect Network Architecture for Multiprocessor Systems and High Level Synthesis. In: MICROELECTRONICS SEMINAR, 1998, Bento Gonçalves. Proceedings. Porto Alegre: Instituto de Informática da UFRGS, 1998. p. 193-194.

  • ZEFERINO, Cesar Albenes ; PINHEIRO, Humberto ; PINHEIRO, José Renes ; COLLING, Ivan Eidt . Simulação Dinâmica do Motor de Indução com Controle Vetorial. In: JORNADA DE PESQUISA DA UFSM, 1992, Santa Maria. Anais. Santa Maria: Editora da UFSM, 1992. v. 1. p. 565-565.

  • BALDISSERA, Fábio Antônio ; PEREIRA, Dalnei da Veiga ; CHIESA, Juarez ; RAISER, A. G. ; ZEFERINO, Cesar Albenes . Estudo do Criocongelamento Progressivo de Células de Medula Óssea Canina Utilizando o Sistema Cryoson. In: Jornada de Pesquisa da UFSM, 1992, Santa Maria. Anais. Santa Maria: Editora da UFSM, 1992. v. 2. p. 81-81.

  • COLLING, Ivan Eidt ; ZEFERINO, Cesar Albenes ; PINHEIRO, Humberto ; PINHEIRO, José Renes . Simulação do Motor de Indução Baseado no Princípio da Orientação pelo Campo. In: SALÃO DE INICIAÇÃO CIENTÍFICA, 1992, Porto Alegre. Anais. Porto Alegre: Editora da UFRGS, 1992. v. 1. p. 175.

  • ZEFERINO, Cesar Albenes ; BALDISSERA, Fábio Antônio ; PEREIRA, Dalnei da Veiga ; CHIESA, Juarez ; RAISER, A. G. . Estudo do Sistema Cryoson Aplicado ao Congelamento de Medula Óssea Canina. In: SALÃO DE INICIAÇÃO CIENTÍFICA, 1992, Porto Alegre. Anais. Porto Alegre: Editora da UFRGS, 1992. v. 1. p. 177-177.

  • ZEFERINO, Cesar Albenes ; PINHEIRO, José Renes . Desenvolvimento de um Simulador de Controle Vetorial de Motor de Indução. In: JORNADA DE PESQUISA DA UFSM, 1991, Santa Maria. Anais. Santa Maria: Editora da UFSM, 1991. p. 183-183.

  • ZEFERINO, Cesar Albenes ; PINHEIRO, José Renes ; ROCHA, Thomaz Port da . O Microcontrolador 80C196 Associado a Inversores. In: SALÃO DE INICIAÇÃO CIENTÍFICA, 1991, Porto Alegre. Anais. Porto Alegre: Editora da UFRGS, 1991. v. 1. p. 174-174.

  • ZEFERINO, Cesar Albenes ; PINHEIRO, José Renes . Desenvolvimento de um Simulador de Controle Vetorial de Motor de Indução. In: SALÃO DE INICIAÇÃO CIENTÍFICA, 1991, Porto Alegre. Anais. Porto Alegre: Editora da UFRGS, 1991. v. 1. p. 242-242.

  • ZEFERINO, Cesar Albenes ; COMUNELLO, Eros ; CABRAL, Rodrigo Becke . Painel P&D em Computação Aplicada. 2015. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Mestrado em Computação Aplicada. 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Introdução às Redes-em-Chip. 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Mestrado em Computação Aplicada. 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Redes-em-Chip e pesquisas no Laboratório de Sistemas Embarcados e Distribuídos. 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Mestrado em Computação Aplicada. 2013. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Introdução às Redes-em-Chip. 2013. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Arquitetura de Redes em Chip. 2012. (Apresentação de Trabalho/Conferência ou palestra).

  • PEREIRA, Rodrigo Vinícius Mendonça ; GUTSTEIN, William Simon ; FREITAS, Gabriel Goedert ; RECALCATTI, Éderson ; ZEFERINO, Cesar Albenes . Development of an IP core for the LIN automotive network. 2011. (Apresentação de Trabalho/Congresso).

  • ZEFERINO, Cesar Albenes . Mestrado em Computação Aplicada. 2011. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Mestrado em Computação Aplicada. 2011. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Engenharia de Computação. 2011. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Parcerias e capacidade de investimentos em inovação. 2010. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Mestrado em Computação Aplicada da UNIVALI. 2010. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes ; VEIGA, Fabrício . Provimento de tolerância a faltas em Redes-em-Chip. 2010. (Apresentação de Trabalho/Conferência ou palestra).

  • VEIGA, Fabrício ; ZEFERINO, Cesar Albenes . Provimento de tolerância a faltas em Redes-em-Chip. 2010. (Apresentação de Trabalho/Congresso).

  • ZEFERINO, Cesar Albenes . Projeto de Redes-em-Chip para Sistemas Multicore. 2009. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . Mestrado em Computação Aplicada. 2009. (Apresentação de Trabalho/Conferência ou palestra).

  • BRUCH, Jaison Valmor ; PIZZONI, Magnos Roberto ; ZEFERINO, Cesar Albenes . BrownPepper: a SystemC-based simulator for performance evaluation of Networks-on-Chip. 2009. (Apresentação de Trabalho/Congresso).

  • ZEFERINO, Cesar Albenes . Redes-em-Chip para sistemas multicore. 2008. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . O Mestrado em Computação Aplicada da UNIVALI e a Sociedade Brasileira de Computação. 2007. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes ; BRUCH, Jaison Valmor ; PEREIRA, Thiago Felski ; KREUTZ, Márcio Eduardo ; SUSIN, Altamiro Amadeu . Avaliação de desempenho de Rede-em-Chip modelada em SystemC. 2007. (Apresentação de Trabalho/Congresso).

  • ZEFERINO, Cesar Albenes . Computação Embarcada. 2006. (Apresentação de Trabalho/Conferência ou palestra).

  • CANCIAN, Maiara Heil ; ZEFERINO, Cesar Albenes ; CANCIAN, Rafael Luiz ; TORRES, Roberto Miguel . Sistema Web para Gerenciamento do Acesso a um Observatório Astronômico. 2006. (Apresentação de Trabalho/Congresso).

  • SILVA, Marcos Roberto da ; PEREIRA, Maicon Carlos ; SALVADOR, Caroline Farias ; TORRES, Roberto Miguel ; CANCIAN, Rafael Luiz ; ZEFERINO, Cesar Albenes . AstroFácil: Sistema Computacional Embarcado para Automatização de Telescópios de Pequeno Porte. 2006. (Apresentação de Trabalho/Congresso).

  • ZEFERINO, Cesar Albenes . Introdução a Redes em Chip. 2005. (Apresentação de Trabalho/Conferência ou palestra).

  • FIAMONCINI, Julio Cesar ; CANCIAN, Rafael Luiz ; ZEFERINO, Cesar Albenes . Desenvolvimento de drivers de dispositivos para uma plataforma de sistema embarcado microcontrolado. 2004. (Apresentação de Trabalho/Congresso).

  • SANTO, Frederico Guilherme Mariani Do Espirito ; ZEFERINO, Cesar Albenes ; SUSIN, Altamiro Amadeu . Uma arquitetura de roteador parametrizável para a síntese de Redes-em-Chip. 2004. (Apresentação de Trabalho/Congresso).

  • ZEFERINO, Cesar Albenes . Conceitos e metodologias para o projeto de circuitos integrados. 2003. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes ; BAMPI, Sergio ; SUSIN, Altamiro Amadeu . A study on interconnection networks for high performance parallel computers. 1999. (Apresentação de Trabalho/Congresso).

  • ZEFERINO, Cesar Albenes . Introdução à Lógica Programável. 1997. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes . O Multicomputador Nó//. 1995. (Apresentação de Trabalho/Conferência ou palestra).

  • ZEFERINO, Cesar Albenes ; LÜCKE, Herman Adolf Harry . Um multicomputador com sistema experimental de comunicação. 1995. (Apresentação de Trabalho/Congresso).

  • ZEFERINO, Cesar Albenes . Um estudo sobre a transformada discreta do cosseno e sua aplicacao na codificacao de video digital. Porto Alegre: CPGCC da UFRGS, 1999 (Trabalho Individual).

Seção coletada automaticamente pelo Escavador

Outras produções

ZEFERINO, Cesar Albenes . Consultor externo do processo de análise de projetos de pesquisa para a Pró-Reitoria de Pesquisa e Pós-Graduação da Universidade Regional de Blumenau nos programas PIBIC/CNPq e PIBIC/FURB. 2005.

ZEFERINO, Cesar Albenes . Membro do Comitê de Avaliação de propostas para Projeto do Sistema Brasileiro de TV Digital (MC/MCT/FINEP/FUNTEL). 2004.

PERES, Bruno Pereira ; VIEIRA, Paulo Viniccius ; ZEFERINO, Cesar Albenes . BipWeb. 2016.

SILVA, Eduardo Alves da ; ZEFERINO, Cesar Albenes . RedScarf - Network-on-Chip Simulator. 2014.

OLIVEIRA JR., Nereu Pires de ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . Bipide 4.0. 2013.

GONCALVES, Hendrig Wernner Maus Santana ; BORTOLUZZI, Fabrício ; ZEFERINO, Cesar Albenes . BIP/OS: sistema operacional de tempo real para o microcontrolador uBIP. 2013.

VIEIRA, Paulo Viniccius ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes ; WAGNER, Flávio Rech . Bipide 3.0. 2011.

ZEFERINO, Cesar Albenes ; BRUCH, Jaison Valmor . BrownPepper 2009. 2009.

VIEIRA, Paulo Viniccius ; RAABE, André Luis Alice ; ZEFERINO, Cesar Albenes . BipIde - IDE para programação com o processador BIP. 2009.

ZEFERINO, Cesar Albenes ; PEREIRA, Thiago Felski ; BRUCH, Jaison Valmor . X Gsim: Plataforma para avaliação de desempenho de Rede-em-Chip. 2007.

ZEFERINO, Cesar Albenes ; BRUCH, Jaison Valmor . Modelo SystemC RTL do roteador ParIS. 2007.

ZEFERINO, Cesar Albenes ; BRUCH, Jaison Valmor . Modelo SystemC TL de núcleo gerador de tráfego. 2007.

ZEFERINO, Cesar Albenes ; BRUCH, Jaison Valmor . Modelo SystemC TL de núcleo medidor de tráfego. 2007.

ZEFERINO, Cesar Albenes ; HOSTINS, Higor ; VIEIRA, Paulo Viniccius . PIC Tools. 2005.

MELO, Douglas Rossi ; ZEFERINO, Cesar Albenes . XIRU: Extensible Interface for Routing Unit. 2013.

PEREIRA, Rodrigo Vinícius Mendonça ; GUTSTEIN, William Simon ; FREITAS, Gabriel Goedert ; ZEFERINO, Cesar Albenes . LIN IP Verilog. 2011.

BEREJUCK, Marcelo Daniel ; ZEFERINO, Cesar Albenes . ParIS 2: A Parameterizable Interconnect Switch for Networks-on-Chip with QoS. 2009.

PEREIRA, Rodrigo Vinícius Mendonça ; ZEFERINO, Cesar Albenes . LIN IP VHDL. 2008.

SANTANA, Rodrigo Martins ; ZEFERINO, Cesar Albenes . Soft-cores em VHDL sintetizável de adaptadores de interface OCP/SoCIN baseados no protocolo OCP Básico. 2007.

ZEFERINO, Cesar Albenes ; PEREIRA, Fabiano Melo ; HOSTINS, Higor . PIC16vhdl. 2005.

ZEFERINO, Cesar Albenes ; SANTO, Frederico Guilherme Mariani Do Espirito . ParIS (Parameterizable Interconnection Switch). 2003.

ZEFERINO, Cesar Albenes . RASoC (Router Architecture for SoC). 2002.

ZEFERINO, Cesar Albenes . RSPIN - Router for SPIN (Scalable, Programmable Interconnection Network). 2001.

ZEFERINO, Cesar Albenes ; GONTIJO, Walter . Interface PCI integrada em FPGA. 1997.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 05/2017 - ProBIC. 2017.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2017 - Programa de Bolsas de Pesquisa do Artigo 170. 2017.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2017 - PIBIC. 2017.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 04/2017 - PIBITI. 2017.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Avaliador de proposta submetida ao Edital 35/2017 - Programa de Apoio a Eventos no País - PAEP (Processo XXXX.155263/2017-00. 2017.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de Relatório Final do Edital 05-2016. 2017.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de Relatório Final do Edital 06-2014. 2017.

ZEFERINO, Cesar Albenes . Consultor ad hoc da SBMicro - Avaliador de dissertação submetida ao Concurso de Teses e Dissertações 2017. 2017.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX90-15-82. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2016 - Programa de Bolsas de Pesquisa do Artigo 170. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX87-16-4. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX34-16-6. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX97-16-0. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX84-13-9. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX34-16-3. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX63-16-5. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2016 - PIBIC. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 04/2016 - PIBITI. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 05/2016 - ProBIC. 2016.

ZEFERINO, CESAR . Consultor ad hoc da SBMicro - Avaliador de dissertação submetida ao Concurso de Teses e Dissertações 2016. 2016.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX13-15-09. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX39-15-71. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX54-15-88. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX86-15-21. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX98-15-16. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador dos relatórios finais em formato de artigo dos projetos aprovados no Edital 02/2014. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2015 - PIBIC. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX01-15-12. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 05/2015 - ProBIC. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 04/2015 - PIBITI. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX90-15-82. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XXX16-14-3. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XXX51-14-3. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2015 - Art. 170. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador dos relatórios finais em formato de artigo dos projetos aprovados no Edital 03/2014. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador dos relatórios finais em formato de artigo dos projetos aprovados no Edital 04/2014. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador dos relatórios finais em formato de artigo dos projetos aprovados no Edital 05/2014. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Elsevier - Avaliador de livro didático. 2015.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX16-14-1. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX35-14-4. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX02-14-51. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX28-14-4. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX31-14-8. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX31-14-0. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX05-14-1. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX35-14-0. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX14-14-93. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2014 - Programa de Bolsas de Pesquisa do Artigo 170. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX48-14-58. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX22-14-08. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX50-14-32. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX02-14-47. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX73-14-01. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX84-14-4. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX93-14-52. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 04/2014 - PIBITI. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2014 - PIBIC. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador dos relatórios finais em formato de artigo dos projetos aprovados no Edital 02/2013. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 05/2014 - ProBIC. 2014.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX67-13-9. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX14-13-9. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX51-13-5. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX40-13-0. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX52-13-0. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX29-13-8. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX57-13-5. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX22-13-0. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XXX93-12-2. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX18-13-07. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX62-13-0. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX57-13-71. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX60-13-20. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX0-13-80. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX02-13-31. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Seminário de Acompanhamento de Programas de Pós-Graduação em Ciência da Computação - Ano 2013. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Membro da Comissão de Análise do APCN Profissional 2013. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2013 - Programa de Bolsas de Pesquisa do Artigo 170. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX42-13-07. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX18-13-6. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX48-13-1. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Membro da Comissão de Análise do APCN Acadêmico 2013. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 04/2013 - PIBITI. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 05/2013 - ProBIC. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX00-13-08. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX22-13-8. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX27/2013-3. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XXX69-13-3. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XXX41-13-1. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XXX44-13-7. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX30-13-17. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Prêmio Capes de Teses - Ano 2013. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Membro da Comissão de Análise de Pedidos de Reconsideração da Avaliação Trienal 2013 da área de Ciência da Computação. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Membro da Comissão de Avaliação do Prêmio Capes de Teses. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador dos relatórios finais em formato de artigo dos projetos aprovados no Edital 02/2012. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2013 - PIBIC. 2013.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XXX05-12-0. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX38-12-52. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XX95-12-91. 2012.

ZEFERINO, Cesar Albenes ; CASANOVA, Marco Antonio ; CACERES, Edson Roberto . Consultor ad hoc da Capes - Prêmio Capes de Teses - Ano 2012. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Julgamento de Propostas de MINTER/DINTER e Mestrado Profissional da área de Ciência da Computação. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX70/2012-5. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 04/2012. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de relatório final de projeto aprovado no Edital 03/2011. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 07/2012. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2012 - Programa de Bolsas de Pesquisa do Artigo 170. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Membro da Comissão de Elaboração do Qualis e DOC Área da área de Ciência da Computação. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Processo No XXX16-12-2. 2012.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Acompanhamento da Reunião de Coordenadores de PPG da área de Ciência da Computação - Ano 2011. 2011.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX42/2011-0. 2011.

ZEFERINO, Cesar Albenes . Consultor ad hoc do CNPq - Processo No XXXX99/2011-0. 2011.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Capes - Membro da Comissão de Análise do APCN 2011. 2011.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2011 - PIBITI. 2011.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2011 - PIBIC/CNPq. 2011.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 01/2011. 2011.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2010 - PIBIC/CNPq. 2010.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2010 - ProBIC. 2010.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 01/2010 - Programa de Bolsas de Pesquisa do Artigo 170. 2010.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2009 - PIBIC/CNPq. 2009.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 01/2008 - Programa de Bolsas de Pesquisa do Artigo 170. 2008.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2008 - ProBIC. 2008.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 01/2007 - Programa de Bolsas de Pesquisa do Artigo 170. 2007.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2006 - Programa de Bolsas de Pesquisa do Artigo 170. 2006.

ZEFERINO, Cesar Albenes . Consultor ad hoc da FAPESC - Chamada Pública para Pesquisa Universal CT&I FAPESC 03/2006. 2006.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 04/2006 - ProBIC. 2006.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 01/2005 - Programa de Bolsas de Pesquisa do Artigo 170. 2005.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 02/2005 - ProBIC. 2005.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2005 - PIBIC. 2005.

ZEFERINO, Cesar Albenes . Consultor ad hoc da FURB - Programas PIBIC/CNPq e ProBIC/CNPq 2005. 2005.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 01/2004 - Programa de Bolsas de Pesquisa do Artigo 170. 2004.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 03/2004 - ProBIC. 2004.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos ao Edital 04/2004 - ProBIC. 2004.

ZEFERINO, Cesar Albenes . Consultor ad hoc da FINEP - Comitê de Avaliação de Projetos referente à carta-convite MC/MCT/FINEP/FUNTTEL 06/2004. 2004.

ZEFERINO, Cesar Albenes . Consultor ad hoc da Univali - Avaliador de projetos submetidos aos programas de bolsas ProBIC e PIBIC 2003. 2003.

ZEFERINO, Cesar Albenes ; SPANN, James ; MATTEI, Andre Luiz Pierri . Impacto do ensino de engenharia e de ciências na indústria e no desenvolvimento econômico,. 2017. (Programa de rádio ou TV/Mesa redonda).

SILVA, Eduardo Alves da ; KREUTZ, Márcio Eduardo ; ZEFERINO, CESAR . RedScarf Reference Dataset. 2019. (Conjunto de dados).

ZEFERINO, Cesar Albenes . PFCD 2017: Estratégias de avaliação desenvolvidas no Curso de Engenharia de Computação. 2017. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2017: Autoavaliação do Curso e Alteração da Matriz Curricular (Curso de Ciência da Computação). 2017. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2017: Avaliação da aprendizagem externa - ENADE 2017 (Curso de Ciência da Computação). 2017. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2017: Curso de Ciência da Computação. 2017. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2017: Ensino e avaliação das disciplinas da área de arquitetura de computadores (Curso de Ciência da Computação). 2017. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2017: Projeto Pedagógico do Curso de Engenharia de Computação. 2017. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2017: Projeto Pedagógico do Curso de Ciência da Computação. 2017. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2016: Projeto Pedagógico do Curso de Engenharia de Computação - Extensão Universitária. 2016. (Curso de curta duração ministrado/Extensão).

ZEFERINO, CESAR . PFCD 2016: Projeto Pedagógico do Curso de Ciência da Computação - Extensão Universitária. 2016. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2016: Projeto Pedagógico - Curso de Engenharia de Computação. 2016. (Curso de curta duração ministrado/Extensão).

ZEFERINO, CESAR . PFCD 2016: Projeto Pedagógico - Curso de Engenharia de Computação. 2016. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . SAC 2012: Projeto e implementação de um processador básico usando VHDL. 2012. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . EMICRO-NE 2012: Projeto e implementação de um processador básico usando VHDL. 2012. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . EMICRO-NE 2011: Modelagem de processadores usando VHDL. 2011. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2012: Estratégias de Ensino e Avaliação no Mestrado em Computação Aplicada. 2011. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . Seminário ACATE: Pós-Graduação e Pesquisa em Computação na Univali. 2010. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . EMICRO-RS 2009: Projeto em Nível RT em VHDL. 2009. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . EMICRO-NE 2009: Computação Embarcada e SoCs. 2009. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . SAC 2009: Projeto de circuitos digitais com VHDL. 2009. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2009: Estratégias de Ensino e Avaliação no Mestrado em Computação Aplicada. 2009. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . SAC 2008: Redes-em-Chip para sistemas multicore. 2008. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . SAC 2006: Computação embarcada. 2006. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2005: A Docência na Universidade: Elementos para discutir a relação professor-aluno. 2005. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2005: Projetos Pedagógicos. 2005. (Curso de curta duração ministrado/Extensão).

ZEFERINO, Cesar Albenes . PFCD 2004: Metodologia da pesquisa científica. 2004. (Curso de curta duração ministrado/Extensão).

Seção coletada automaticamente pelo Escavador

Projetos de pesquisa

  • 2019 - Atual

    Um Estudo sobre Tecnologias e Aplicações para a Internet das Coisas (Apoio: FAPESC - Chamada FAPESC No 06/2017 - Apoio a Grupos de Pesquisa das Instituições do Sistema ACAFE), Descrição: Este projeto visa identificar e caracterizar as tecnologias (arquiteturas, protocolos e serviços) para o desenvolvimento de aplicações para a Internet das Coisas com vistas a subsidiar pesquisas e o projeto de produtos no estado da arte.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante / Eduardo Alves da Silva - Integrante / Felipe Viel - Integrante / Valderi Reis Quietinho Leithardt - Integrante / Guilherme Augusto Sborz - Integrante / Marciel de Liz Santos - Integrante / Luis Augusto Silva - Integrante / Pablo Flávio da Rosa - Integrante / Daniel Domingos Adriano - Integrante., Financiador(es): Fundação de Amparo à Pesquisa e Inovação do Estado de Santa Catarina - Auxílio financeiro.

  • 2018 - Atual

    SpeedIP: Sistemas Multiprocessados em FPGA para o Processamento Digital de Imagem (Apoio: CNPq - Chamada MCTIC/CNPq Nº 28/2018 - Universal/Faixa B - Processo: 436982/2018-8), Descrição: Descrição: Este projeto busca investigar alternativas arquiteturais eficientes para implementação de sistemas multiprocessados de software e hardware integrados em FPGA de modo a suportar o desenvolvimento de soluções de processamento digital de imagem para sistemas computacionais embarcados. O projeto é desenvolvido por pesquisadores da Universidade do Vale do Itajaí - Univali em colaboração com a empresa 4Vision Tech e pesquisadores da Universidade Federal do Rio Grande do Norte - UFRN, da Universidade Federal do Rio Grande do Sul - UFRGS e da University of South-Eastern Norway - USN, Noruega. Como resultados, espera-se obter o domínio tecnológico sobre arquiteturas de sistemas computacionais de alto desempenho integrados em FPGA para o desenvolvimento de soluções inovadoras de processamento digital de imagem.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (3) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Thiago Felski Pereira - Integrante / Altamiro Amadeu Susin - Integrante / Márcio Eduardo Kreutz - Integrante / Douglas Rossi de Melo - Integrante / Eros Comunello - Integrante / Felipe Viel - Integrante / Lucas Martins Veras Pereira - Integrante / Guilherme Augusto Sborz - Integrante / Lucas Amilton Martins - Integrante / Wemerson Parreira - Integrante / António Luis Lopes Ramos - Integrante / Andrei Francisco da Rosa - Integrante / Arthur Passos - Integrante / André Francisco Ribeiro Bezerra - Integrante / Ivan Jader Borchardt - Integrante / Douglas Almeida dos Santos - Integrante / Areielle Verri Lucca - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 5

  • 2014 - 2016

    SoCIN-Sec: Provimento de Segurança em Rede-em-Chip (Apoio: CNPq - Bolsa de Produtividade em Desenvolvimento Tecnológico e Extensão Inovadora - DT 2013), Descrição: Este projeto visa abordar prover mecanismos de segurança à rede SoCIN, uma Rede-em-Chip de baixo custo que na sua concepção não foi construída levando em conta requisitos de segurança. O projeto envolve estudos sobre ameaças e vulnerabilidades de sistemas baseados em redes-em-chip e sobre soluções de segurança propostas na literatura. A partir desses estudos, serão realizadas implementações e avaliações de mecanismos de segurança na rede SoCIN de modo a identificar soluções para reduzir a vulnerabilidade dessa rede com o mínimo de sobrecusto de silício e de impacto no seu desempenho. Como resultados, além de uma versão segura da rede SoCIN, busca-se obter uma análise unificada de mecanismos propostos na literatura, bem como propor novas soluções para provimento de segurança em Redes-em-Chip.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Sidnei Baron - Integrante / Marcos Roberto da Silva - Integrante / Éderson Recalcatti - Integrante / Luiz Gustavo Metzger - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 5 / Número de orientações: 12

  • 2012 - 2015

    Introdução à Programação e à Implementação de Processadores a Alunos do Ensino Médio (Apoio: CNPq - Chamada CNPq/VALE S.A. No 05/2012 ? Forma-Engenharia), Descrição: Este projeto visa introduzir conceitos de programação e implementação de processadores a alunos de ensino médio utilizando com referência uma arquitetura simplificada de processador desenvolvida especialmente para o ensino de conceitos básicos de programação e arquitetura de computadores a alunos ingressantes em cursos de graduação na área de Computação. O projeto envolverá a capacitação dos alunos nos fundamentos de algoritmos e programação e de projeto de circuitos e sistemas digitais, com atividades práticas relacionadas aos temas estudados. Ao final do projeto, serão desenvolvidas aplicações básicas de sistemas embarcados rodando no processador de referência sintetizado em FPGA. Espera-se que os alunos envolvidos no projeto sintam-se motivados a ingressar na área de Engenharia de Computação.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Cesar Albenes Zeferino - Coordenador / André Luis Alice Raabe - Integrante / André Ricardo da Silva - Integrante / Alberto Neto Brocardo - Integrante / André Luiz Lemos Guerra - Integrante / João Pedro del Giúdice de Carvalho - Integrante / Felipe Viel - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 1

  • 2012 - Atual

    RedScarf: plataforma para avaliação de desempenho de arquiteturas de Redes-em-Chip, Descrição: Este projeto tem por objetivo a disponibilização de ferramentas computacionais para o desenvolvimento e avaliação de arquiteturas de Redes-em-Chip. Ele compreende um simulador integrado de Rede-em-Chip composto de um front-end gráfico com ferramentas que automatizam as etapas de configuração, execução e análise de experimentos. Como back-end, é utilizado um motor de simulação SystemC e pretende-se integrar uma plataforma FPGA para emulação em hardware.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Eduardo Alves da Silva - Integrante / Daniel Menegasso - Integrante / Roseli da Silveira Uhlendorf - Integrante / Sérgio Vargas Júnior - Integrante., Financiador(es): Universidade do Vale do Itajaí - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa., Número de produções C, T & A: 3 / Número de orientações: 6

  • 2011 - 2014

    Interfaces de comunicação para Rede-em-Chip (Apoio: CNPq - Bolsa de Produtividade em Desenvolvimento Tecnológico e Extensão Inovadora - DT 2010), Descrição: Este projeto tem como objetivo geral investigar os serviços de comunicação necessários a aplicações para SoCs e desenvolver interfaces de rede baseadas no modelo OSI para interconexão de núcleos por meio da NoC SoCIN.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (3) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Sidnei Baron - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante / Daniel Menegasso - Integrante / Roseli da Silveira Uhlendorf - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 3 / Número de orientações: 4

  • 2010 - 2013

    Uso do Protocolo LIN na Interconexão de Sistemas em Satélites Artificiais (Apoio: AEB - Programa Uniespaço 2009), Descrição: Este projeto tem por objetivo avaliar a aplicabilidade do protocolo de comunicação LIN para uso na interconexão de sistemas computacionais aeroespaciais. No projeto pretende-se caracterizar os requisitos de comunicação de sistemas utilizados em satélites artificiais e avaliar capacidade do barramento LIN em atender a esses requisitos. Essa avaliação será realizada por meio de estudos e da implementação de protótipos de sistemas físicos.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (1) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rodrigo Vinícius Mendonça Pereira - Integrante / Éderson Recalcatti - Integrante / William Simon Gutstein - Integrante., Financiador(es): Agência Espacial Brasileira - Auxílio financeiro.

  • 2010 - 2013

    Formação de Pesquisadores na Área de Projeto de Circuitos e Sistemas Integrados (Apoio: CNPq - Ed. PNM 2009), Descrição: O objetivo geral deste projeto é o de formar pesquisadores em nível de mestrado na área de concepção de circuitos e de sistemas integrados envolvendo diferentes tecnologias de projeto de hardware de software embarcado.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Sidnei Baron - Integrante / Thiago Felski Pereira - Integrante / Rodrigo Vinícius Mendonça Pereira - Integrante.

  • 2008 - 2016

    INCT NAMITEC - Tecnologias de Micro e Nanoeletrônica para Sistemas Integrados Inteligentes (Apoio: CNPq), Descrição: O Instituto Nacional de Ciência e Tecnologia, denominado NAMITEC, aborda o tema de microeletrônica e nanoeletrônica dentro da área de tecnologias de informação e comunicação. NAMITEC aborda o tema de forma ampla, incluindo aplicações de redes de sensores sem fio, projeto de circuitos integrados, desenvolvimento de ferramentas de auxílio a projeto - EDA, desenvolvimento de dispositivos semicondutores, sobretudo microssensores e materiais e técnicas para fabricação de dispositivos.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Cesar Albenes Zeferino - Integrante / Ivan Saraiva Silva - Integrante / Jaison Valmor Bruch - Integrante / Altamiro Amadeu Susin - Integrante / Márcio Eduardo Kreutz - Integrante / Douglas Rossi de Melo - Integrante / Ricardo Pezzuol Jacobi - Integrante / Jacobus Willibrordus Swart - Coordenador / Rubens Vicente de Liz Bomer - Integrante / Eduardo Alves da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

  • 2008 - 2012

    IP de Interface LIN Escravo para Sub-redes Automotivas (Apoio: CNPq - Programa Brazil IP 2007), Descrição: Este projeto visa o desenvolvimento de um IP core baseado no protocolo LIN Bus para interconexão de dispositivos a redes automotivas, bem como a formação de recursos humanos capacitados no desenvolvimento de projetos de circuitos integrados e redes automotivas. O projeto integra o Programa Brazil IP 2008, do Ministério da Ciência e Tecnologia - MCT, o qual inclui ainda outros 15 projetos de diferentes universidade do País.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (1) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rodrigo Vinícius Mendonça Pereira - Integrante / Éderson Recalcatti - Integrante / William Simon Gutstein - Integrante / Gabriel Goedert Freitas - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 2 / Número de orientações: 1

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Marcos Roberto da Silva - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 3

  • 2008 - 2010

    Infra-estrutura Hardware/Software para Validação e Análise de Desempenho de Redes-em-Chip em FPGA (Apoio: CNPq - Ed. Universal 2008), Descrição: Este projeto o desenvolvimento de uma infra-estrutura de apoio à pesquisa sobre Networks-on-Chip - NoCs por meio da disponibilização de geradores de tráfego sintetizáveis para validação física e para a avaliação de desempenho de NoCs em dispositivos do tipo FPGA. A idéia é que essa infra-estrutura facilite a validação da rede e a realização de experimentos de análise de desempenho mais rapidamente e com maior precisão do que aqueles realizados em ambientes de simulação. Serão desenvolvidos modelos de geradores de tráfego sintetizáveis que emulem o tráfego de aplicações reais, e ferramentas de apoio que possibilitem a especificação e a configuração desses geradores. Também serão disponibilizados circuitos para medição de tráfego e uma ferramenta para análise do desempenho da rede a partir dos dados coletados.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Magnos Roberto Pizzoni - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    Plataforma para Avaliação de Desempenho de Redes-em-Chip em FPGA (Apoio: CNPq - Ed. PNM 2007), Descrição: Este projeto de pesquisa visa desenvolver uma plataforma para avaliação de desempenho baseada em FPGA. Serão feitos estudos para identificar o estado-da-arte da avaliação de desempenho de NoCs, após o que serão desenvolvidos núcleos sintetizáveis de medidor e de gerador de tráfego e uma ferramenta para controle dos experimentos e análise dos resultados. Esses núcleos e essa ferramenta serão integrados em uma plataforma que servirá de instrumento para acelerar a avaliação de desempenho de novas soluções arquiteturais para NoCs.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Magnos Roberto Pizzoni - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

  • 2008 - 2009

    Estudo e Aplicação de Técnicas de Redução de Potência em Redes-em-Chip ? SoCIN-LP (Apoio: CNPq - Ed. Universal 2007), Descrição: O presente projeto tem como objetivo geral investigar diferentes alternativas arquiteturais e técnicas de projeto para reduzir a potência dissipada em Sistemas-em-Chip (SoC ? System on Chip) que utilizam Redes-em-Chip (NoC ? Network on Chip). A tecnologia de microeletrônica tem evoluído continuamente há quase meio século, ultrapassando um a um os desafios encontrados. Do transistor ao circuito integrado, deste aos circuitos de alta densidade (LSI, VLSI e ULSI), chegando atualmente aos Sistemas em Chip. Enquanto o processo de fabricação evolui, novos domínios de conhecimento se agregam para solucionar novos problemas: a limitação de capacidade de projeto, que criou o chamado ?gap? de produtividade foi vencida com a introdução de novos técnicas de projeto auxiliadas por computador (esse ?gap? é o conjunto de circuitos que poderiam ser produzidos pela tecnologia disponível mas não o são pela falta de capacidade de projeto disponível na sociedade). Hoje, um dos maiores desafios para os sistemas altamente complexos é a dissipação de potência. Este projeto propõe a associação de duas linhas de pesquisa: uma em metodologia de projeto baseada em redes intra-chip e outra em técnicas de baixa potência. Unindo estas duas linhas de investigação, propõe-se pesquisar Sistemas em Chip (SoC) baseados em Redes intra-chip (NoC) utilizando técnicas de baixa potência para reduçãodo consumo de energia (LP, Low Power). Estes termos estão presentes em todas as conferências atuais de microeletrônica e Tecnologia de Informação e Comunicação. Componentes de hardware reutilizáveis são denominados núcleos (cores) ou IPs (Intelectual Property blocks). Em um SoC, os múltiplos núcleos são interligados por uma arquitetura de comunicação, sendo que o tipo de arquitetura mais utilizado atualmente é baseado no barramento, pois trata-se de uma estrutura de interconexão reutilizável e com baixo custo de silício. Embora as NoCs atendam os requisitos de desempenho de futuros SoCs, seus roteador. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (3) . , Integrantes: Cesar Albenes Zeferino - Integrante / Altamiro Amadeu Susin - Coordenador / Márcio Eduardo Kreutz - Integrante / Sergio Bampi - Integrante / Eduardo Antônio César da Costa - Integrante / Erlen Ruperti - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Universidade Católica de Pelotas - Cooperação / Universidade de Santa Cruz do Sul - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação.

  • 2006 - 2008

    Comunicação com Qualidade-de-Serviço em Sistemas Eletrônicos Integrados baseados em Redes-em-Chip (Apoio: CNPq - Ed. Universal 2006), Descrição: A contínua evolução das tecnologias de fabricação de chips tem propiciado o aumento do nível de intregração de circuitos em uma única pastilha de silício, dobrando o número de transistores a cada 18 meses. Atualmente, já é possível fabricar chips comerciais com várias centenas de milhões de transistores, integrando sistemas completos em um única pastilha. Tais sistemas, denominados sistemas integrados (ou SoCs ? Systems-on-Chip), incluem unidades de processamento, armazenamento e de entrada-e-saída, e são utilizados na fabricação de produtos de alta tecnologia como câmeras digitais, consoles de video-games, consoles de TV Digital, celulares 3G, etc. Os sistemas integrados estão atingindo dimensões de complexidade que desafiam a capacidade dos projetistas, mesmo os que dispõem de abundantes recursos computacionais. O chamado ?gap tecnológico?, que mede a distância entre o potencial oferecido pela tecnologia e a capacidade utilizável pelos projetistas, está se alargando. O aumento da produtividade só poderá advir de novas metodologias e novas ferramentas. Para acelerar o tempo de desenvolvimento desses sistemas, as metodologias de projeto utilizadas pelos fabricantes baseiam-se no reuso de componentes de software e de hardware. Os componentes de software incluem drivers E/S, sistemas operacionais parametrizáveis e bibliotecas de nível de aplicação. Os componentes de hardware, por sua vez, consistem de modelos de processadores, co-procesadores, controladores de E/S e unidades de memória, entre outros, os quais são pré-projetados, pré-vericados e disponibilizados aos projetistas na forma de uma biblioteca de componentes denominados ?núcleos? ou IPs (Intelectual Property blocks). Os múltiplos núcleos de um SoC são interligados por meio de uma arquitetura de comunicação que provê o suporte necessários às trocas de informação entre eles. Atualmente, o tipo de arquitetura mais utilizado é o barramento. No entanto, devido a limitações físicas e arquiteturais, o barramento. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (1) . , Integrantes: Cesar Albenes Zeferino - Integrante / Altamiro Amadeu Susin - Coordenador / Márcio Eduardo Kreutz - Integrante., Financiador(es): Universidade de Santa Cruz do Sul - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 3 / Número de orientações: 5

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Caroline Farias Salvador - Integrante / Marcos Roberto da Silva - Integrante / Maicon Carlos Pereira - Integrante.

  • 2004 - 2005

    Desenvolvimento de um Modelo VHDL Parametrizável de Microcontrolador e de uma Ferramenta de Customização para Integração de Sistemas em FPGA (Apoio: CNPq/Univali - PIBIC 2004), Descrição: O objetivo geral deste projeto é o desenvolvimento de um modelo sintetizável e parametrizável de um microcontrolador compatível com a arquitetura da família PIC16 da Microchip e de uma ferramenta de suporte à customização do modelo, visando a integração de sistemas digitais em dispositivos de lógica programável de alta densidade (FPGAs).. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 2

  • 2003 - 2005

    Plataforma para o Desenvolvimento de Sistemas Computacionais Embarcados Microcontrolados Integrados em FPGA - ProPIC (Apoio: FAPESC - Ed. Universal 2003), Descrição: O objetivo geral deste projeto é o desenvolvimento de uma plataforma de hardware e software para integração de sistemas digitais baseados em microcontrolador em um único dispositivo lógico programável de alta densidade (FPGA) e disponibilizar essa plataforma para o uso de indústrias de tecnologia de Santa Catarina a fim fomentar o aumento do nível de valor agregado de seus produtos e também de sua competividade.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Adhemar Maria do Valle Filho - Integrante., Financiador(es): Fundação de Amparo à Pesquisa e Inovação do Estado de Santa Catarina - Auxílio financeiro., Número de produções C, T & A: 4 / Número de orientações: 2

  • 2002 - 2004

    Mecanismos de Comunicação para Redes-em-Chip, Descrição: Com o advento dos processos submicrônicos, a capacidade de integração de transistores tem atingido níveis que possibilitam a construção de um sistema completo em uma única pastilha de silício. Esses sistemas, denominados sistemas integrados, baseiam-se no reuso de blocos previamente projetados e verificados, os quais são interligados por meio de uma arquitetura de interconexão. Os futuros sistemas integrados terão requisitos de comunicação que exigirão novas arquiteturas de interconexão que ofereçam paralelismo em comunicação e sejam escaláveis e reutilizáveis. A redes-em-chip demonstram ser a melhor alternativa para atender a esses requisitos, constituindo-se em abordagem emergente que oferece uma série de oportunidades de pesquisa. O presente projeto insere-se nesse contexto e visa estudar os aspectos referentes às redes-em-chip, focalizando a modelagem e a caracterização de alternativas de mecanismos de comunicação. O projeto envolve a especificação e a modelagem em VHDL de roteadores para redes-em-chip, a partir dos quais pretende-se obter dados a respeito do custo e do atraso de diferentes alternativas de mecanismos de comunicação.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Frederico Guilherme Mariani do Espirito Santo - Integrante., Financiador(es): Assembléia Legislativa do Estado de Santa Catarina - Bolsa., Número de produções C, T & A: 10 / Número de orientações: 1

Seção coletada automaticamente pelo Escavador

Projetos de desenvolvimento

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2008 - 2012

    CHS20 (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante.Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2018 - 2018

    Teste e Validação de IP Core, Descrição: Projeto de desenvolvimento tecnológico executado para a startup francesa NanoRaven com o objetivo de testar e validar um IP Core para processamento de telemetria e telecomando para satélites pequenos para sistemas espaciais.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Felipe Viel - Integrante.

  • 2008 - 2012

    CHS20: Plataforma para o desenvolvimento de centrais PABX com acesso IP integradas em um único chip (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2018 - 2018

    Teste e Validação de IP Core, Descrição: Projeto de desenvolvimento tecnológico executado para a startup francesa NanoRaven com o objetivo de testar e validar um IP Core para processamento de telemetria e telecomando para satélites pequenos para sistemas espaciais.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Felipe Viel - Integrante.

  • 2008 - 2012

    CHS20: Plataforma para o desenvolvimento de centrais PABX com acesso IP integradas em um único chip (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2018 - 2018

    Teste e Validação de IP Core, Descrição: Projeto de desenvolvimento tecnológico executado para a startup francesa NanoRaven com o objetivo de testar e validar um IP Core para processamento de telemetria e telecomando para satélites pequenos para sistemas espaciais.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Felipe Viel - Integrante.

  • 2008 - 2012

    CHS20: Plataforma para o desenvolvimento de centrais PABX com acesso IP integradas em um único chip (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

  • 2018 - 2018

    Teste e Validação de IP Core, Descrição: Projeto de desenvolvimento tecnológico executado para a startup francesa NanoRaven com o objetivo de testar e validar um IP Core para processamento de telemetria e telecomando para satélites pequenos para sistemas espaciais.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Felipe Viel - Integrante.

  • 2008 - 2012

    CHS20: Plataforma para o desenvolvimento de centrais PABX com acesso IP integradas em um único chip (Apoio: FINEP - Chamada Pública MCT/FINEP/MC/FUNTTEL ? Áreas Temáticas Prioritárias - 02/2007), Descrição: Este projeto visa o desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações. Ele realizado em colaboração com a empresa Intelbras e é financiado pela FINEP.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Fabrício Bortoluzzi - Integrante / Thiago Felski Pereira - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Marcello Thiry - Integrante / Michelle Silva Wangham - Integrante / Douglas Rossi de Melo - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1

  • 2005 - 2006

    Sistema Automatizado para o Controle de Telescópio de Pequeno Porte (Apoio: CNPq - Ed. 14/2004-DTI ), Descrição: Telescópios de pequeno porte podem ser automatizados por um equipamento portátil acoplado a eles, denominado manete (hand controller). Manetes permitem a entrada de informações pelo usuário, que deverão satisfazer algumas condições que, se corretas, moverão o telescópio para uma determinada posição desejada no céu. Telescópios de baixo custo geralmente não possuem automatização, que geralmente é responsável por 40% do preço do telescópio. Baseado no número de astrônomos amadores no Brasil, bem como no público aficionado pela astronomia, há cerca de 500 mil telescópios não automatizados no país. A relação custo/benefício que o acoplamento deste sistema (manete) proporcionaria ao usuário do telescópio seria considerada bastante interessante, uma vez que facilitaria muito sua utilização. Soluções tipicamente utilizadas para automatização são baseadas em Sistemas Computacionais Embarcados. Sistemas Computacionais Embarcados, ou simplesmente Sistemas Embarcados, são qualquer equipamento que inclui um dispositivo programável mas que não é, ele próprio, um computador de propósito-geral. Sistemas embarcados tiram vantagem das características da aplicação-alvo para otimizar o projeto, excluindo mecanismos de hardware e software que não são utilizados pela aplicação, minimizando assim sua área, seu custo e seu consumo de energia. O objetivo geral deste projeto é desenvolver um sistema embarcado de baixo custo para automatização de telescópios de pequeno porte, permitindo que qualquer pessoa possa usar adequadamente um telescópio de montagem equatorial ou altazimutal. Este projeto deve fornecer especificações técnicas completas para gerar um produto comercial final, pronto a ser instalado em todos os tipos de telescópios com essas montagens. Este projeto possui uma base sólida já desenvolvida em projeto anterior, e pretende expandí-lo de forma que atenda completamente os objetivos deste novo projeto.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Cesar Albenes Zeferino - Coordenador / Rafael Luiz Cancian - Integrante / Roberto Miguel Torres - Integrante / Marcos Roberto da Silva - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 4

Seção coletada automaticamente pelo Escavador

Prêmios

2015

Prêmio Destaque em Iniciação Científica - Modalidade Pôster - Ciências Exatas, da Terra e Engenharias (Orientador), Univali.

2014

Menção Honrosa no Concurso de Teses e Dissertações em Segurança (CTDSeg) do SBSeg 2014 - Categoria: Dissertação de Mestrado (Orientador), Sociedade Brasileira de Computação.

2013

Menção Honrosa no Concurso de Teses e Dissertações do CBIE 2013 - Categoria: Dissertação de Mestrado (Co-orientador), Sociedade Brasileira de Computação.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Endereço profissional

  • Universidade do Vale do Itajaí, Centro de Ciências Tecnológicas da Terra e do Mar - CTTMar. , Rua Uruguai - de 402 ao fim - lado par, Centro, 88302202 - Itajaí, SC - Brasil - Caixa-postal: 360, Telefone: (47) 33417911, Fax: (47) 33417544

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2011 - Atual

    Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq

    Vínculo: Bolsista de Produtividade, Enquadramento Funcional: Bolsa DT Nível 2

  • 2011 - Atual

    Coordenação de Aperfeiçoamento de Pessoal de Nível Superior

    Vínculo: Colaborador, Enquadramento Funcional: Consultor ad hoc

    Outras informações:
    Membro da comitê de Área de Ciência da Computação

    Atividades

    • 08/2011 - 12/2017

      Conselhos, Comissões e Consultoria, Diretoria de Avaliação, .,Cargo ou função, Consultor da Coordenação de Área de Ciência da Computação.

    • 09/2017 - 09/2017

      Conselhos, Comissões e Consultoria, Diretoria de Avaliação, .,Cargo ou função, Membro da Comissão de Análise e Julgamento do Prêmio Capes de Tese Edição 2017.

    • 09/2013 - 09/2013

      Conselhos, Comissões e Consultoria, Diretoria de Avaliação, .,Cargo ou função, Comissão de Análise e Julgamento do Prêmio Capes de Tese Edição 2013.

  • 2009 - Atual

    Ministério da Ciência, Tecnologia, Inovações e Comunicações

    Vínculo: Colaborador, Enquadramento Funcional: Consulto ad hoc

    Atividades

    • 12/2009

      Conselhos, Comissões e Consultoria, SEPIN, .,Cargo ou função, Membro da Comissão de Coordenação do Programa CI Brasil.

  • 2007 - Atual

    Institute Of Electrical And Electronics Engineers, Inc.

    Vínculo: Member, Enquadramento Funcional: Member

  • 2006 - Atual

    Sociedade Brasileira de Microeletrônica, SBMicro

    Vínculo: Sócio Efetivo, Enquadramento Funcional: Sócio Efetivo

    Atividades

    • 09/2011

      Conselhos, Comissões e Consultoria, Conselho da Sociedade Brasileira de Microeletrônica, .,Cargo ou função, Membro eleito do Conselho (mandato de 04 anos).

    • 09/2009 - 09/2011

      Conselhos, Comissões e Consultoria, Conselho da Sociedade Brasileira de Microeletrônica, .,Cargo ou função, Membro do Conselho como Representante da SBC/CECCI.

  • 2002 - Atual

    Universidade do Vale do Itajaí

    Vínculo: Celetista, Enquadramento Funcional: Professor universitário, Carga horária: 44

    Atividades

    • 07/2017

      Conselhos, Comissões e Consultoria, Vice-Reitoria de Pós-Graduação, Extensão e Cultura, .,Cargo ou função, Membro do Comitê de Pesquisa para seleção e acompanhamento do Programa Institucional de Bolsas de Iniciação Científica - PIBIC/CNPq e PIBITI/CNPq no período 2017/2018 (Portaria No. 073/2017)..

    • 12/2014

      Conselhos, Comissões e Consultoria, Centro de Ciências Tecnológicas da Terra e do Mar - CTTMar, Curso de Ciência da Computação.,Cargo ou função, Membro do Núcleo Docente Estruturante - NDE do Curso de Ciência da Computação (Portaria No 058/VRG/2014).

    • 06/2013

      Conselhos, Comissões e Consultoria, Curso de Engenharia de Computação, .,Cargo ou função, Membro do Núcleo Docente Estruturante - NDE.

    • 04/2013

      Conselhos, Comissões e Consultoria, Curso de Graduação em Engenharia de Computação, .,Cargo ou função, Membro suplente do Colegiado do Curso de Graduação em Engenharia de Computação (Determinação No 004/CTTMAR/2013).

    • 03/2010

      Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Orientador da monitoria de Circuitos Digitais - Monitor: Giuliano Victor Moro - 03/2011 a 03/2011, Orientador da monitoria de Circuitos Digitais - Monitor: Giuliano Victor Moro - 03/2010 a 12/2010

    • 02/2007

      Direção e administração, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Coordenador do Programa de Mestrado Acadêmico em Computação Aplicada (Portaria No 190/2007).

    • 07/2006

      Conselhos, Comissões e Consultoria, Curso de Graduação em Ciência da Computação, .,Cargo ou função, Membro do Colegiado do Curso de Graduação em Ciência da Computação.

    • 07/2005

      Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Tópicos Especiais em Engenharia de Computação: Sistemas Embarcados (2o sem. 2005), Tópicos Especiais em Engenharia de Computação: Sistemas Embarcados (2o sem. 2006), Arquitetura de Computadores - 4o período (2o sem. 2012)

    • 08/2003

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, Comissão de Classificação e Avaliação de Software.,Cargo ou função, Membro da Comissão de Classificação e Avaliação da Produção de Software no Âmbito da UNIVALI (Determinação No 002/2003).

    • 03/2002

      Pesquisa e desenvolvimento , Centro de Ciências Tecnológicas da Terra e do Mar - CTTMar, Curso de Ciência da Computação.,Linhas de pesquisa

    • 03/2002

      Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Arquitetura de Computadores, Arquitetura e Organização de Computadores (3o período), Arquitetura e Organização de Computadores (4o período), Circuitos Digitais, Computação Básica, Eletrônica para Computação, Linguagem de Máquina, Trabalho de Conclusão de Curso

    • 07/2017 - 07/2017

      Conselhos, Comissões e Consultoria, Vice-Reitoria de Graduação, .,Cargo ou função, Membro da Comissão para Análise de Aproveitamento de Estudos na University of Catenbury para o Curso de Engenharia de Computação da Univali - Instrução No. 066/VRG/2017.

    • 07/2016 - 06/2017

      Conselhos, Comissões e Consultoria, Vice-Reitoria de Pós-Graduação, Extensão e Cultura, .,Cargo ou função, Membro do Comitê de Pesquisa para seleção e acompanhamento do Programa Institucional de Bolsas de Iniciação Científica - PIBIC/CNPq e PIBITI/CNPq no período 2016/2017 (Portaria No. 076/2016)..

    • 03/2017 - 03/2017

      Conselhos, Comissões e Consultoria, Vice-Reitoria de Graduação, .,Cargo ou função, Membro da Comissão para Análise de Aproveitamento de Estudos na University of Southern California para o Curso de Engenharia de Computação da Univali - Instrução No. 017/VRG/2017.

    • 07/2015 - 07/2016

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Membro do Comitê de Pesquisa para seleção e acompanhamento do Programa Institucional de Bolsas de Iniciação Científica - PIBIC/CNPq e PIBITI/CNPq no período 2015/2016 (Portaria No. 095/2015)..

    • 07/2014 - 07/2015

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Membro do Comitê de Pesquisa para seleção e acompanhamento do Programa Institucional de Bolsas de Iniciação Científica - PIBIC/CNPq e PIBITI/CNPq no período 2014/2015 (Portaria No. 264/2014).

    • 10/2012 - 09/2014

      Conselhos, Comissões e Consultoria, Conselho Universitário, .,Cargo ou função, Conselheiro Titular do Conselho Universitário - CONSUN (Portaria No 143/2012).

    • 07/2013 - 07/2014

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Membro do Comitê de Pesquisa para seleção e acompanhamento do Programa Institucional de Bolsas de Iniciação Científica - PIBIC/CNPq e PIBITI/CNPq no período 2013/2014 (Portaria No. 076/2013).

    • 07/2012 - 06/2013

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Membro do Comitê de Pesquisa para seleção e acompanhamento do Programa Institucional de Bolsas de Iniciação Científica - PIBIC/CNPq e PIBIT/CNPq (Portaria No. 057/2012).

    • 10/2010 - 10/2012

      Conselhos, Comissões e Consultoria, Conselho Universitário, .,Cargo ou função, Conselheiro Titular do Conselho Universitário - CONSUN (Portaria No 304/2010).

    • 07/2012 - 07/2012

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador de relatório final de projeto aprovado no Edital 03/2011.

    • 07/2012 - 07/2012

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador de projetos submetidos ao Edital 07/2012.

    • 07/2012 - 07/2012

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador de projetos submetidos ao Edital 04/2012.

    • 07/2011 - 06/2012

      Conselhos, Comissões e Consultoria, Reitoria, .,Cargo ou função, Membro do Comitê de Pesquisa para seleção e acompanhamento do Programa Institucional de Bolsas de Iniciação Científica - PIBIC/CNPq e PIBIT/CNPq - 2011/2012 (Portaria No 090/2011).

    • 04/2012 - 04/2012

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador dos projetos submetidos ao Edital 02/2012 - Programa de Bolsas de Pesquisa do Artigo 170..

    • 07/2011 - 07/2011

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador dos projetos submetidos ao Edital 02/2011 - PIBIC/CNPq.

    • 07/2011 - 07/2011

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador dos projetos submetidos ao Edital 03/2011 - PIBITI.

    • 07/2010 - 06/2011

      Conselhos, Comissões e Consultoria, Reitoria, .,Cargo ou função, Membro do Comitê de Pesquisa para seleção e acompanhamento do Programa Institucional de Bolsas de Iniciação Científica - PIBIC/CNPq - 2010/2011 (Portaria 114/2010).

    • 05/2011 - 05/2011

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador dos projetos submetidos ao Edital 01/2011.

    • 03/2009 - 09/2010

      Conselhos, Comissões e Consultoria, Conselho Universitário, Conselho de Administração Superior.,Cargo ou função, Conselheiro Titular do Conselho de Administração Superior - CAS (Portaria No 034/09).

    • 09/2008 - 09/2010

      Conselhos, Comissões e Consultoria, Conselho Universitário, .,Cargo ou função, Conselheiro Titular do Conselho Universitário - CONSUN (Portaria No 088/08).

    • 07/2010 - 07/2010

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador de projetos submetidos ao Edital 02/2010 - PIBIC/CNPq.

    • 07/2010 - 07/2010

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador de relatório final de projeto aprovado no Edital 02/2009 - PIBIC/CNPq.

    • 07/2010 - 07/2010

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador de projetos submetidos ao Edital 03/2010 - ProBIC.

    • 03/2010 - 04/2010

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador dos projetos submetidos ao Edital 01/2010 - Programa de Bolsas de Pesquisa do Artigo 170.

    • 02/2009 - 10/2009

      Treinamentos ministrados , Pró Reitoria de Ensino, .,Treinamentos ministrados, Programa de Formação continuada para Docentes do Ensino Superior da UNIVALI - Temática: Estratégias de Ensino e Avaliação no Mestrado em Computação Aplicada (11 h/a)

    • 09/2008 - 02/2009

      Conselhos, Comissões e Consultoria, Conselho Universitário, Câmara de Adminsitração Universitária.,Cargo ou função, Conselheiro Suplente do Conselho de Administração Superior - CAS (Portaria No 277/08).

    • 02/2007 - 09/2008

      Conselhos, Comissões e Consultoria, Reitoria, Conselho de Administração Superior.,Cargo ou função, Conselheiro Suplente do Conselho de Adminstração Superior - CAS (Portaria No. 128/077).

    • 07/2008 - 07/2008

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador dos projetos submetidos ao Edital 03/2008 - Programa de Bolsas de Iniciação Científica - ProBIC/Univali.

    • 06/2008 - 06/2008

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador dos projetos submetidos ao Edital 01/2008 - Programa de Bolsas de Pesquisa do Artigo 170..

    • 07/2007 - 07/2007

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador dos projetos submetidos ao Edital 01/2007 - Bolsas de Pesquisa do Art.170 de 2007.

    • 03/2007 - 03/2007

      Conselhos, Comissões e Consultoria, Centro de Ciências Tecnológicas da Terra e do Mar - CTTMar, .,Cargo ou função, Membro da Comissão de Avaliação de Docentes do Curso de Ciência da Computação do CTTMar no Campus Itajaí em Estágio Probatório (Portaria No 306/2007).

    • 07/2006 - 07/2006

      Conselhos, Comissões e Consultoria, Centro de Ciências Tecnológicas da Terra e do Mar - CTTMar, .,Cargo ou função, Avaliador ad hoc de projetos de pesquisa para o Edital 04/2006 - Programa de Bolsas de IC (ProBIC).

    • 08/2005 - 07/2006

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, Departamento de Pesquisa.,Cargo ou função, Membro interno do Comitê de Pesquisa nomeado para seleção e acompanhamento do Programa PIBIC/CNPq 2005/2006.

    • 05/2006 - 05/2006

      Conselhos, Comissões e Consultoria, Centro de Ciências Tecnológicas da Terra e do Mar - CTTMar, .,Cargo ou função, Avaliador ad hoc de projetos de pesquisa para o Edital 02/2006 - Bolsas de Pesquisa/Artigo 170.

    • 02/2005 - 09/2005

      Treinamentos ministrados , Pró Reitoria de Ensino, .,Treinamentos ministrados, Programa de Formação Continuada para Docentes do Ensino Superior da UNIVALI - Projetos Pedagógicos (04 h/a), Programa de Formação Continuada para Docentes do Ensino Superior da UNIVALI - A Docência na Universidade: Elementos para discutir a relação professor-aluno (08 h/a)

    • 09/2004 - 08/2005

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, Comitê de Pesquisa e Avaliação de Projetos Para o Cttmar.,Cargo ou função, Membro do Comitê de Pesquisa e Avaliação de Projetos para o CTTMar (Portarias: 411/2004, 325/2007).

    • 07/2005 - 07/2005

      Treinamentos ministrados , Pró Reitoria de Ensino, Seção Pedagógica do Cttmar.,Treinamentos ministrados, Programa de Formação Continuada para Docentes do Ensino Superior da UNIVALI - Temática: Metodologia da Pesquisa Científica - Curso: Professor Marcante (4 h/a)

    • 08/2004 - 07/2005

      Conselhos, Comissões e Consultoria, Colegiado do Centro de Ciencias Tecnológicas da Terra e do Mar, .,Cargo ou função, Membro do Colegiado do Centro de Ciências Tecnológicas da Terra e do Mar (DETERMINAÇÃO No 003/CTTMar/2004).

    • 06/2005 - 06/2005

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, Comitê de Pesquisa e Avaliação de Projetos Para o Campus São José.,Cargo ou função, Consultor Ad-hoc do Comitê de Pesquisa e Avaliação de Projetos para o Campus São José para Avaliação de Projetos Submetidos aos Editais 02 - ProBIC e 03/2005 - PIBIC.

    • 04/2005 - 05/2005

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, Comitê de Pesquisa e Avaliação de Projetos Para o Campus São José.,Cargo ou função, Consultor Ad-hoc do Comitê de Pesquisa e Avaliação de Projetos para o Campus São José para Avaliação de Projetos Submetidos ao Edital 01/2005 - Programa Artigo 170.

    • 07/2004 - 07/2004

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, .,Cargo ou função, Avaliador ad hoc de projetos de projetos de pesquisa para o Edital 04/2004 - Programa de Bolsas de IC (ProBIC).

    • 03/2004 - 04/2004

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, Comitê de Pesquisa e Avaliação de Projetos Para o Cttmar.,Cargo ou função, Consultor Ad-hoc do Comitê de Pesquisa e Avaliação de Projetos para o CTTMar para Avaliação de Projetos Submetidos ao Programa de Bolsas do Art. 170 (Edital 01/2004).

    • 07/2003 - 07/2003

      Conselhos, Comissões e Consultoria, Pró Reitoria de Pesquisa Pós Graduação Extensão e Cultura, Comitê de Pesquisa e Avaliação de Projetos Para o Cttmar.,Cargo ou função, Consultor Ad-hoc do Comitê de Pesquisa para o CTTMar para Avaliação de Projetos Submetidos ao Programa de Bolsas PIBIC e ProBIC 2003.

  • 2001 - 2001

    Université Pierre et Marie Curie

    Vínculo: Colaborador, Enquadramento Funcional: Estagiário, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Realizou-se estágio sanduíche no departamento Architecture des Systèmes Integrés et Microelectronique (ASIM) do LIP6 (Laboratoire d'Informatique Paris 6) sob orientação do Prof. Dr. Alain Greiner. No estágio participou-se do projeto SPIN o qual visa o desenvolvimento de rede de interconexão chaveada para sistemas integrados (SOCs - Systems-on-Chip). Foram modelados roteador, rede de inteconexão e sistemas integrados usando o simulador CASS.

    Atividades

    • 02/2001 - 09/2001

      Pesquisa e desenvolvimento , Laboratoire D'informatique Paris 6, Architecture Des Sistèmes Integrés Et Microeletronique.

  • 1996 - 1997

    Universidade do Sul de Santa Catarina

    Vínculo: Servidor público ou celetista, Enquadramento Funcional: Professor Horista, Carga horária: 8

    Atividades

    • 07/1996 - 12/1997

      Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Eletrônica para Computação, Sistemas Operacionais

  • 1996 - 1997

    Universidade Federal de Santa Catarina

    Vínculo: Colaborador, Enquadramento Funcional: Pesquisador, Carga horária: 40

    Outras informações:
    Durante este período, participou-se do projeto REENGE (Reengenharia do Ensino de Engenharia) sob a orientação do Prof. Dr. Márcio Cherem Schneider. As atividades realizadas incluiram: auxíliio à preparação e execução de disciplina de Tópicos Especiais em Engenharia Elétrica, com tema baseado no projeto de circuitos eletrônicos usando FPGA. Tamnbém particpou-se de projetos de pesquisa e extensão, com destaque ao desenvolvimento de um chip de interface PCI em FPGA para a empresa Dígitro de Florianópolis.

    Atividades

    • 07/1996 - 12/1997

      Pesquisa e desenvolvimento , Centro Tecnológico, Departamento de Engenharia Elétrica.

  • 1995 - Atual

    Sociedade Brasileira de Computação - Porto Alegre

    Vínculo: Sócio Efetivo, Enquadramento Funcional: Sócio Efetivo

    Atividades

    • 09/2013

      Outras atividades técnico-científicas , CECCI - Comissão Especial de Concepção de Circuitos e Sistemas Integrados, CECCI - Comissão Especial de Concepção de Circuitos e Sistemas Integrados.,Atividade realizada, Coordenador do Programa de Palestrantes Destacados.

    • 09/2013

      Conselhos, Comissões e Consultoria, CECCI - Comissão Especial de Concepção de Circuitos e Sistemas Integrados, .,Cargo ou função, Membro do Comitê Gestor.

    • 09/2006

      Outras atividades técnico-científicas , Representação Institucional UNIVALI, Representação Institucional UNIVALI.,Atividade realizada, Representante Institucional da SBC na Universidade do Vale do Itajaí.

    • 09/2011 - 09/2013

      Conselhos, Comissões e Consultoria, CECCI - Comissão Especial de Concepção de Circuitos e Sistemas Integrados, .,Cargo ou função, Coordenador.

    • 09/2009 - 09/2011

      Conselhos, Comissões e Consultoria, CECCI - Comissão Especial de Concepção de Circuitos e Sistemas Integrados, .,Cargo ou função, Coordenador.

    • 09/2007 - 09/2009

      Conselhos, Comissões e Consultoria, CECCI - Comissão Especial de Concepção de Circuitos Integrados, .,Cargo ou função, Vice-Coordenador.

  • 1993 - 1993

    Weg Automação S A

    Vínculo: Colaborador, Enquadramento Funcional: Estagiário, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Realizou-se estágio curricular referente ao Curso de Engenharia Elética em andamento junto a UFSM. As atividades do estágio foram executadas no Departamento de desenvolvimento de Produtos, no grupo de Automação da Manufatura, sob a orientação do Eng. Mario Imaguirre. As atividades foram direcionadas à concepção e desenvolvimento de software de supervisão de uma rede de máquinas automáticas para a fabricação de sacos plásticos controladas por CLPs de projeto específico.

    Atividades

    • 01/1993 - 07/1993

      Estágios , Departamento de Desenvolvimento de Produtos, Automação da Manufatura.,Estágio realizado, Desenvolvimento de software de supervisão industrial.